JPH06337823A

JPH06337823A - スプリットバス制御回路

Info

Publication number: JPH06337823A
Application number: JP5127179A
Authority: JP
Inventors: Makoto Okazaki; 眞岡崎; Masao Asai; 將夫浅井; Katsuyuki Okada; 勝行岡田
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1993-05-28
Filing date: 1993-05-28
Publication date: 1994-12-06
Anticipated expiration: 2018-04-28
Also published as: JP3401729B2

Abstract

(57)【要約】【目的】本発明は１つのトランザクションをオーダ転
送とアンサ転送とに分けて行なうスプリットバスのステ
ータス障害発生時の制御回路に関し、ステータス障害に
よるデータの読み間違いを防止することを目的とする。【構成】カウンタ６１はオーダ転送発行毎に更新され
る。カウンタ６１の出力はオーダ転送のコマンドのアク
セスＩＤとして用いられる。アンサ転送のコマンドのア
クセスＩＤは対応するオーダ転送のコマンドのアクセス
ＩＤと同じ値が返される。タイミング発生回路６２はア
クセスＩＤ不一致のステータス入力時は正常受信時と同
様に、制御線３ａへは起動信号等を出力せず、リトライ
はしない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスプリットバス制御回路
に係り、特に１つのトランザクションをオーダ転送とア
ンサ転送に分けて行なうスプリットバスのステータス障
害発生時の制御回路に関する。

【０００２】スプリットバスは１つのトランザクション
をオーダ転送とアンサ転送とに分けているので、バスの
使用効率を高くすることが可能である。図１１は一般的
なスプリットバス転送システムのシステム構成図を示
す。同図中、ＣＰＵボード１及びメモリボード２はシス
テムバス３を介して双方向に接続されている。システム
バス３は制御線３ａ，情報線３ｂ及びステータス線３ｃ
よりなる。

【０００３】ＣＰＵボード１はマイクロプロセッサユニ
ット（ＭＰＵ）４とバスインタフェース制御モジュール
（ＢＩＣ）５とがローカルバス６を介して双方向に接続
されている。また、メモリボード２はＢＩＣ７とメモリ
８とがローカルバス９を介して双方向に接続されてい
る。

【０００４】システムバス３においては、リードオーダ
転送時にはＣＰＵボード１からメモリボード２へ制御線
３ａ（図では１本で記載してあるが、実際には複数本あ
る）に図１２（Ａ）に示すシステムバス起動信号ＳＢＳ
とシステムバスブロック信号ＳＢＫとがアサートされ
（ローレベルで示す）、ＳＢＳがアサートしたサイクル
が最初の転送サイクルで、ＳＢＫがネゲートした次のサ
イクルが最後の転送サイクルとなるよう、コマンド及び
アドレスが情報線３ｂに同図（Ｂ）の如く転送される。
このコマンド及びアドレスを受信したＢＩＣ７は正しく
受け取ったことを同図（Ｃ）に示す如くステータス線３
ｃを介してコマンド入力より２サイクル後に通知する。

【０００５】リードアンサ転送時は制御線３ａに図１２
（Ａ）に示す如くシステムバス起動信号ＳＢＳとシステ
ムバスブロック信号ＳＢＫがメモリボード２からＣＰＵ
ボード１へ出力され、また情報線３ｂには同図（Ｂ）に
示す如くコマンドとメモリ８から読み出されたデータが
出力され、更にステータス線３ｃには同図（Ｃ）に示す
如く、ステータスＳＴ_C及びＳＴ_Dが２サイクル後にＣ
ＰＵボード１からメモリボード２へ転送される。

【０００６】また、ＣＰＵボード１内のローカルバス６
及びメモリボード２内のローカルバス９では、図１３
（Ａ）に示す如く、ＢＳ線の起動信号ＢＳがアサートさ
れると同時にアドレス線に同図（Ｂ）に示すアドレス信
号が転送され、その後、同図（Ｃ）及び（Ｄ）に示す如
く、ＤＣ線にデータコンプリート信号ＤＣとデータ線に
データが夫々転送される。

【０００７】このようなスプリットバス転送システムで
は、オーダ転送及びアンサ転送毎にバスマスタがバス権
を獲得してバススレーブへオーダ又はアンサを転送する
が、その際にステータス障害が発生した場合でもデータ
の読み間違いが生じないようにすることが必要とされ
る。

【０００８】

【従来の技術】図１４は従来のスプリットバス制御回路
の一例の回路図を示す。同図中、ＣＰＵボード１内のＢ
ＩＣ５はセレクタ１１，タイミング発生回路１２，ＢＭ
ＩＤレジスタ１３及びＢＳＩＤレジスタ１４を有する構
成とされている。セレクタ１１はタイミング発生回路１
２よりのセレクト信号により、ＢＭＩＤレジスタ１３，
ＢＳＩＤレジスタ１４，ローカルバス６のバスアクセス
タイプ（ＢＡＴ）線１５，ローカルバス６のリード／ラ
イト（Ｒ／Ｗ）線１６，２ビットオール“０”の固定値
の伝送線１７，ローカルバス６のアドレス線１８からの
各信号を順次切換出力する。タイミング発生回路１２は
ローカルバス６のＢＳ線１９を介して入力される起動信
号により起動される。

【０００９】ＢＭＩＤレジスタ１３はバスマスタの機能
ユニットＩＤであるＢＭＩＤを出力する。ＢＳＩＤレジ
スタ１４はバススレーブの機能ユニットＩＤであるＢＳ
ＩＤを出力する。これにより、セレクタ１１から情報線
３ｂへ図１５に示す如きフォーマットのコマンドが出力
される。

【００１０】このコマンドは最初の８ビットがＢＭＩＤ
レジスタ１３よりのＢＭＩＤ，次の８ビットがＢＳＩＤ
レジスタ１４よりのＢＳＩＤ，次の３ビットがＢＡＴ線
１５よりのオペレーションタイプ（ＯＰＴ），次の１ビ
ットがＲ／Ｗ線１６よりの読み出しか書き込みかを示す
信号、更に次の２ビットは伝送線１７よりの信号に基づ
くアクセスＩＤ（ＡＩＤ），残りの１０ビットが予備と
されたフォーマットである。

【００１１】上記のＯＰＴは転送の種類を示し、“００
０”のときメモリ空間オーダ転送、“００１”のとき制
御空間オーダ転送、“１１１”のときアンサ転送を示
す。また、上記のアクセスＩＤであるＡＩＤはメモリア
クセス多重動作を行なうための識別子で、複数のダイレ
クトメモリアクセス（ＤＭＡ）ポートの同時動作や、単
一ＤＭＡポートのパイプライン動作等に使用され、ポー
ト番号固定の場合は固定値である。

【００１２】次に上記の従来回路を有する図１１のスプ
リットバス転送システムのリードアクセス動作について
説明する。正常転送時には、図１６に示す如く、ＭＰＵ
４からＢＩＣ５にリード指示とアドレスＡとが出力され
ると（ステップ２１）、ＢＩＣ５は前記図１５に示した
フォーマットのリードオーダコマンドとアドレスＡを示
すアドレス信号及びパリティビットとを順次システムバ
ス３へ送出する（ステップ２２）。

【００１３】このリードオーダコマンド、アドレス信号
及びパリティビットはメモリボード２内のＢＩＣ７にて
受信され、パリティチェックの結果正常であるときはそ
の旨を示すステータスをＢＩＣ７がＢＩＣ５へ返すと共
に（ステップ２３）、自メモリボード２内のメモリ８に
ローカルバス９を介してアドレスＡとリード信号とを出
力する（ステップ２４）。

【００１４】これにより、メモリ８のアドレスＡから読
み出されたデータはＢＩＣ７に入力され（ステップ２
５）、更にＢＩＣ７よりリードアンサであることを示す
コマンドとデータがシステムバス３を介してＢＩＣ５
に入力される（ステップ２６）。ＢＩＣ５はパリティチ
ェックを行ない、ステータス線３ｃを介して正常である
旨のステータスをＢＩＣ７に返すと共に（ステップ２
７）、入力データをローカルバス６を通してＭＰＵ４
へ転送する（ステップ２８）。

【００１５】続いて、ＭＰＵ４はＢＩＣ５に対して別の
アドレスＢのリード指示を行なう（ステップ２９）。以
下、上記と同様にしてＢＩＣ５からＢＩＣ７へリードオ
ーダ及びアドレスＢのアドレス信号などの出力（ステッ
プ３０）、ＢＩＣ７からＢＩＣ５へのステータス転送
（ステップ３１）、ＢＩＣ７からメモリ８へのアドレス
Ｂのリード指示（ステップ３２）、メモリ８からＢＩＣ
７へのアドレスＢの読み出しデータの転送（ステップ
３３）、ＢＩＣ７からＢＩＣ５へのリードアンサとデー
タの転送（ステップ３４）、ＢＩＣ５からＢＩＣ７へ
のステータス転送（ステップ３５）及びＢＩＣ５からＭ
ＰＵ４へのデータの送出（ステップ３６）が順次に行
なわれる。

【００１６】ここで、上記のステップ２３，２７，３
１，３５のステータス転送の際、パリティチェックの結
果、パリティエラーを検出した時はパリティエラーのス
テータス（以下、エラーステータスという）を転送す
る。バスマスタはこのエラーステータスを受信するとリ
トライを行なう。パリティエラーの原因がノイズ等の一
時的なものである場合は、リトライにより自動的に復旧
することができる。リトライ後もなおエラーステータス
が転送された場合は、エラーの原因が一時的なものでな
い可能性が高いため、転送を中止する。

【００１７】

【発明が解決しようとする課題】しかるに、従来はシス
テムバス３のステータス線３ｃにもノイズ等が乗り、正
常ステータスがエラーステータスとしてＢＩＣ５又は７
に受信されてしまうことがある。この時はバススレーブ
はオーダ又はアンサを処理するが、バスマスタはパリテ
ィエラー等と間違えてリトライをする可能性がある。こ
のようなステータス障害はオーダ転送でもアンサ転送で
も起こり得る。

【００１８】図１７は従来方式のリードオーダでステー
タス障害が発生したときのシーケンス図を示す。同図
中、図１６と同一ステップには同一符号を付し、その説
明を省略する。図１７において、ＢＩＣ７がＢＩＣ５か
らシステムバス３を介して入力されたリードオーダ転送
を正常に受信すると、ＢＩＣ７は自メモリボード２内の
メモリ８にローカルバス９を介してアドレスＡとリード
信号とを出力すると共に（ステップ２４）、正常受信を
示すステータスをＢＩＣ５に返す。

【００１９】しかし、このＢＩＣ７からＢＩＣ５へのス
テータス中にステータス線３ｃなどでノイズが重畳する
と、ＢＩＣ５は受信したステータスがエラーステータス
であると間違えることがある（ステップ４１）。ＢＩＣ
５は受信したステータスがエラーステータスであると検
出すると、リトライを実行し、再度ＢＩＣ７へリードオ
ーダコマンドとアドレスＡを示すアドレス信号とパリテ
ィビットとを送出する（ステップ４２）。

【００２０】ＢＩＣ７はこのリードオーダ転送を再び正
常に受信すると、ＢＩＣ７は再びメモリ８にアドレスＡ
とリード信号とを出力すると共に（ステップ４３）、正
常受信であることを示すステータスをＢＩＣ５に返す
（ステップ２３）。一方、メモリ８は最初に受信したリ
ード信号とアドレスＡに基づき、データを読み出して
ＢＩＣ７及びＢＩＣ５を介してＭＰＵ４へ送出する（ス
テップ２５，２６，２８）。

【００２１】このデータを受信したＭＰＵ４は続いて
リード信号とアドレスＢを送出すると（ステップ２
９）、前述したように、ＢＩＣ５及びＢＩＣ７を経由し
てメモリ８にリード信号とアドレスＢとが入力される
（ステップ３０，３２）。しかし、これ以前にメモリ８
には前記リトライによる２回目のリード信号とアドレス
Ａとが入力されているため、アドレスＡからデータを
読み出し（ステップ４４）、ＢＩＣ７を介してＢＩＣ５
へ転送している（ステップ４５）。

【００２２】ＢＩＣ５はこのデータを含むリードアン
サを正常に受信すると、ＢＩＣ７へ正常受信を示すステ
ータスを返し（ステップ４６）、またＭＰＵ４へデータ
を供給する（ステップ４７）。すなわち、ＢＩＣ５は
リトライによるデータを含むリードアンサを２回目に
ＭＰＵ４が出力したアドレスＢのリードオーダによるア
ンサ転送と見做して、ＭＰＵ４へデータを出力する
（ステップ４７）。従って、ＢＩＣ５はその後にＢＩＣ
７から転送されてくるデータを含むリードアンサは、
ＭＰＵ４が発行していない３回目のリードアンサと見做
し、エラーステータスをＢＩＣ７に返す（ステップ４
８）。

【００２３】その後、ＢＩＣ７がリトライを実行して再
度データを含むリードアンサをＢＩＣ５に送出しても
（ステップ４９）、やはりＢＩＣ５は上記と同様の理由
からＢＩＣ７へエラーステータスを返す（ステップ５
０）。このように、上記のリードオーダでステータス障
害が発生した場合は、２回目のリードオーダ転送による
リードアンサが、リトライにより１回目と同じリードア
ンサとなってしまう。

【００２４】また、従来方式のリードアンサでステータ
ス障害が発生したときも、図１８のシーケンス図に示す
ようにＭＰＵ４がデータを誤って受信してしまうことが
ある。同図中、図１６と同一ステップには同一符号を付
し、その説明を省略する。ＢＩＣ５がＢＩＣ７からのデ
ータを含むリードアンサを正常に受信し、それにより
ＢＩＣ７へ正常受信を示すステータスを送信したとして
も、ステータス線３ｃ転送中に該ステータスにノイズが
重畳したような場合は、ＢＩＣ７は受信したステータス
がエラーステータスであると間違えることがある（ステ
ップ５１）。

【００２５】この場合は、ＢＩＣ７はリトライを実行し
て再度データを含むリードアンサをＢＩＣ５へ転送す
る（ステップ５２）。しかし、このリトライによるリー
ドアンサ転送前に、ＢＩＣ７がＭＰＵ４から次のアドレ
スＢのリードオーダ転送を受信し（ステップ３０）、メ
モリ８にリード信号とアドレスＢとを送出すると（ステ
ップ３２）、ＢＩＣ５はリトライによるリードアンサを
アドレスＢのリードアンサとして正常受信を示すステー
タスをＢＩＣ７へ返すと共に（ステップ５３）、ＭＰＵ
４へデータをアドレスＢのデータとして送出してしま
う。

【００２６】そして、３回目以降のリードアンサ転送は
ＢＩＣ５はＭＰＵ４から３回目以降のリードオーダを受
信していないので、ＢＩＣ７へエラーステータスを返す
ため、本来転送されるべきアドレスＢのメモリ８からの
読み出しデータは廃棄されてしまう（ステップ５５，
５６，５７）。

【００２７】本発明は以上の点に鑑みなされたもので、
実際のポート番号とは別にオーダ転送毎にアクセスＩＤ
の再割り付けを行なうことにより、上記の課題を解決し
たスプリットバス制御回路を提供することを目的とす
る。

【００２８】

【課題を解決するための手段】本発明のスプリットバス
制御回路は、図１の原理構成図に示すようにバスマスタ
１０１からのオーダ転送又はアンサ転送をシステムバス
１０３を介して受信したバススレーブ１０２が、バスマ
スタ１０１に対し、正常受信か異常受信を示すステータ
スを転送し、該ステータスが異常受信を示すときはバス
マスタ１０１はリトライを実行し、また前記アンサ転送
のコマンドに含まれるアクセスＩＤを、前記オーダ転送
に含まれるアクセスＩＤと同じ値にして折り返し、前記
バススレーブ１０２が該アンサ転送受信時に該アクセス
ＩＤの一致判定を行なうスプリット転送システムにおい
て、バスマスタ１０１に割り付け手段１０４とリトライ
禁止手段１０５を有するものである。

【００２９】ここで、割り付け手段１０４は、オーダ転
送時に前記アクセスＩＤの値を、少なくとも前回のオー
ダ転送時と今回のオーダ転送時とで異なる値に割り付け
る。また、リトライ禁止手段１０５は前記アンサ転送時
に前記バススレーブ１０２よりの前記アクセスＩＤ不一
致のステータス入力により前記リトライを禁止する。

【００３０】

【作用】本発明では複数のポートの同時動作を可能とす
るために、従来よりオーダ転送のコマンドとアンサ転送
のコマンドに夫々設けられているアクセスＩＤが、アン
サ転送のアクセスＩＤには対応するオーダ転送のアクセ
スＩＤの値を折り返すことに着目し、実際のポート番号
とは別にオーダ転送毎にアクセスＩＤの再割り付けを行
なう。

【００３１】これにより、バスマスタ１０１がバススレ
ーブ１０２からのステータス受信に異常が発生してリト
ライを実行すると、アクセスＩＤの値が同じアンサ転送
が２回繰り返し行なわれるのに対し、オーダ転送のアク
セスＩＤの値はオーダ転送毎に異なるために、バススレ
ーブ１０２でアクセスＩＤの不一致が検出される。する
と、アクセスＩＤ不一致のステータスがバスマスタ１０
１に返されるので、バスマスタ１０１はリトライ禁止手
段１０５により再度のリトライを禁止する。

【００３２】なお、つき放しライトアクセスの場合、シ
ステムバス上のライトオーダ転送に対してステータス障
害が発生しても、アンサ転送がないために、前記オーダ
転送毎のアクセスＩＤの再割り付けは行なわない。

【００３３】

【実施例】図２は本発明の第１実施例の構成図を示す。
同図中、図１４と同一構成部分には同一符号を付し、そ
の説明を省略する。図２に示す実施例は図１１のシステ
ムにおけるＢＩＣ５及びＢＩＣ７の回路で、カウンタ６
１を設け、かつ、タイミング発生回路６２の構成に特徴
を有する。

【００３４】カウンタ６１は２ビットのカウンタで、ロ
ーカルバス（図１１の６又は９）中のＢＳ線１９よりの
起動信号ＢＳを計数し（ＢＳにより更新され）、その計
数出力はセレクタ６４へ前記アクセスＩＤであるＡＩＤ
として供給される。従って、本実施例ではオーダ発行毎
にＡＩＤがカウントアップされ、割り付けられるように
構成されている。

【００３５】また、タイミング発生回路６２は前記ロー
カルバス中のＢＳ線１９及びステータス線６３からの起
動信号ＢＳ及びステータスを入力信号として受け、所定
条件成立時にセレクタ６４へセレクト信号を出力すると
共に、制御線（図１１の３ａ参照）へ制御信号を出力す
る。

【００３６】図３は上記のタイミング発生回路６２の一
実施例の回路図を示す。同図中、図２と同一構成部分に
は同一符号を付してある。図３において、２ビットのス
テータス線６３は２入力イクスクルーシブ・ＮＯＲ回路
（以下、ＥＸ−ＮＯＲ回路と記す）７１〜７４の各入力
端子に接続されている。ＥＸ−ＮＯＲ回路７１，７２の
残りの入力端子には固定値“０”が入力され、ＥＸ−Ｎ
ＯＲ回路７３，７４の残りの入力端子には固定値
“１”，“０”が入力される。また、ＥＸ−ＮＯＲ回路
７１，７２の各出力端子は２入力ＡＮＤ回路７５に接続
され、ＥＸ−ＮＯＲ回路７３，７４の各出力端子は２入
力ＡＮＤ回路７６に接続されている。

【００３７】ここで、上記のステータス線６３を介して
入力される２ビットのステータスは、“００”のとき正
常信号、“０１”のときパリティエラー（異常受信）、
“１０”のときＡＩＤ不一致、そして“１１”は予備と
して予め割り付けられている。

【００３８】従って、正常受信を示すステータスが入力
されたときのみ、ＥＸ−ＮＯＲ回路７１及び７２の出力
信号がハイレベル（“１”）となるので、ＡＮＤ回路７
５が“１”を出力する。一方、ＡＩＤ不一致を示すステ
ータスが入力されたときのみ、ＡＮＤ回路７６より
“１”が出力される。従って、ＡＮＤ回路７５及び７６
の出力信号が入力される２入力ＮＯＲ回路７７からは、
正常受信を示すステータス入力時と、ＡＩＤ不一致を示
すステータス入力時には“０”，パリティエラーを示す
ステータス入力時には“１”の信号が取り出される。

【００３９】一方、フリップフロップ（Ｆ／Ｆ）７８は
ＢＳ線１９を介して起動信号ＢＳが入力されたときに
“０”の信号を出力する。２入力ＯＲ回路７９はＮＯＲ
回路７７の出力信号とＦ／Ｆ７８の出力信号の論理和を
とり、その論理和信号をセレクタ６４のセレクト端子に
供給する一方、Ｆ／Ｆ８０及び８１に夫々供給する。

【００４０】これにより、起動信号ＢＳ入力時には、Ｆ
／Ｆ７８の反転出力端子の出力信号は“１”となり、Ｏ
Ｒ回路７９を介してセレクタ（図２の６４）をレジスタ
１３，１４やカウンタ６１の出力を選択出力するように
切換える一方、クロックに同期してＦ／Ｆ８０及び８１
で夫々ラッチされる。このラッチにより、Ｆ／Ｆ８０か
ら制御線（図１１中の３ａ）のＳＢＳ線へ出力されるシ
ステムバス起動信号ＳＢＳがアサートされ、またＦ／Ｆ
８１から上記制御線のＳＢＫ線へ出力されるシステムバ
スブロック信号ＳＢＫがアサートされる。

【００４１】また、セレクタ６４の切換えにより、セレ
クタ６４から情報線３ｂへは図１５に示した従来のコマ
ンドと同一フォーマットのコマンドが出力される。ただ
し、本実施例ではカウンタ６１により、ＡＩＤの値はオ
ーダ転送発行毎に“１”ずつカウントアップした値に更
新される。

【００４２】上記のＢＳ信号は１サイクル入力されるの
で、１サイクル後はＦ／Ｆ７８の出力信号はクロックに
同期して“０”となり、セレクタ６４をローカルバスの
アドレス線１８のアドレスを選択出力するよう切換える
と共に、Ｆ／Ｆ８０，８１を通して制御線３ａへ出力さ
れるＳＢＳ信号及びＳＢＫ信号をネゲートする。従っ
て、ＢＳ信号入力時は図１２に示したように、コマンド
が１サイクル期間セレクタ６４より出力され、次の１サ
イクルはアドレスが出力される。なお、図２のアドレス
線１８はデータ線でもよい。

【００４３】ここで、ステータス線６３からの入力ステ
ータスが“０１”で、パリティエラーを示しているとき
はＮＯＲ回路７７の出力信号は“１”となり、ＢＳ信号
入力時と同様に１サイクル、コマンドを出力させた後、
続く１サイクルアドレスを出力させる。このときのアド
レスはステータス入力前と同一値である。すなわち、バ
スマスタ（リードオーダ転送時はＣＰＵボード１，リー
ドアンサ転送時はメモリボード２）はリトライを実行す
る。

【００４４】他方、ステータス線６３からの入力ステー
タスが“００”の正常受信、又は“１０”のＡＩＤ不一
致を示しているときは、ＮＯＲ回路７７の出力信号は
“０”となり、Ｆ／Ｆ８０及び８１より出力される信号
ＳＢＳ及びＳＢＫはネゲートされたままで変化しない。
すなわち、このタイミング発生回路６２によりスプリッ
トバス制御回路（ＢＩＣ５，７）はリトライをしない。

【００４５】次に本実施例において、リードオーダでス
テータス障害が発生した時のシーケンスについて図４と
共に説明する。同図中、図１７に示した従来方式のシー
ケンスと同一ステップには同一符号を付し、その説明を
省略する。図４において、最初のリードオーダ転送（ス
テップ２２）に基づき、ＢＩＣ７からシステムバス３を
介してＢＩＣ５へ正常受信を示すステータスが送出され
たにも拘らず、ＢＩＣ５においてノイズなどによりその
ステータスを誤ってパリティエラーありを示すステータ
スとして受信した場合はリトライを実行してＢＩＣ５よ
りＢＩＣ７へ再び同一アドレスＡのリードオーダ転送が
実行される（ステップ４２）。

【００４６】１回目のリードオーダ転送を受信したメモ
リボード２側からの１回目のリードアンサ転送のコマン
ド中のＡＩＤの値は１回目のリードオーダ転送のコマン
ド中のＡＩＤの値“００”と同一の“００”である（ス
テップ２６）。ＭＰＵ４はこの１回目のリードアンサ転
送に基づくデータを受信した後、続いてアドレスＢの
リードオーダ転送の発行を行なう（ステップ２９）。こ
のリードオーダ転送の発行は２回目であるので、リード
オーダ転送のコマンド中のＡＩＤの値は“０１”とされ
る（ステップ８４）。

【００４７】続いて、前記リトライによりＢＩＣ７から
システムバス３を介してＢＩＣ５へ１回目のリードアン
サ転送と同一内容のリードアンサ転送がなされる（ステ
ップ８５）。従って、このリードアンサ転送のコマンド
中のＡＩＤの値は“００”である。ＢＩＣ５はこのリー
ドアンサ転送を受信すると、その直前にＡＩＤの値を
“０１”に更新したリードオーダ転送を行なっているた
め、ＡＩＤの値が不一致であると判断してＡＩＤ不一致
を示す値“１０”のステータスをシステムバス３を介し
てＢＩＣ７へ送出する。

【００４８】すると、リードアンサ転送のバスマスタで
あるメモリボード２内のＢＩＣ７は、図２のタイミング
発生回路６２と共に説明したようにリトライは実行せ
ず、そのオーダ転送を廃棄する（ステップ８６）。

【００４９】その後、２回目のリードオーダ転送に基づ
き、アドレスＢから読み出されたデータを含むリード
アンサ転送がメモリボード２からＣＰＵボード１へ行な
われる（ステップ３３，８７）。このときのリードアン
サ転送のコマンドのＡＩＤの値は、対応するリードオー
ダ転送のコマンド中のＡＩＤと同一の“０１”であるの
で、ＢＩＣ５は正常受信と判断して、ＢＩＣ７へ正常受
信を示すステータスを送出する一方（ステップ８８）、
データをＭＰＵ４へ送出する（ステップ８９）。従っ
て、ＭＰＵ４には不要なデータが受信されることはな
く、常に正確なデータ読み取りができる。

【００５０】次にリードアンサでステータス障害が発生
した時のシーケンスについて図５と共に説明する。同図
中、図１８と同一ステップには同一符号を付し、その説
明を省略する。図５において、最初のリードアンサ転送
を受信したＢＩＣ５が正常受信を示すステータスをシス
テムバス３を介してＢＩＣ７へ送信したにも拘らず、ノ
イズ等によってＢＩＣ７がパリティエラーを示すステー
タスとして誤って受信したときは（ステップ５１）、Ｂ
ＩＣ７はリトライを実行してＢＩＣ７よりＢＩＣ５へ再
び同一アドレスで同一ＡＩＤ値のリードアンサ転送をす
る（ステップ５２）。

【００５１】上記の最初のリードアンサ転送によるデー
タを受信したＭＰＵ４が続いて２回目のリードオーダ
転送をアドレスＢについて行なうと（ステップ２９）、
ＢＩＣ５からは２回目のリードオーダ転送であるので、
ＡＩＤの値が“０１”とされたコマンドとアドレスＢと
よりなるリードオーダ転送がＢＩＣ５からＢＩＣ７へシ
ステムバス３を介して行なわれる（ステップ９１）。

【００５２】ＢＩＣ５はこの２回目のリードオーダ転送
の直後に、ＢＩＣ７からの前記ステップ５２のリトライ
に基づく２回目のリードアンサ転送を受信したものとす
ると、このリトライに基づく２回目のリードアンサ転送
のコマンド中のＡＩＤの値が“００”であり、現在のＡ
ＩＤの値“０１”と異なるので、ＢＩＣ５はＢＩＣ７に
対してＡＩＤ不一致を示すエラーステータスを返す（ス
テップ９２）。すると、ＢＩＣ７は前記したようにリト
ライは実行せず、このリードオーダ転送は廃棄する（ス
テップ９２）。

【００５３】その後、２回目のリードオーダ転送に基づ
き、アドレスＢから読み出されたデータを含むリード
アンサ転送がメモリボード２からＣＰＵボード１へ行な
われる（ステップ３３，９３）。このときのリードアン
サ転送のコマンドのＡＩＤの値は、対応するリードオー
ダ転送のコマンド中のＡＩＤと同一の“０１”であるの
で、ＢＩＣ５は正常受信と判断して、ＢＩＣ７へ正常受
信を示すステータスを送出する一方（ステップ９４）、
データをＭＰＵ４へ送出する（ステップ９５）。従っ
て、リードオーダでステータス障害が発生しても、リー
ドオーダ転送に対応したリードアンサ転送のみを受信す
ることができる。

【００５４】次に本発明の第２実施例について図６の構
成図と共に説明する。同図中、図２と同一構成部分には
同一符号を付し、その説明を省略する。図６において、
カウンタ６１₁及び６１₂は夫々ローカルバスのアクセ
スタイプ別に設けられており、カウンタ６１₁はメモリ
空間オーダ転送用、カウンタ６１₂は制御空間オーダ転
送用である。カウンタ６１₁はゲート回路６５の出力を
計数し、カウンタ６１ ₂はゲート回路６６の出力を計数
する。セレクタ６７はカウンタ６１₁及び６１ ₂の出力
の一方をＢＡＴ線１５の転送信号ＯＰＴに応じて選択し
て、セレクタ６４へ入力する。

【００５５】これにより、ＢＡＴ線１５の転送信号ＯＰ
Ｔが“０００”のメモリ空間オーダ転送のときは、起動
信号ＢＳが入力される毎にゲート回路６５の出力が
“１”とされてカウンタ６１₁をカウントアップさせる
と共に、セレクタ６７をカウンタ６１₁の出力を選択す
るように切換える。

【００５６】また、ＢＡＴ線１５の転送信号ＯＰＴが
“００１”の制御空間オーダ転送のときは、起動信号Ｂ
Ｓが入力される毎にゲート回路６６の出力が“１”とさ
れてカウンタ６１₂をカウントアップさせると共に、セ
レクタ６７をカウンタ６１₂の出力を選択するように切
換える。

【００５７】セレクタ６７の出力信号は前記ＡＩＤとし
てセレクタ６４を通して情報線３ｂへ出力される。本実
施例ではコマンドのフォーマットが予め固定長に定めら
れており、ＡＩＤは２ビットしかないが、アクセスタイ
プ別にＡＩＤの値を切換えているので、実質的にＡＩＤ
のビット数を増加させることができる。

【００５８】図７は本発明の第３実施例の構成図を示
す。同図中、図２と同一構成部分には同一符号を付し、
その説明を省略する。図７において、受信判定回路６８
はＭＰＵ４からローカルバス６中のアドレス線を介して
入力されるアドレスが、ＢＩＣ５宛であるか否か判定す
る。

【００５９】すなわち、本実施例のスプリットバス制御
回路は、図８に示すシステム中のＣＰＵボード１内のＢ
ＩＣ５のように、同じＣＰＵボード１内にＭＰＵ４及び
ＢＩＣ５以外に、メモリ９７やＩ／Ｏ装置９８がある場
合である。このＣＰＵボード１はＭＰＵ４がＢＩＣ５以
外にメモリ９７やＩ／Ｏ装置９８に対してアクセスする
こともあり、メモリ９７やＩ／Ｏ装置９８に対するアク
セス時にはシステムバス３にコマンドを送出しない。

【００６０】従って、図７において、カウンタ６１は受
信判定回路６８によりＢＩＣ５に対するアクセスである
ことを判定し、かつ、起動信号ＢＳが入力されたときの
み、ＡＮＤ回路６９より一致信号が出力されてカウント
アップする。すなわち、本実施例ではシステムバス３へ
送出するコマンド中に含まれるＡＩＤの値のみが、カウ
ンタ６１により生成されてオーダ転送毎にカウントアッ
プされる。

【００６１】図９は本発明の第４実施例の構成図を示
す。同図中、図７と同一構成部分には同一符号を付し、
その説明を省略する。図９において、受信判定回路６８
の出力信号と書き込み／読み出し制御線１６の制御信号
との論理積をとるＡＮＤ回路７０を設け、ＡＮＤ回路７
０の出力信号をＡＮＤ回路６９の一方の入力端子に入力
する構成とされている。

【００６２】また、前記第１乃至第３実施例はリードア
クセスの例であるのに対し、本実施例はライトアクセス
の例である。ライトアクセスの場合、ＣＰＵボード１内
のＢＩＣ５はシステムバス３からアンサを受信する前に
ローカルバス６へデータコンプリート（ＤＣ）を返すこ
とができる（これをつき放しライトアクセスという）。

【００６３】図１０はつき放しライトアクセスのシーケ
ンス図を示す。同図中、図１１及び図８と同一構成部分
には同一符号を付してある。図１０において、ＭＰＵ４
からメモリ８のアドレスＡに所定のデータを書き込むべ
きオーダ命令がＢＩＣ５に対して発行されると（ステッ
プ１１１）、ＢＩＣ５はＭＰＵ４にＤＣを返すと共に
（ステップ１１２）、アドレスＡとデータを有するライ
トオーダ転送をシステムバス３を介してメモリボード２
内のＢＩＣ７へ行なう（ステップ１１３）。

【００６４】ＢＩＣ７は上記のライトオーダを受信する
と、ライトオーダの受信結果を示すステータスをシステ
ムバス３を介してＢＩＣ５へ返した後（ステップ１１
４）、正常受信時にはメモリ８へアドレス信号とデータ
を転送してメモリ８のアドレスＡに受信データを書き込
む（ステップ１１５）。メモリ８は上記のデータ書き込
みを終了するとＢＩＣ７へＤＣを返す（ステップ１１
６）。以下、上記と同様の動作が繰り返される。

【００６５】このようなつき放しライトアクセスの場合
は、システムバス３上でのライトオーダに対してステー
タス障害が発生した場合、ＢＩＣ５がリトライを実行す
ることとなるが、リトライ実行前の最初の転送データと
リトライ実行後の２回目の転送データとは同じデータ
で、メモリ８の同一アドレスに書き込まれるため、アン
サが無く、前記した問題は発生しない。そこで、図９に
示した実施例では、ライトアクセス時には常につき放し
ライトアクセスと見做してＡＮＤ回路６９をゲート閉状
態とし、カウンタ６１の更新を抑止する。

【００６６】なお、本発明は以上の実施例に限定される
ものではなく、例えばカウンタ６１はローカルバスの書
き込み／読み出し信号別に用意してもよい。

【００６７】

【発明の効果】上述の如く、本発明によれば、システム
バス上でステータス障害が発生した時で、オーダ転送毎
に値が異なるアクセスＩＤが不一致のときにはバスマス
タによるリトライを禁止するようにしたため、不要なア
ンサを受信することを防止でき、リードデータを間違え
ることがなくなり、システムの信頼性向上に寄与すると
ころ大である等の特長を有するものである。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の第１実施例の構成図である。

【図３】タイミング発生回路の一実施例の回路図であ
る。

【図４】リードオーダでステータス障害が発生した時の
一実施例のシーケンス図である。

【図５】リードアンサでステータス障害が発生した時の
一実施例のシーケンス図である。

【図６】本発明の第２実施例の構成図である。

【図７】本発明の第３実施例の構成図である。

【図８】本発明を適用し得るスプリットバス転送システ
ムの他の例のシステム構成図である。

【図９】本発明の第４実施例の構成図である。

【図１０】つき放しライトアクセスのシーケンス図であ
る。

【図１１】本発明を適用し得るスプリットバス転送シス
テムの他の例のシステム構成図である。

【図１２】システムバスの転送シーケンス図である。

【図１３】ローカルバスのリードシーケンス図である。

【図１４】従来の一例の回路図である。

【図１５】コマンドのフォーマットの一例を示す図であ
る。

【図１６】正常転送時のシーケンス図である。

【図１７】従来方式のリードオーダでステータス障害が
発生したときのシーケンス図である。

【図１８】従来方式のリードアンサでステータス障害が
発生したときのシーケンス図である。

【符号の説明】

１ＣＰＵボード２メモリボード３，１０３システムバス４マイクロプロセッサユニット（ＭＰＵ）５，７バスインタフェース制御モジュール（ＢＩＣ）６，９ローカルバス８，９７メモリ６１，６１₁，６１₂ カウンタ６２タイミング発生回路６３ステータス線６４セレクタ６８受信判定回路６９，７０ＡＮＤ回路７８，８０，８１フリップフロップ（Ｆ／Ｆ）１０１バスマスタ１０２バススレーブ１０４割り付け手段１０５リトライ禁止手段

フロントページの続き (72)発明者岡田勝行東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】バスマスタ（１０１）からのオーダ転送
又はアンサ転送をシステムバス（１０３）を介して受信
したバススレーブ（１０２）が、該バスマスタ（１０
１）に対し、正常受信か異常受信を示すステータスを転
送し、該ステータスが異常受信を示すときは該バスマス
タ（１０１）はリトライを実行し、また前記アンサ転送
のコマンドに含まれるアクセスＩＤを、前記オーダ転送
に含まれるアクセスＩＤと同じ値にして折り返し、前記
バススレーブ（１０２）が該アンサ転送受信時に該アク
セスＩＤの一致判定を行なうスプリット転送システムに
おいて、前記バスマスタ（１０１）はオーダ転送時には前記アク
セスＩＤの値を、少なくとも前回のオーダ転送時と今回
のオーダ転送時とで異なる値に割り付ける割り付け手段
（１０４）と、前記アンサ転送時は前記バススレーブ（１０２）よりの
前記アクセスＩＤ不一致のステータス入力により前記リ
トライを禁止する手段（１０５）とを有することを特徴
とするスプリットバス制御回路。
【請求項２】前記割り付け手段（１０４）は、前記オ
ーダ転送のコマンドに含まれるアクセスＩＤの値を、ロ
ーカルバス（６，９）よりの起動信号がアサートされる
毎に更新されるカウンタ（６１）により生成する構成で
あることを特徴とする請求項１記載のスプリットバス制
御回路。
【請求項３】前記カウンタ（６１，６１₁，６１₂）
は、前記バスマスタ（１０１）のローカルバス（６，
９）のアクセスタイプ別に夫々設けられることを特徴と
する請求項２記載のスプリットバス制御回路。
【請求項４】前記カウンタ（６１）を、前記バススレ
ーブ（１０２）のバスインタフェース制御モジュール
（７，５）宛の受信結果と、前記バスマスタ（１０１）
のローカルバス（６，９）の起動信号との一致がとれた
ときだけ更新する更新手段（６８，６９）を有すること
を特徴とする請求項２記載のスプリットバス制御回路。
【請求項５】前記更新手段（６８，６９）は、前記バ
ススレーブ（１０２）に対するつき放しライトアクセス
を受信したときは、前記カウンタ（６１）の更新を禁止
する手段（７０）を有することを特徴とする請求項４記
載のスプリットバス制御回路。