JP3168295B2 - ディジタル―アナログ変換器 - Google Patents
ディジタル―アナログ変換器Info
- Publication number
- JP3168295B2 JP3168295B2 JP32875190A JP32875190A JP3168295B2 JP 3168295 B2 JP3168295 B2 JP 3168295B2 JP 32875190 A JP32875190 A JP 32875190A JP 32875190 A JP32875190 A JP 32875190A JP 3168295 B2 JP3168295 B2 JP 3168295B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog
- analog converter
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタル−アナログ変換器に関し、特にデ
ィジタル−アナログ変換の出力を線形化することに関す
る。
ィジタル−アナログ変換の出力を線形化することに関す
る。
［従来技術及びその問題点］ ディジタル−アナログ変換器（DAC）は、電子回路分
野に無数のアプリケーションを有する。いくつかのアプ
リケーションにおいては、ディジタルからアナログへの
変換が非常に正確であることが重要である。信号解析器
が典型的な例で、対応するディジタル信号データから非
常に正確なアナログ励振信号を生成しなければならな
い。そのようなアプリケーションの大部分においては、
入力ディジタルデータの関数となる変換誤差（以下、歪
みと称する）が相互に関係のない誤差（以下、ノイズと
称する）よりずっと重要である。全ての変換誤差の内、
ノイズ部分は波形を時間で平均化して減少させることが
できる。しかしながら誤差の歪み部分を減少することは
不可能である。
野に無数のアプリケーションを有する。いくつかのアプ
リケーションにおいては、ディジタルからアナログへの
変換が非常に正確であることが重要である。信号解析器
が典型的な例で、対応するディジタル信号データから非
常に正確なアナログ励振信号を生成しなければならな
い。そのようなアプリケーションの大部分においては、
入力ディジタルデータの関数となる変換誤差（以下、歪
みと称する）が相互に関係のない誤差（以下、ノイズと
称する）よりずっと重要である。全ての変換誤差の内、
ノイズ部分は波形を時間で平均化して減少させることが
できる。しかしながら誤差の歪み部分を減少することは
不可能である。
低歪みのD/A変換を達成するために、通常は精密に整
合した部品で製造された精密DACに頼らねばならない。
別のやり方は、特定の変換器の歪み誤差を全ての可能な
入力信号状態で測定し、補正回路でこの変換器の既知の
誤差を補償することである。しかしながら、いずれもの
手法も高価につき、また大量生産には不適当である。
合した部品で製造された精密DACに頼らねばならない。
別のやり方は、特定の変換器の歪み誤差を全ての可能な
入力信号状態で測定し、補正回路でこの変換器の既知の
誤差を補償することである。しかしながら、いずれもの
手法も高価につき、また大量生産には不適当である。
［発明の目的］ 本発明は、入手容易な標準部品を使用しても、精密化
するという手法で得られるものに匹敵する精度を達成す
るDACを提供することを目的とする。
するという手法で得られるものに匹敵する精度を達成す
るDACを提供することを目的とする。
［発明の概要］ 本発明の一実施例によれば、従来のDACに印加される
入力信号を最初に処理して、この処理結果が処理前の入
力信号と相関を持たないようにする。この処理は入力デ
ィジタル信号にランダムあるいは擬似ランダムなディジ
タル数（ディジタル乱数）を加算することにより実行さ
れる。次に、このディジタル乱数を第1DACによりアナロ
グの形に変換し、また処理結果である和は第2DACにより
アナログの形に変換する。アナログ減算回路により、処
理結果である和をアナログ化したものから上述のディジ
タル乱数をアナログ化したものを差し引く。ここで得ら
れる差は最初のディジタル入力信号をアナログ化したも
のになっている。
入力信号を最初に処理して、この処理結果が処理前の入
力信号と相関を持たないようにする。この処理は入力デ
ィジタル信号にランダムあるいは擬似ランダムなディジ
タル数（ディジタル乱数）を加算することにより実行さ
れる。次に、このディジタル乱数を第1DACによりアナロ
グの形に変換し、また処理結果である和は第2DACにより
アナログの形に変換する。アナログ減算回路により、処
理結果である和をアナログ化したものから上述のディジ
タル乱数をアナログ化したものを差し引く。ここで得ら
れる差は最初のディジタル入力信号をアナログ化したも
のになっている。
任意のディジタル入力サンプルに対して、第1DACの出
力はこのDACが与える可能な歪み誤差のいずれものもの
等しい確からしさで含む。同じことが最上位ビットを除
いて第2DACの全ての出力に対して言える。最上位ビット
は入力信号に対してある相関を持つ。このビットの影響
を分離するために、好ましくはこの最上位ビットを切離
して第３の１ビットDACに印加する。こうして第1DACお
よび第2DACの出力は両方ともディジタル入力信号とは無
相関となる。これは出力誤差信号がDACの歪み誤差をラ
ンダムに並べたもの（すなわち、ノイズ）であることを
意味する。このノイズ信号の集団（ensenble）は小さな
定数であり、オフセット誤差と呼ばれる。もし所望なら
ば、この小さいオフセット誤差は後続の処理段により除
去できる。
力はこのDACが与える可能な歪み誤差のいずれものもの
等しい確からしさで含む。同じことが最上位ビットを除
いて第2DACの全ての出力に対して言える。最上位ビット
は入力信号に対してある相関を持つ。このビットの影響
を分離するために、好ましくはこの最上位ビットを切離
して第３の１ビットDACに印加する。こうして第1DACお
よび第2DACの出力は両方ともディジタル入力信号とは無
相関となる。これは出力誤差信号がDACの歪み誤差をラ
ンダムに並べたもの（すなわち、ノイズ）であることを
意味する。このノイズ信号の集団（ensenble）は小さな
定数であり、オフセット誤差と呼ばれる。もし所望なら
ば、この小さいオフセット誤差は後続の処理段により除
去できる。
本発明の前述および付加的な特徴および長所は、添付
の図を参照しながらの以下の詳細な説明により、容易に
明らかとなるであろう。
の図を参照しながらの以下の詳細な説明により、容易に
明らかとなるであろう。
［実施例］ 第１図を参照すると、本発明は一実施例に従ったDAC
線形化回路10は、ディジタルデータ信号入力12、ランダ
ムノイズ発生器（ディジタル乱数発生器）14、ディジタ
ル加算器16、第１および第２ディジタル・アナログ変換
器（DAC）18、20およびアナログ結合回路22を含む。
線形化回路10は、ディジタルデータ信号入力12、ランダ
ムノイズ発生器（ディジタル乱数発生器）14、ディジタ
ル加算器16、第１および第２ディジタル・アナログ変換
器（DAC）18、20およびアナログ結合回路22を含む。
その動作に当っては、アナログに変換すべきディジタ
ル信号がディジタル信号入力12に印加される。代表的実
施例ではこの信号は16ビット幅であるが、それに限定す
るものではない。ディジタル加算器16は入力ディジタル
信号の各サンプルにランダムノイズ発生器14からの同じ
幅（ここでは16ビット）のディジタル乱数を加える。デ
ィジタル加算器16に印加される信号は両方とも16ビット
なので、その出力である和は17ビット幅の値となる。
ル信号がディジタル信号入力12に印加される。代表的実
施例ではこの信号は16ビット幅であるが、それに限定す
るものではない。ディジタル加算器16は入力ディジタル
信号の各サンプルにランダムノイズ発生器14からの同じ
幅（ここでは16ビット）のディジタル乱数を加える。デ
ィジタル加算器16に印加される信号は両方とも16ビット
なので、その出力である和は17ビット幅の値となる。
本回路は次に入力ディジタル信号とディジタル乱数の
和を第2DAC20を用いて、ディジタル乱数を第1DAC18を用
いて、それぞれアナログ信号に変換する。最後にアナロ
グ結合回路22はアナログ化された和の信号からアナログ
化されたディジタル乱数を差し引き、出力信号として入
力ディジタルデータ信号をアナログ化したものを生成す
る。
和を第2DAC20を用いて、ディジタル乱数を第1DAC18を用
いて、それぞれアナログ信号に変換する。最後にアナロ
グ結合回路22はアナログ化された和の信号からアナログ
化されたディジタル乱数を差し引き、出力信号として入
力ディジタルデータ信号をアナログ化したものを生成す
る。
より詳細に説明すると、図示された第2DAC20はここで
は16ビットのDAC24を含み、このDAC24は１ビッのDAC
（あるいはアナログスイッチ）26と共に動作する。この
構成では、ディジタル加算器16による17ビットのディジ
タル和出力の最上位ビットが切離されて１ビットのDAC2
6に印加される。残りの16ビットは16ビットDAC24に印加
される。これらの２込のDAC出力はアナログ電流信号で
あり、アナログ合計回路28によって合計され、17ビット
の合計ディジタル信号を表すアナログ出力信号を作り出
す。（もし最上位出力ビットと最初のディジタル入力信
号の相関（以下で論ずる）を他の方法で処置するか、あ
るいは無視するのであれば、他の実施例では17ビットDA
Cを用いることができることがわかるだろう。） アナログ合計回路28の出力はアナログ結合回路22の一
方の入力に印加される。このアナログ結合回路22の第２
の入力にはDAC18によって発生されるアナログ電流信号
（すなわち、ディジタル乱数をアナログ化したもの）が
印加される。結果としての差信号が演算増幅器30に印加
され、出力信号としてアナログ電圧信号を発生する。こ
の電圧出力信号はディジタルデータ入力信号がアナログ
の形になったものである。
は16ビットのDAC24を含み、このDAC24は１ビッのDAC
（あるいはアナログスイッチ）26と共に動作する。この
構成では、ディジタル加算器16による17ビットのディジ
タル和出力の最上位ビットが切離されて１ビットのDAC2
6に印加される。残りの16ビットは16ビットDAC24に印加
される。これらの２込のDAC出力はアナログ電流信号で
あり、アナログ合計回路28によって合計され、17ビット
の合計ディジタル信号を表すアナログ出力信号を作り出
す。（もし最上位出力ビットと最初のディジタル入力信
号の相関（以下で論ずる）を他の方法で処置するか、あ
るいは無視するのであれば、他の実施例では17ビットDA
Cを用いることができることがわかるだろう。） アナログ合計回路28の出力はアナログ結合回路22の一
方の入力に印加される。このアナログ結合回路22の第２
の入力にはDAC18によって発生されるアナログ電流信号
（すなわち、ディジタル乱数をアナログ化したもの）が
印加される。結果としての差信号が演算増幅器30に印加
され、出力信号としてアナログ電圧信号を発生する。こ
の電圧出力信号はディジタルデータ入力信号がアナログ
の形になったものである。
いかなるディジタル入力サンプルに対しても、２個の
16ビットDAC18、24の各々の出力は、DACが発生する可能
な歪み誤差を等しい確からしさで含んでいる。従って、
これらDACの夫々の出力の誤差信号はDAC歪み誤差のラン
ダムシーケンス（すなわちノイズ）である。このノイズ
信号の集団（ensenble）は小さな定数であり、オフセッ
ト誤差と呼ばれる。従って、平均すると、全ての与えら
れた出力サンプルに対して、オフセット誤差および相関
簡潔のないノイズだけが16ビットDAC18、24によってア
ナログ出力信号に加えられる。これはセトリング誤差に
対しても同様に成立する。ランダムノイズ発生器14から
の一連の乱数は入力サンプルとは相関関係がなく、また
これら乱数は相互にも相関関係がないため、この誤差も
また相関関係のないノイズであり、一定の平均値を持
つ。
16ビットDAC18、24の各々の出力は、DACが発生する可能
な歪み誤差を等しい確からしさで含んでいる。従って、
これらDACの夫々の出力の誤差信号はDAC歪み誤差のラン
ダムシーケンス（すなわちノイズ）である。このノイズ
信号の集団（ensenble）は小さな定数であり、オフセッ
ト誤差と呼ばれる。従って、平均すると、全ての与えら
れた出力サンプルに対して、オフセット誤差および相関
簡潔のないノイズだけが16ビットDAC18、24によってア
ナログ出力信号に加えられる。これはセトリング誤差に
対しても同様に成立する。ランダムノイズ発生器14から
の一連の乱数は入力サンプルとは相関関係がなく、また
これら乱数は相互にも相関関係がないため、この誤差も
また相関関係のないノイズであり、一定の平均値を持
つ。
１ビットDAC26の出力は入力ディジタルシーケンスと
幾らかの相関関係がある。しかしながら、１ビットDAC
であるため、利得誤差およびオフセット誤差しか起こり
えない。２次および更に高次の歪み誤差は、完璧に安定
した（たとえば温度変化や時間の経過でドリフトしない
ような）１ビットDACでは発生しえ得ない。スルーレー
トのようなセトリング誤差を考えるなら非線形項が現れ
るが、両方向のセトリング誤差が釣り合っていれば（た
とえばスルーレートが両方向とも同じならば）、信号の
わずかな線形フィルタリングを引き起こすだけである。
そのような線形フィルタリングは信号を変形させるが、
線形のアナログあるいはディジタルフィルタによってた
やすく補正できる。
幾らかの相関関係がある。しかしながら、１ビットDAC
であるため、利得誤差およびオフセット誤差しか起こり
えない。２次および更に高次の歪み誤差は、完璧に安定
した（たとえば温度変化や時間の経過でドリフトしない
ような）１ビットDACでは発生しえ得ない。スルーレー
トのようなセトリング誤差を考えるなら非線形項が現れ
るが、両方向のセトリング誤差が釣り合っていれば（た
とえばスルーレートが両方向とも同じならば）、信号の
わずかな線形フィルタリングを引き起こすだけである。
そのような線形フィルタリングは信号を変形させるが、
線形のアナログあるいはディジタルフィルタによってた
やすく補正できる。
要するに、アナログ出力信号に現れる誤差は、利得誤
差、オフセット誤差、（セトリング誤差による）線形フ
ィルタリングの影響による成分、および相関のないノイ
ズである。ゆえにこのアナログ出力は、その平均値が入
力の線形関数である（すなわち多項式展開したときに２
次および更に高次の項を持たない）確率変数に、線形フ
ィルタリング高価が結合されたものである。その誤差項
はもし必要ならば平均化の他の形の線形フィルタリング
によってさらに振幅を低減できる。
差、オフセット誤差、（セトリング誤差による）線形フ
ィルタリングの影響による成分、および相関のないノイ
ズである。ゆえにこのアナログ出力は、その平均値が入
力の線形関数である（すなわち多項式展開したときに２
次および更に高次の項を持たない）確率変数に、線形フ
ィルタリング高価が結合されたものである。その誤差項
はもし必要ならば平均化の他の形の線形フィルタリング
によってさらに振幅を低減できる。
好適実施例を参照して本発明の原理を記述し、説明し
てきたが、この原理から離れることなく本発明をその組
み立てや詳細部分で修正できることを理解すべきであ
る。従って、本願特許請求の範囲およびその均等な構成
の範囲や精神に入る全ての修正は本願発明の範囲に入る
ものとする。
てきたが、この原理から離れることなく本発明をその組
み立てや詳細部分で修正できることを理解すべきであ
る。従って、本願特許請求の範囲およびその均等な構成
の範囲や精神に入る全ての修正は本願発明の範囲に入る
ものとする。
［発明の効果］ 以上詳細に説明したように、本発明によれば、精度の
高い部品を使用したりあるいは手間のかかる調整をしな
くとも、DACのひずみを充分に抑えることができる。
高い部品を使用したりあるいは手間のかかる調整をしな
くとも、DACのひずみを充分に抑えることができる。
第１図は本発明の実施例を示す図である。 10:DAC線形化回路 12:ディジタルデータ信号入力 14:ランダムノイズ発生器 16:ディジタル加算器 18:第1DAC 20:第2DAC 22:アナログ結合回路 24、26:DAC 28:アナログ合計回路 30:演算増幅器
フロントページの続き (56)参考文献 特開 昭60−29043（ＪＰ，Ａ) 特開 昭62−11324（ＪＰ，Ａ) 特開 昭60−207028（ＪＰ，Ａ) 特開 昭63−67825（ＪＰ，Ａ) 特開 昭64−64418（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/08 H03M 1/10
Claims (4)
- 【請求項１】Ｎビットの入力ディジタルデータ信号を入
力するディジタルデータ信号入力と、 Ｎビットのディジタル乱数信号を発生するディジタル乱
数信号発生器と、 前記Ｎビットの入力ディジタルデータ信号と前記Ｎビッ
トのディジタル乱数信号を受け、これらを加算しＮ＋１
ビットの結合ディジタル信号を発生するディジタル加算
器と、 前記Ｎビットのディジタル乱数信号を受け、第１のアナ
ログ信号に変換する第１のディジタル−アナログ変換器
と、 前記Ｎ＋１ビットの結合ディジタル信号を受け、これを
第２のアナログ信号に変換する第２のディジタル−アナ
ログ変換器と、 前記第１と第２のアナログ信号を受け、前記第２のアナ
ログ信号から前記第１のアナログ信号を引き算し、前記
入力ディジタルデータ信号に相当するアナログ出力信号
を生成する引き算手段と を設けて成るディジタル−アナログ変換器であって、前
記第２のディジタル−アナログ変換器は、 前記Ｎ＋１ビットの結合ディジタル信号の最上位ビット
を受け、これを第３のアナログ信号に変換する第３のデ
ィジタル−アナログ変換器と、 前記Ｎ＋１ビットの結合ディジタル信号の下位Ｎビット
を受け、これを第４のアナログ信号に変換する第４のデ
ィジタル−アナログ変換器と、 前記第３のアナログ信号と前記第４のアナログ信号とを
加算して前記第２のアナログ信号を生成する加算手段と を備えており、前記第３のディジタル−アナログ変換器
と前記第４のディジタル−アナログ変換器は夫々、互い
に異なる電流源を駆動して入力ディジタル値に対応する
アナログ電流を引き出す、別個の単位で構成されたディ
ジタル−アナログ変換器であることを特徴とするディジ
タル−アナログ変換器。 - 【請求項２】前記ディジタル乱数信号発生器の生成する
Ｎビット出力値の夫々は互いに相関を持たないことを特
徴とする、請求項１に記載のディジタル−アナログ変換
器。 - 【請求項３】前記アナログ出力信号を所定時間に渡って
平均する平均手段をさらに設けたことを特徴とする、請
求項１または請求項２に記載のディジタル−アナログ変
換器。 - 【請求項４】前記アナログ出力信号からオフセット誤差
を除去する手段をさらに設けたことを特徴とする、請求
項１乃至請求項３のいずれか一項に記載のディジタル−
アナログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/442,278 US4994803A (en) | 1989-11-27 | 1989-11-27 | Random number dither circuit for digital-to-analog output signal linearity |
| US442,278 | 1989-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03177113A JPH03177113A (ja) | 1991-08-01 |
| JP3168295B2 true JP3168295B2 (ja) | 2001-05-21 |
Family
ID=23756208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32875190A Expired - Fee Related JP3168295B2 (ja) | 1989-11-27 | 1990-11-27 | ディジタル―アナログ変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4994803A (ja) |
| EP (1) | EP0430449B1 (ja) |
| JP (1) | JP3168295B2 (ja) |
| CA (1) | CA2019237A1 (ja) |
| DE (1) | DE69029565T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214423A (en) * | 1991-04-22 | 1993-05-25 | Motorola, Inc. | Random number generation using volatile RAM |
| US5189418A (en) * | 1992-04-16 | 1993-02-23 | Hewlett-Packard Company | Dither error correction |
| US5311180A (en) * | 1993-01-15 | 1994-05-10 | The United States Of America As Represented By The Secretary Of The Navy | Digital circuit for the introduction and later removal of dither from an analog signal |
| US5459680A (en) * | 1993-10-20 | 1995-10-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for spur-reduced digital sinusoid synthesis |
| DE4408181A1 (de) * | 1994-03-11 | 1995-09-14 | Ant Nachrichtentech | Verfahren zur Linearisierung von Unstetigkeiten in der Übertragungskennlinie eines D/A-Wandlers sowie Anordnung und Anwendung |
| US6016113A (en) * | 1997-06-26 | 2000-01-18 | Binder; Yehuda | System for enhancing the accuracy of analog-digital-analog conversions |
| US5952945A (en) * | 1997-08-14 | 1999-09-14 | Northern Telecom Limited | Digital/analogue conversion |
| US6466147B1 (en) | 1999-10-25 | 2002-10-15 | Hrl Laboratories, Llc | Method and apparatus for randomized dynamic element matching DAC |
| RU2210858C2 (ru) * | 2001-10-08 | 2003-08-20 | Дунаев Игорь Борисович | Способ помехоустойчивой передачи информации |
| US6522176B1 (en) | 2001-11-15 | 2003-02-18 | Itt Manufacturing Enterprises, Inc. | Low spurious direct digital synthesizer |
| US7626721B2 (en) * | 2006-10-12 | 2009-12-01 | Agilent Technologies, Inc. | Dither methods for suppression of data-dependent activity variations |
| US7554471B2 (en) * | 2006-11-01 | 2009-06-30 | Northrop Grumman Corporation | System and method for improving linearity of a DAC |
| US20080247451A1 (en) * | 2007-03-13 | 2008-10-09 | Advantest Corporation | Measurement apparatus, measurement method, test apparatus, electronic device, and recording medium |
| US7630082B2 (en) * | 2007-04-12 | 2009-12-08 | Honeywell International Inc. | Systems and methods for high precision feedback control in closed loop sensors |
| JP2009218711A (ja) * | 2008-03-07 | 2009-09-24 | Canon Inc | 情報処理装置、画像処理装置、情報処理装置の制御方法、画像処理装置の制御方法、及び、プログラム |
| JP5141450B2 (ja) * | 2008-08-28 | 2013-02-13 | ヤマハ株式会社 | デジタル入力型ｄ級増幅器 |
| US10069505B1 (en) * | 2017-09-13 | 2018-09-04 | Keysight Technologies, Inc. | Least significant bit dynamic element matching in a digital-to-analog converter |
| CN109995367B (zh) * | 2017-12-29 | 2022-12-06 | 瑞昱半导体股份有限公司 | 数模转换器装置 |
| US10218371B1 (en) | 2018-03-01 | 2019-02-26 | Iowa State University Research Foundation, Inc. | Cost effective DAC linearization system |
| US11314483B2 (en) | 2020-01-08 | 2022-04-26 | International Business Machines Corporation | Bit-serial computation with dynamic frequency modulation for error resiliency in neural network |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550309A (en) * | 1984-02-16 | 1985-10-29 | Hewlett Packard Company | Analog to digital converter |
| JPS61159827A (ja) * | 1984-12-31 | 1986-07-19 | Teac Co | ディジタル―アナログ変換方法 |
| JPH0611117B2 (ja) * | 1984-12-31 | 1994-02-09 | ティアツク株式会社 | ディジタル−アナログ変換装置 |
| GB8607553D0 (en) * | 1986-03-26 | 1986-04-30 | Solid State Logic Ltd | Digital analogue signal conversion |
-
1989
- 1989-11-27 US US07/442,278 patent/US4994803A/en not_active Expired - Lifetime
-
1990
- 1990-06-18 CA CA002019237A patent/CA2019237A1/en not_active Abandoned
- 1990-11-02 DE DE69029565T patent/DE69029565T2/de not_active Expired - Fee Related
- 1990-11-02 EP EP90312045A patent/EP0430449B1/en not_active Expired - Lifetime
- 1990-11-27 JP JP32875190A patent/JP3168295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2019237A1 (en) | 1991-05-27 |
| EP0430449A2 (en) | 1991-06-05 |
| JPH03177113A (ja) | 1991-08-01 |
| US4994803A (en) | 1991-02-19 |
| DE69029565T2 (de) | 1997-04-24 |
| DE69029565D1 (de) | 1997-02-13 |
| EP0430449A3 (en) | 1993-05-12 |
| EP0430449B1 (en) | 1997-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3168295B2 (ja) | ディジタル―アナログ変換器 | |
| US5990815A (en) | Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC) | |
| JP2994497B2 (ja) | Ｄ／ａコンバータのｄｃオフセットキャリブレーション方法とｄ／ａコンバータのｄｃオフセットキャリブレーションシステム | |
| US7006028B2 (en) | Digital background cancellation of digital to analog converter mismatch noise in analog to digital converters | |
| US7501965B2 (en) | Correcting for errors that cause generated digital codes to deviate from expected values in an ADC | |
| JP2505328B2 (ja) | Ｄ／ａコンバ―タの位相応答線形化方法とｄ／ａコンバ―タ | |
| EP0739549B1 (en) | Method and apparatus for calibrating a gain control circuit | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| EP0383689B1 (en) | Digital-to-analog converter | |
| US10715169B1 (en) | Coarse-fine gain-tracking loop and method of operating | |
| JPH05218868A (ja) | 多段型ａｄ変換器 | |
| JP3371681B2 (ja) | 信号処理装置 | |
| US6535154B1 (en) | Enhanced noise-shaped quasi-dynamic-element-matching technique | |
| US5812077A (en) | Circuit for A/D conversion of a video RF or IF signal | |
| JP2000078015A (ja) | マルチビット型ｄ／ａ変換器及びデルタシグマ型ａ／ｄ変換器 | |
| US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
| GB2242584A (en) | Eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter | |
| US7425911B2 (en) | Signal-to-noise ratio when using fewer bits than the number of output bits of an analog to digital converter | |
| KR20010075117A (ko) | 아날로그-디지털 변환기 | |
| JPH04302223A (ja) | 回路装置 | |
| US20050038846A1 (en) | Substraction circuit with a dummy digital to analog converter | |
| JP2579555B2 (ja) | ディジタル／アナログ変換装置 | |
| JPH0774639A (ja) | 補間式デジタル／アナログ変換器 | |
| Pietzko et al. | Delay Error Shaping in $\Delta\Sigma $ Modulators Using Time-Interleaved High Resolution Quantizers | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |