JP3163773B2 - 薄膜製造方法 - Google Patents
薄膜製造方法Info
- Publication number
- JP3163773B2 JP3163773B2 JP23123092A JP23123092A JP3163773B2 JP 3163773 B2 JP3163773 B2 JP 3163773B2 JP 23123092 A JP23123092 A JP 23123092A JP 23123092 A JP23123092 A JP 23123092A JP 3163773 B2 JP3163773 B2 JP 3163773B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- gaas
- film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉ基板上にＧａＡｓ
等の化合物半導体薄膜を形成する方法に関する。
等の化合物半導体薄膜を形成する方法に関する。
【０００２】
【従来の技術】例えばＳｉ〔１００〕基板にＧａＡｓ薄
膜を堆積させる場合、オフ基板（〔０１１〕方向に２〜
４°傾けたもの）を1000℃程度に一度加熱した後、まず
は、 200〜 400℃の低基板温度で数10Åの膜厚のＧａＡ
ｓバッファ層を成長し、次いで、 600〜 750℃の高基板
温度で 2〜 3μｍの膜厚のＧａＡｓ層を成長するといっ
た二段階成長法を採用するのが一般的である。
膜を堆積させる場合、オフ基板（〔０１１〕方向に２〜
４°傾けたもの）を1000℃程度に一度加熱した後、まず
は、 200〜 400℃の低基板温度で数10Åの膜厚のＧａＡ
ｓバッファ層を成長し、次いで、 600〜 750℃の高基板
温度で 2〜 3μｍの膜厚のＧａＡｓ層を成長するといっ
た二段階成長法を採用するのが一般的である。
【０００３】このようにオフ基板を用いる要因の一つ
は、ステップの方向を強制的に設けることにあり、ま
た、成長前の加熱は、ステップの２原子分の高さにする
役目があると言われている。そして、ＧａＡｓ薄膜を形
成する際に、オフ基板の使用および成長前の高温加熱を
行わないと、単一ドメインにならず、良質の結晶が得ら
れない。つまり単一ドメインでない場合、電子移動度等
の結晶性を示すパラメータは悪くなる。
は、ステップの方向を強制的に設けることにあり、ま
た、成長前の加熱は、ステップの２原子分の高さにする
役目があると言われている。そして、ＧａＡｓ薄膜を形
成する際に、オフ基板の使用および成長前の高温加熱を
行わないと、単一ドメインにならず、良質の結晶が得ら
れない。つまり単一ドメインでない場合、電子移動度等
の結晶性を示すパラメータは悪くなる。
【０００４】
【発明が解決しようとする課題】上記したように、Ｇａ
Ａｓ，ＧａＰ等の化合物半導体を、Ｓｉ〔１００〕基板
上に成長させる場合には、オフ基板と成長前の高温加熱
は必須の用件となるわけであるが、その用件が、将来的
に、同一のＳｉ基板上に、ＳｉデバイスとＧａＡｓデバ
イスとを複合させたデバイスを作製する上で、大きな障
害となる。
Ａｓ，ＧａＰ等の化合物半導体を、Ｓｉ〔１００〕基板
上に成長させる場合には、オフ基板と成長前の高温加熱
は必須の用件となるわけであるが、その用件が、将来的
に、同一のＳｉ基板上に、ＳｉデバイスとＧａＡｓデバ
イスとを複合させたデバイスを作製する上で、大きな障
害となる。
【０００５】すなわち、Ｓｉデバイスは、通常、傾きの
ないＳｉ〔１００〕ジャスト基板に形成されること、ま
た、複合デバイスは、Ｓｉデバイスの加工が完了した後
に、ＧａＡｓデバイスの作製を行ういった手順で行われ
るため、Ｓｉデバイスの作製後に、ＧａＡｓ膜成長前の
高温加熱を行うことは、そのＳｉデバイスの破壊をまね
くので実質的に不可能である。
ないＳｉ〔１００〕ジャスト基板に形成されること、ま
た、複合デバイスは、Ｓｉデバイスの加工が完了した後
に、ＧａＡｓデバイスの作製を行ういった手順で行われ
るため、Ｓｉデバイスの作製後に、ＧａＡｓ膜成長前の
高温加熱を行うことは、そのＳｉデバイスの破壊をまね
くので実質的に不可能である。
【０００６】本発明はこのような事情に鑑みてなされた
もので、その目的とするところは、Ｓｉ〔１００〕ジャ
スト基板上に良質のＧａＡｓ薄膜等を、低基板処理温度
で成膜できる方法を提供することにある。
もので、その目的とするところは、Ｓｉ〔１００〕ジャ
スト基板上に良質のＧａＡｓ薄膜等を、低基板処理温度
で成膜できる方法を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明方法では、Ｓｉ〔１００〕ジャスト基板
に、その薄膜形成面と平行な方向に沿って、所定の温度
勾配を強制的に与えて、この状態で、その基板表面上に
化合物半導体薄膜を成長させる。
めに、本発明方法では、Ｓｉ〔１００〕ジャスト基板
に、その薄膜形成面と平行な方向に沿って、所定の温度
勾配を強制的に与えて、この状態で、その基板表面上に
化合物半導体薄膜を成長させる。
【０００８】
【作用】Ｓｉ〔１００〕ジャスト基板に、例えば膜形成
面の中央部が 650℃で、周縁部がそれよりも 100℃程度
だけ低くなるような温度勾配を与えた状態でＧａＡｓの
成膜を行ったところ、膜成長前の基板高温加熱を施さな
くても、単一ドメインのＧａＡｓ薄膜を得ることができ
た。
面の中央部が 650℃で、周縁部がそれよりも 100℃程度
だけ低くなるような温度勾配を与えた状態でＧａＡｓの
成膜を行ったところ、膜成長前の基板高温加熱を施さな
くても、単一ドメインのＧａＡｓ薄膜を得ることができ
た。
【０００９】
【実施例】本発明方法の実施例を、以下、図面に基づい
て説明する。図２は本発明方法を実施に使用する薄膜製
造装置の概略構成図である。
て説明する。図２は本発明方法を実施に使用する薄膜製
造装置の概略構成図である。
【００１０】真空チャンバ１内に二つの蒸発源、Ｇａ蒸
発源２およびＡｓ蒸発源３が配設されている。この各蒸
発源２，３は、それぞれ内部に蒸着材料ＧａまたはＡｓ
を収容するるつぼ２１，３１と、加熱用フィラメント２
２，３２等を備え、その加熱用フィラメント２２，３２
による加熱によって、各るつぼ内部の蒸着材料を蒸気化
するよう構成されている。そして、蒸気化した蒸着材料
は、各るつぼの噴射孔２１ａ，３１ａから吹き出してク
ラスタとなって真空チャンバ１内を進行し、そのクラス
タはともに同一の基板Ｓに到達する。
発源２およびＡｓ蒸発源３が配設されている。この各蒸
発源２，３は、それぞれ内部に蒸着材料ＧａまたはＡｓ
を収容するるつぼ２１，３１と、加熱用フィラメント２
２，３２等を備え、その加熱用フィラメント２２，３２
による加熱によって、各るつぼ内部の蒸着材料を蒸気化
するよう構成されている。そして、蒸気化した蒸着材料
は、各るつぼの噴射孔２１ａ，３１ａから吹き出してク
ラスタとなって真空チャンバ１内を進行し、そのクラス
タはともに同一の基板Ｓに到達する。
【００１１】また、各蒸発源２，３と基板Ｓ間のクラス
タ進行路上には、それぞれイオン化部４，５および加速
電極６，７が順次配設されている。さらに、各加速電極
６，７と基板Ｓとの間には、それぞれシャッタ８，９が
配設されており、この各シャッタ８，９の操作により各
蒸発源２，３からのクラスタの基板Ｓへの進行を選択で
きるようになっている。
タ進行路上には、それぞれイオン化部４，５および加速
電極６，７が順次配設されている。さらに、各加速電極
６，７と基板Ｓとの間には、それぞれシャッタ８，９が
配設されており、この各シャッタ８，９の操作により各
蒸発源２，３からのクラスタの基板Ｓへの進行を選択で
きるようになっている。
【００１２】なお、基板Ｓは、加熱器および熱電対等を
備えたホルダ１０によって、真空チャンバ１内の所定位
置に保持されるとともに、この基板Ｓには、後述する温
度勾配が与えられる。
備えたホルダ１０によって、真空チャンバ１内の所定位
置に保持されるとともに、この基板Ｓには、後述する温
度勾配が与えられる。
【００１３】さて、以上説明した装置を使用して、Ｓｉ
基板上にＧａＡｓ薄膜を形成する場合の手順を、以下に
説明する。まず、４インチのＳｉ〔１００〕ジャスト基
板Ｓを、真空チャンバ１内のホルダ１０に装着し、この
基板Ｓに、膜形成面の中央部が 650℃で周縁部が 560℃
となるような温度勾配を強制的に与えて、この状態で、
蒸発源３から噴出するＡｓクラスタビームを、その一部
をイオン化して基板Ｓ表面に照射して、基板Ｓのクリー
ニングを行う。
基板上にＧａＡｓ薄膜を形成する場合の手順を、以下に
説明する。まず、４インチのＳｉ〔１００〕ジャスト基
板Ｓを、真空チャンバ１内のホルダ１０に装着し、この
基板Ｓに、膜形成面の中央部が 650℃で周縁部が 560℃
となるような温度勾配を強制的に与えて、この状態で、
蒸発源３から噴出するＡｓクラスタビームを、その一部
をイオン化して基板Ｓ表面に照射して、基板Ｓのクリー
ニングを行う。
【００１４】この後、基板Ｓ表面に、Ｇａイオン化クラ
スタビームとＡｓイオン化クラスタビームとをそれぞれ
電圧1.3KV 程度で加速して照射し、その基板Ｓ表面上に
バッファ層を積層する。このバッファ層の膜厚は 1.5μ
ｍ程度とする。
スタビームとＡｓイオン化クラスタビームとをそれぞれ
電圧1.3KV 程度で加速して照射し、その基板Ｓ表面上に
バッファ層を積層する。このバッファ層の膜厚は 1.5μ
ｍ程度とする。
【００１５】そして最後に、イオン化・加速を止めて、
中性のＧａクラスタビームとＡｓクラスタビームとを基
板Ｓ表面に照射して、先に積層したバッファ層上にＧａ
Ａｓ薄膜を成長させる。この薄膜の膜厚も 1.5μｍ程度
とする。
中性のＧａクラスタビームとＡｓクラスタビームとを基
板Ｓ表面に照射して、先に積層したバッファ層上にＧａ
Ａｓ薄膜を成長させる。この薄膜の膜厚も 1.5μｍ程度
とする。
【００１６】以上の手順により得られたＧａＡｓ薄膜の
表面モフォロジ（ＳＥＭ観察）を図１(a) に示す。な
お、この図には、基板Ｓの各位置の表面モフォロジを部
分的に示すとともに、基板Ｓの温度分布も併記してい
る。
表面モフォロジ（ＳＥＭ観察）を図１(a) に示す。な
お、この図には、基板Ｓの各位置の表面モフォロジを部
分的に示すとともに、基板Ｓの温度分布も併記してい
る。
【００１７】この表面モフォロジから、基板Ｓの〔００
１〕方向と、これに直交する方向に近傍領域は、単一ド
メインとはなっておらず結晶性も悪いものの、その他の
領域は単一ドメインとなっていることが判明した（同図
(b) を参照）。しかも、単一ドメインの転位密度は２×
１０6 cm-2と少なく、結晶性も良好であることが確認で
きた。
１〕方向と、これに直交する方向に近傍領域は、単一ド
メインとはなっておらず結晶性も悪いものの、その他の
領域は単一ドメインとなっていることが判明した（同図
(b) を参照）。しかも、単一ドメインの転位密度は２×
１０6 cm-2と少なく、結晶性も良好であることが確認で
きた。
【００１８】ここで、Ｓｉ〔１００〕ジャスト基板であ
っても、上記したような温度勾配を与えるだけで、どの
ようなメカニズムにより、単一ドメインで結晶性の良い
ＧａＡｓ薄膜を得ることができるのかは不明ではある
が、本発明方法により、非常に簡単な手法によって、低
基板処理温度(650℃) で良質のＧａＡｓ／Ｓｉを作製で
きるといった見通しがつかめた。
っても、上記したような温度勾配を与えるだけで、どの
ようなメカニズムにより、単一ドメインで結晶性の良い
ＧａＡｓ薄膜を得ることができるのかは不明ではある
が、本発明方法により、非常に簡単な手法によって、低
基板処理温度(650℃) で良質のＧａＡｓ／Ｓｉを作製で
きるといった見通しがつかめた。
【００１９】なお、基板に与える温度勾配は、２インチ
当たりで90〜100 ℃程度であれば、基板中央部の最高温
度に多少の相違があっても、先と同等な結果を得ること
ができ、また、基板のサイズが異なる場合にも、上記し
た程度の温度勾配を与えることにより、同等な結果を得
ることも可能であると推察される。さらに、基板に先と
は逆の温度勾配、つまり基板周縁部から中央部に向けて
温度が低くなるような温度勾配を与えて成膜を行った場
合にも、同等な結果が得られる可能性も十分にある。
当たりで90〜100 ℃程度であれば、基板中央部の最高温
度に多少の相違があっても、先と同等な結果を得ること
ができ、また、基板のサイズが異なる場合にも、上記し
た程度の温度勾配を与えることにより、同等な結果を得
ることも可能であると推察される。さらに、基板に先と
は逆の温度勾配、つまり基板周縁部から中央部に向けて
温度が低くなるような温度勾配を与えて成膜を行った場
合にも、同等な結果が得られる可能性も十分にある。
【００２０】以上の実施例では、成膜法としてイオン・
クラスタ・ビーム法を採用しているが、このほか、例え
ばＭＢＥ法などの他の成膜法を採用しても本発明方法の
実施は可能である。
クラスタ・ビーム法を採用しているが、このほか、例え
ばＭＢＥ法などの他の成膜法を採用しても本発明方法の
実施は可能である。
【００２１】また、本発明方法は、ＧａＡｓ薄膜のほ
か、ＧａＰ等の他の化合物半導体の薄膜の成膜にも適用
し得る。
か、ＧａＰ等の他の化合物半導体の薄膜の成膜にも適用
し得る。
【００２２】
【発明の効果】以上説明したように、本発明方法を採用
することによって、Ｓｉデバイスが破壊しない程度の低
温基板処理温度で、しかもＳｉ〔１００〕ジャスト基板
に良質のＧａＡｓ薄膜を得ることが可能となり、これに
よって、将来的に、例えばＧａＡｓ／Ｓｉを用いた複合
デバイスを構築するにあたり、その実現の可能性が大い
に高まった。
することによって、Ｓｉデバイスが破壊しない程度の低
温基板処理温度で、しかもＳｉ〔１００〕ジャスト基板
に良質のＧａＡｓ薄膜を得ることが可能となり、これに
よって、将来的に、例えばＧａＡｓ／Ｓｉを用いた複合
デバイスを構築するにあたり、その実現の可能性が大い
に高まった。
【図１】(a) は本発明方法によって得られたＧａＡｓ薄
膜の表面結晶構造（モフォロジ）を部分的に示すＳＥＭ
写真、(b) はそのＧａＡｓ薄膜の良否の考察結果の説明
図
膜の表面結晶構造（モフォロジ）を部分的に示すＳＥＭ
写真、(b) はそのＧａＡｓ薄膜の良否の考察結果の説明
図
【図２】本発明方法の実施に使用する装置の概略構成図
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 C30B 23/08 C30B 29/40 502 H01L 21/203
Claims (1)
- 【請求項１】 Ｓｉ〔１００〕ジャスト基板に、その膜
形成面と平行な方向に沿って、所定の温度勾配を強制的
に与え、この状態で、上記基板表面上に化合物半導体薄
膜を成長させることを特徴とする薄膜製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23123092A JP3163773B2 (ja) | 1992-08-31 | 1992-08-31 | 薄膜製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23123092A JP3163773B2 (ja) | 1992-08-31 | 1992-08-31 | 薄膜製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684792A JPH0684792A (ja) | 1994-03-25 |
| JP3163773B2 true JP3163773B2 (ja) | 2001-05-08 |
Family
ID=16920363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23123092A Expired - Fee Related JP3163773B2 (ja) | 1992-08-31 | 1992-08-31 | 薄膜製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163773B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3602028B2 (ja) | 2000-03-27 | 2004-12-15 | 沖電気工業株式会社 | 半導体集積回路 |
-
1992
- 1992-08-31 JP JP23123092A patent/JP3163773B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0684792A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| JP3163773B2 (ja) | 薄膜製造方法 | |
| JPH088250B2 (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| JPS5994412A (ja) | 半導体素子の製造方法 | |
| JPS5975619A (ja) | 半導体回路素子の製造方法 | |
| JP2712687B2 (ja) | 薄膜製造方法 | |
| JP3067180B2 (ja) | 単結晶シリコン膜形成方法およびその装置 | |
| JP2844779B2 (ja) | 膜形成方法 | |
| JPH02180793A (ja) | 薄膜製造方法 | |
| JPS6091625A (ja) | 薄膜の形成方法 | |
| JPH0338824A (ja) | 半導体細線の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| EP0435639A2 (en) | Method of thin film formation | |
| JPS5856317A (ja) | 半導体薄膜の製造方法 | |
| JPH03205393A (ja) | 薄膜製造方法 | |
| JPS62297289A (ja) | 単結晶薄膜の形成方法 | |
| JPH05166727A (ja) | 化合物薄膜の製造方法 | |
| JPH01320291A (ja) | 単結晶薄膜の製造方法 | |
| JPS60210835A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPS5939021A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPH0828325B2 (ja) | 半導体薄膜の形成方法 | |
| JPS6014428A (ja) | 選択エピタキシヤル結晶成長法 | |
| JPH01162321A (ja) | 半導体単結晶層の製造方法 | |
| JPH029127A (ja) | Ｓｏｉ基板の形成方法 | |
| JPH03240945A (ja) | 金属薄膜の形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |