JPS6014428A - 選択エピタキシヤル結晶成長法 - Google Patents
選択エピタキシヤル結晶成長法Info
- Publication number
- JPS6014428A JPS6014428A JP12150183A JP12150183A JPS6014428A JP S6014428 A JPS6014428 A JP S6014428A JP 12150183 A JP12150183 A JP 12150183A JP 12150183 A JP12150183 A JP 12150183A JP S6014428 A JPS6014428 A JP S6014428A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- grown
- semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明に属する技術分野〕
本発明は、半導体結晶のエピタキシャル成長において、
共析の指定位置にのみ、単結晶をエピタキシャル成長さ
せ、その他の部分には非晶質または、多結晶体を成長さ
せる選択エピタキシャル結晶成長法ＶＣＩＡする。
共析の指定位置にのみ、単結晶をエピタキシャル成長さ
せ、その他の部分には非晶質または、多結晶体を成長さ
せる選択エピタキシャル結晶成長法ＶＣＩＡする。
半導体物質は単結晶状態と、そうでない状態すなわち非
晶質または多結晶状態では電気的、光学的性質が異なり
、この差異ｆ！：積極的に半導体床製作に利用すること
ができる。
晶質または多結晶状態では電気的、光学的性質が異なり
、この差異ｆ！：積極的に半導体床製作に利用すること
ができる。
例えば半導体素子のプレーナー１４造はその一例である
。稙々の電子およびつ゛Ｃ学素子の÷４造上、同一基板
上単結晶領域と、そうでない領域との微細かつ高精度に
２次元パターンを）Ｒ成する必・灰がある場合がある。
。稙々の電子およびつ゛Ｃ学素子の÷４造上、同一基板
上単結晶領域と、そうでない領域との微細かつ高精度に
２次元パターンを）Ｒ成する必・灰がある場合がある。
このような２次元ｉυ７造を得るためには単結晶基板上
の指定位置ＶＣのみエピタキシャルに単結晶全成長させ
、他の領域には非晶質または多結晶を成長させる。いわ
ゆる選択エピタキシャル成長法が用いられる。
の指定位置ＶＣのみエピタキシャルに単結晶全成長させ
、他の領域には非晶質または多結晶を成長させる。いわ
ゆる選択エピタキシャル成長法が用いられる。
従来、単結晶塞板例えばＧ ａ Ａ ｓ 基板の上に５
ｉｏ２などをマスク材として付着し、その後ホトリング
ラフイーによって窓を明け、その部分にＧａＡｓ単結晶
をエピタキシャル成長させ、他の部分に多結晶ＧａＡｓ
膜全成長させる方法がとられていた。この種の方法は例
えばＡ 、 Ｙ 、 Ｃｈｏ ａｎｄＷ、 Ｃ、１３ａ
ｌ Ｉａｍｙ によるＪ、ＡＪ）Ｉ）１．Ｐｈｙｓ、Ｖ
ｏｃ ４６Ｎ０．２（１９７５）７８３頁に記載されて
いる。このようなホトリソグラフィーを用いる方法は、
基板面上の位＠全指定するプロセスとエピタキシャル成
長のプロセスとは全（分離されているため、工程が複雑
である。またホトリソグラフィの工程はわ］Ｉ々の薬品
を用いるため、基板材料の汚染の可能ｉ生がある。さら
に、ホトリソグラフィではエツチングによる寸法精度の
限界があり、０．５μｍ以下の精度の構造は困難である
。
ｉｏ２などをマスク材として付着し、その後ホトリング
ラフイーによって窓を明け、その部分にＧａＡｓ単結晶
をエピタキシャル成長させ、他の部分に多結晶ＧａＡｓ
膜全成長させる方法がとられていた。この種の方法は例
えばＡ 、 Ｙ 、 Ｃｈｏ ａｎｄＷ、 Ｃ、１３ａ
ｌ Ｉａｍｙ によるＪ、ＡＪ）Ｉ）１．Ｐｈｙｓ、Ｖ
ｏｃ ４６Ｎ０．２（１９７５）７８３頁に記載されて
いる。このようなホトリソグラフィーを用いる方法は、
基板面上の位＠全指定するプロセスとエピタキシャル成
長のプロセスとは全（分離されているため、工程が複雑
である。またホトリソグラフィの工程はわ］Ｉ々の薬品
を用いるため、基板材料の汚染の可能ｉ生がある。さら
に、ホトリソグラフィではエツチングによる寸法精度の
限界があり、０．５μｍ以下の精度の構造は困難である
。
この発明は上述した従来方法の欠点全改良したもので、
工釈が単純化された、きわめて高精度かつ清浄な選択エ
ピタキシャル結晶成長法を提供することを目的とする。
工釈が単純化された、きわめて高精度かつ清浄な選択エ
ピタキシャル結晶成長法を提供することを目的とする。
本発明の方法は、半導体単結晶基板にそれとは異なる物
質の贋金付着し、真空中で基板上の指定位置に電子・線
や光を照射して前記付着層を加熱ψ蒸発させ単結晶基板
面を唐シ出させる。この付着層は結晶でも非晶質でも良
いが単結晶基板材料の融点下の温度でｌｏ”Ｔｏｒｒ以
上の蒸気正金もっことが望ましい。また、蒸発時間を短
くするために薄（する必要があるが数原子層程度以下で
は効果が得られないので付Ｎ層に依存する適切な膜厚の
範囲が存在する。
質の贋金付着し、真空中で基板上の指定位置に電子・線
や光を照射して前記付着層を加熱ψ蒸発させ単結晶基板
面を唐シ出させる。この付着層は結晶でも非晶質でも良
いが単結晶基板材料の融点下の温度でｌｏ”Ｔｏｒｒ以
上の蒸気正金もっことが望ましい。また、蒸発時間を短
くするために薄（する必要があるが数原子層程度以下で
は効果が得られないので付Ｎ層に依存する適切な膜厚の
範囲が存在する。
前述のように指定位置のみ単結晶基板面をが：６出した
バターニングされた而へ半導体物％ｑ ｆ上記即−結晶
基板に対するエピタキシャル温度以上で真空蒸着するこ
とにより前記単結晶シン板が露出した部分にエピタキシ
ャル単結晶を、その他の部分では非晶質または多結晶膜
を成長させる。この際、上記付着層が単結晶の場合、そ
の上に成長する半導体膜が上述のように非晶質または多
結晶となるだめには半導体膜の成長温度は付着層に対す
るエピタキシャル温度より低くなければならない。
バターニングされた而へ半導体物％ｑ ｆ上記即−結晶
基板に対するエピタキシャル温度以上で真空蒸着するこ
とにより前記単結晶シン板が露出した部分にエピタキシ
ャル単結晶を、その他の部分では非晶質または多結晶膜
を成長させる。この際、上記付着層が単結晶の場合、そ
の上に成長する半導体膜が上述のように非晶質または多
結晶となるだめには半導体膜の成長温度は付着層に対す
るエピタキシャル温度より低くなければならない。
本発明によれば単結晶基板材料の融点以下の温度で１０
” Ｔｏｒｒ以上の蒸気圧を有する蒸発しやすい層を予
め単結晶基板に付オゴし、真空中でそれへ電子線または
光を照射しながら走査して任意の指定位置の前記何着層
を熱的に蒸発させて単結晶基板面全露出させ、そのパタ
ーンに対応してその後のエピタキシャル成長プロセスで
非晶質または多結晶膜のマトリックス中に単結晶全成長
させることができる。
” Ｔｏｒｒ以上の蒸気圧を有する蒸発しやすい層を予
め単結晶基板に付オゴし、真空中でそれへ電子線または
光を照射しながら走査して任意の指定位置の前記何着層
を熱的に蒸発させて単結晶基板面全露出させ、そのパタ
ーンに対応してその後のエピタキシャル成長プロセスで
非晶質または多結晶膜のマトリックス中に単結晶全成長
させることができる。
上記指定位置のバターニングとエビタ・ｔンヤル結晶成
長とは同一またはバルブ全弁した真空中ですべて完了す
ることができるので非常にｌｑ’を純かつ清浄なプロセ
スである。
長とは同一またはバルブ全弁した真空中ですべて完了す
ることができるので非常にｌｑ’を純かつ清浄なプロセ
スである。
まフト、′電子線や光は所望の線径に絞ることができ、
任意に走査が可能である。従って、ホトリングラフィの
＃ル合とは異なり、単結晶領域の最小幅は１００ＯＡ以
下も可能である。
任意に走査が可能である。従って、ホトリングラフィの
＃ル合とは異なり、単結晶領域の最小幅は１００ＯＡ以
下も可能である。
以下本発明の実施例を図面に基づいて説明する。
第１図は本発明の真空窓７１賃による選択エピタキシャ
ル納品成長・装置のＭｌｌ同図ある。ｌはイオンポンプ
およびチタンサブリメーションポンプ（図示せず）に％
）Ｙ６されている１ ０−１ｌＴｏｒ ｒ台に耕気可
能な超高真空容器である。２ａ、２ｂは８００℃まで昇
温可能な基板ホルダーである。３ａ、３ｂはそれらに固
定された基板を示す。基板ホルダーは４全中心に回転し
て方向金変えることができる。
ル納品成長・装置のＭｌｌ同図ある。ｌはイオンポンプ
およびチタンサブリメーションポンプ（図示せず）に％
）Ｙ６されている１ ０−１ｌＴｏｒ ｒ台に耕気可
能な超高真空容器である。２ａ、２ｂは８００℃まで昇
温可能な基板ホルダーである。３ａ、３ｂはそれらに固
定された基板を示す。基板ホルダーは４全中心に回転し
て方向金変えることができる。
すなわち、蒸着の際は■の位駈、電子線照射の際は■の
位置に回転し、固定される。５ａ、５ｂはクヌードセン
型蒸発源で１６００℃まで昇温可ｆ］！：である。６
ａ 、 ６１）は蒸発分子の／ζめのシャッターである
。
位置に回転し、固定される。５ａ、５ｂはクヌードセン
型蒸発源で１６００℃まで昇温可ｆ］！：である。６
ａ 、 ６１）は蒸発分子の／ζめのシャッターである
。
７は静電偏向電極全内蔵したＴｔＳ子銃で、それからの
電子線は基板表面の指定位）と℃を照射することができ
る。８ば・１餞子ｉ腺照射εＣよる蒸飯３ｂからの２次
電子を］峙出し、宙、子細照射部の位１ｉｆＩ：をｉｉ
；ｉりするだめの２次ｉ、Ｑ、子増倍）管である。以上
のような４ｉ＋Ｊ成の装置においてＣｒ ドープの半絶
縁１牛Ｇ ａ Ａ ５（００１）面の指定位＄ ＶＣＧ
ａ Ａ Ｓ膜のスＥ択エビタキシ−ｉ得る方法につい
て説明する。
電子線は基板表面の指定位）と℃を照射することができ
る。８ば・１餞子ｉ腺照射εＣよる蒸飯３ｂからの２次
電子を］峙出し、宙、子細照射部の位１ｉｆＩ：をｉｉ
；ｉりするだめの２次ｉ、Ｑ、子増倍）管である。以上
のような４ｉ＋Ｊ成の装置においてＣｒ ドープの半絶
縁１牛Ｇ ａ Ａ ５（００１）面の指定位＄ ＶＣＧ
ａ Ａ Ｓ膜のスＥ択エビタキシ−ｉ得る方法につい
て説明する。
第２図に示すように（’ｒがドープされた半絶縁１’４
ＥＧａＡｓ（ＯＯ１） ％板３’ｔ ＨｘＳＯ＋ ：
Ｈｉｎｔ ： Ｈ２０＝４：ｌ：ｌ溶液中で５０℃２分
間化学処理した後純水中で３０分間ボイルした。この純
水中でのボイルにより単結晶基板３の表面に非晶質ｔｄ
化膜３０が成長し、エリプソメーターによって」り定し
た結果膜厚は２００Ａであった。
ＥＧａＡｓ（ＯＯ１） ％板３’ｔ ＨｘＳＯ＋ ：
Ｈｉｎｔ ： Ｈ２０＝４：ｌ：ｌ溶液中で５０℃２分
間化学処理した後純水中で３０分間ボイルした。この純
水中でのボイルにより単結晶基板３の表面に非晶質ｔｄ
化膜３０が成長し、エリプソメーターによって」り定し
た結果膜厚は２００Ａであった。
このように非晶質膜の付着したＧａＡｓ基板は第１図に
示す基板ホルダー２ｂに取り付けられ、３ｂの状態とし
た。ここで、第３図ＶＣ示すように呈温で電子銃７から
電子線４０全照射しながら所定の位置を走査し、酸化膜
３０を蒸発させた。ここでＱａＡＳの酸化膜は真空中で
５３０℃付近の温度で簡単に蒸発する。その結果、Ｇａ
Ａｓ基板の断面図は第３図のようになった。用いた電子
線は６０Ａ径に絞られ、２５ＫＶ、／ｒ加速された。酸
化膜が十分蒸発し、単結晶基板３が露出しだか否かは超
高真空容器１１Ｃ取り付けられた反射型高速電子線回折
（ＲＨＥＥＤ）装＠（第１図では省略によって確認しだ
。
示す基板ホルダー２ｂに取り付けられ、３ｂの状態とし
た。ここで、第３図ＶＣ示すように呈温で電子銃７から
電子線４０全照射しながら所定の位置を走査し、酸化膜
３０を蒸発させた。ここでＱａＡＳの酸化膜は真空中で
５３０℃付近の温度で簡単に蒸発する。その結果、Ｇａ
Ａｓ基板の断面図は第３図のようになった。用いた電子
線は６０Ａ径に絞られ、２５ＫＶ、／ｒ加速された。酸
化膜が十分蒸発し、単結晶基板３が露出しだか否かは超
高真空容器１１Ｃ取り付けられた反射型高速電子線回折
（ＲＨＥＥＤ）装＠（第１図では省略によって確認しだ
。
次ｖｃ′！メミ仮’Ｑ３ａの状態とし、７００℃、２分
間加熱し、靭板のクリーニングを行に：９゜このとき上
程度残っている。
間加熱し、靭板のクリーニングを行に：９゜このとき上
程度残っている。
ここで、予めクヌードセン型蒸発１１Ｑ５ａにＧａ、５
ｂにＡｓがチャージされ、超高真空排気容器１は加熱・
脱ガス後１０’−” ’ｉ’ｏ ｒ ｒ台にわ１．気さ
れている。
ｂにＡｓがチャージされ、超高真空排気容器１は加熱・
脱ガス後１０’−” ’ｉ’ｏ ｒ ｒ台にわ１．気さ
れている。
基板温度は６３０℃に設定し、Ｇａ蒸発源５８を１１０
０℃、Ａｓ蒸発源５ｂを３３０℃にそれぞれ昇温し、温
度が女装した。らシャッター６ａ、６ｂ全ｉガｊさ各々
の蒸気を基板に照射し７ｊ６その結果、第４図に示すよ
うに単結晶基板３から直播成長した部分では単結晶Ｇａ
ＡＳ５１が成−１モし、非晶質【、グ化膜３０の上では
多結晶Ｇ３ＡＳ５０が成長した。
０℃、Ａｓ蒸発源５ｂを３３０℃にそれぞれ昇温し、温
度が女装した。らシャッター６ａ、６ｂ全ｉガｊさ各々
の蒸気を基板に照射し７ｊ６その結果、第４図に示すよ
うに単結晶基板３から直播成長した部分では単結晶Ｇａ
ＡＳ５１が成−１モし、非晶質【、グ化膜３０の上では
多結晶Ｇ３ＡＳ５０が成長した。
このとき、Ｊ成長時間は５時間で膜厚は５μｍであった
０ なお、酸化膜の厚さは、５０Ａ以下では基板クリーニン
グの際の熱処理で蒸発してしまうので好ましくなく、ま
た１００ＯＡ以上では電子線照射によって蒸発させるの
に長時間を要する。従って酸化膜の厚さは５０〜１００
ＯＡが適切である。
０ なお、酸化膜の厚さは、５０Ａ以下では基板クリーニン
グの際の熱処理で蒸発してしまうので好ましくなく、ま
た１００ＯＡ以上では電子線照射によって蒸発させるの
に長時間を要する。従って酸化膜の厚さは５０〜１００
ＯＡが適切である。
酸化膜の形成法としては上記方法の他に醒累ガス中での
高温脆化、酸素ガスのプラズマ中での数体および陽’ｌ
ＵＲ化のうちいずれでも良い。
高温脆化、酸素ガスのプラズマ中での数体および陽’ｌ
ＵＲ化のうちいずれでも良い。
以上の説明で本発明の特徴が明イ准になったように、本
発明によれば、同一装置内で指定位１ａのバターニング
および選択エピタキシー全完了することができ、電子線
の径を選ぶことによｐ高精度かつ清浄な選択エピタキシ
ーのプロセスが可能である。
発明によれば、同一装置内で指定位１ａのバターニング
および選択エピタキシー全完了することができ、電子線
の径を選ぶことによｐ高精度かつ清浄な選択エピタキシ
ーのプロセスが可能である。
尚上記実施例では電子線照射の例を挙げたが、細く絞っ
だ光腺、例えばレーザー２【とを用いても同様な効果が
得られる。まだ材料もＱａＡｓｆ−限定することなく、
他の■−■族化合物半導体、■−■族化合物半導体、■
族半導体およびそれらにドープされた半導体でも同様に
有効である。単結晶基板に付着する層をここでは酸化物
の例を挙げたがその上に成長する半導体膜が非晶質また
は多結晶体となる一般の非晶ｐ′１．多結晶膜は有効で
ある。
だ光腺、例えばレーザー２【とを用いても同様な効果が
得られる。まだ材料もＱａＡｓｆ−限定することなく、
他の■−■族化合物半導体、■−■族化合物半導体、■
族半導体およびそれらにドープされた半導体でも同様に
有効である。単結晶基板に付着する層をここでは酸化物
の例を挙げたがその上に成長する半導体膜が非晶質また
は多結晶体となる一般の非晶ｐ′１．多結晶膜は有効で
ある。
また、単結晶基板の上の付着層が単結晶膜であってもそ
の上に成長する半導体１μのエピタキシャル温度が単結
晶基板に対するそれより十分高い」ね合には有効である
。
の上に成長する半導体１μのエピタキシャル温度が単結
晶基板に対するそれより十分高い」ね合には有効である
。
第１し：ｌは本発明の一実施例の結晶成長のだめの超高
真空容器の構成図、第２図〜第４図は本発明による選択
エピタキシーの工程’（Ｌ−８５１明するだめの基板の
断面図１である。 １・・・超高真空排気容器、２ａ、２ｂ・・・基板ホル
ダー、３．３ａ、３ｂ・・・基板、４・・弓（板ホルダ
ーの位置選択のだめの回転中心、５ａ 、５ｂ・・・蒸
発！４ミ、６ａ、６ｂ・・・シャッター、７・・・１；
τ、子も；、８・・・２次電子の検出器、３０・・・酸
化膜、４０・・・電子貌、５０・・・多結晶）漢、５１
・・・羊結晶服。
真空容器の構成図、第２図〜第４図は本発明による選択
エピタキシーの工程’（Ｌ−８５１明するだめの基板の
断面図１である。 １・・・超高真空排気容器、２ａ、２ｂ・・・基板ホル
ダー、３．３ａ、３ｂ・・・基板、４・・弓（板ホルダ
ーの位置選択のだめの回転中心、５ａ 、５ｂ・・・蒸
発！４ミ、６ａ、６ｂ・・・シャッター、７・・・１；
τ、子も；、８・・・２次電子の検出器、３０・・・酸
化膜、４０・・・電子貌、５０・・・多結晶）漢、５１
・・・羊結晶服。
Claims (2)
- （１）第１の半導体単結晶基板の上に第２の層を付着し
、指定位置の第２の層を局部的に加熱蒸発させ、第１の
基板面を露出させた後、直ちに第３の半導体を第１の基
板に対するエピタキシャル温度以上で真空蒸着すること
によυ、第１の単結晶基板が露出した部分にのみ第３の
半導体からなる単結晶全成長させ、その他の部分には非
晶質または多結晶全成長させることを特徴とする７パ択
エピタキシヤル結晶成長法。 - （２）基板上の指定位置を局部的に加熱する手段として
電子線または光照射を用いることを特徴とする特許請求
の範囲第１項記載の選択エピタキシャル結晶成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12150183A JPS6014428A (ja) | 1983-07-06 | 1983-07-06 | 選択エピタキシヤル結晶成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12150183A JPS6014428A (ja) | 1983-07-06 | 1983-07-06 | 選択エピタキシヤル結晶成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014428A true JPS6014428A (ja) | 1985-01-25 |
Family
ID=14812743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12150183A Pending JPS6014428A (ja) | 1983-07-06 | 1983-07-06 | 選択エピタキシヤル結晶成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222093A (ja) * | 1987-03-11 | 1988-09-14 | Nec Corp | 化合物半導体の分子線エピタキシ法 |
-
1983
- 1983-07-06 JP JP12150183A patent/JPS6014428A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222093A (ja) * | 1987-03-11 | 1988-09-14 | Nec Corp | 化合物半導体の分子線エピタキシ法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5098850A (en) | Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them | |
| US4941942A (en) | Method of manufacturing a mask support of sic for x-ray lithography masks | |
| JP2000119096A (ja) | シリコン上にアルカリ土類金属シリサイドを形成する方法 | |
| JPS5814644B2 (ja) | ヒカリデンソウロノセイゾウホウホウ | |
| US5122223A (en) | Graphoepitaxy using energy beams | |
| JPS6014428A (ja) | 選択エピタキシヤル結晶成長法 | |
| JP3351477B2 (ja) | 固体レーザー結晶薄膜作成方法および固体レーザー結晶薄膜作成装置 | |
| JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
| JPS623089A (ja) | 半導体製造装置 | |
| JPS6014429A (ja) | 選択エピタキシヤル結晶成長法 | |
| JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
| JPS6014430A (ja) | 選択エピタキシヤル結晶成長法 | |
| Fathy et al. | TEM study of ion beam mixed nickel silicides formed on SiC at different implant temperatures | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JP3163773B2 (ja) | 薄膜製造方法 | |
| JP2002020199A (ja) | ルチル型酸化チタン単結晶薄膜の作製法 | |
| JPS6014425A (ja) | 半導体薄膜形成装置 | |
| JPS5923104B2 (ja) | 軟ｘ線露光用マスクの製造方法 | |
| JPH0127999B2 (ja) | ||
| JPH04337445A (ja) | 検鏡用試料作製法 | |
| JPS62211929A (ja) | 真空蒸着方式エピタキシヤル成長法とその装置 | |
| JPS6235512A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS60210835A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPS6014426A (ja) | 半導体薄膜形成装置 | |
| JPS63282190A (ja) | 分子線結晶成長装置 |