JPH02180793A - 薄膜製造方法 - Google Patents
薄膜製造方法Info
- Publication number
- JPH02180793A JPH02180793A JP33245288A JP33245288A JPH02180793A JP H02180793 A JPH02180793 A JP H02180793A JP 33245288 A JP33245288 A JP 33245288A JP 33245288 A JP33245288 A JP 33245288A JP H02180793 A JPH02180793 A JP H02180793A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- ions
- electric field
- accelerated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 150000002500 ions Chemical class 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims abstract description 23
- 239000002245 particle Substances 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 230000005684 electric field Effects 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 16
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 230000001133 acceleration Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、基板上にGaAs等の薄膜を形成する方法に
関する。
関する。
〈従来の技術〉
イオンビーム蒸着法で、GaAs基板上にGaAs薄膜
を形成する場合の製造手順を、以下に説明する。
を形成する場合の製造手順を、以下に説明する。
GaAs基板を真空槽内に入れ、ますはGaAs基板を
800〜900℃でIO分〜1時間加熱して基板表面の
サーマルクリーニングを行なう。これは、前処理工程に
おいて、基板表面に形成された酸化膜あるいは吸着した
汚染物質を取り除くために行われ、そしてこのクリーニ
ングが終了した後、基板表面にGaおよびAsそれぞれ
のイオンを所定エネルギに加速して照射することによっ
て、その基板表面上にGaAs薄膜を成長させる。
800〜900℃でIO分〜1時間加熱して基板表面の
サーマルクリーニングを行なう。これは、前処理工程に
おいて、基板表面に形成された酸化膜あるいは吸着した
汚染物質を取り除くために行われ、そしてこのクリーニ
ングが終了した後、基板表面にGaおよびAsそれぞれ
のイオンを所定エネルギに加速して照射することによっ
て、その基板表面上にGaAs薄膜を成長させる。
また、Si基板上にGaAs基板膜をエピタキシャル成
長させる場合には、従来、MBE法による2段階成長法
等が採用されている。その製造手順を、以下に説明する
。
長させる場合には、従来、MBE法による2段階成長法
等が採用されている。その製造手順を、以下に説明する
。
まず、先の手順と同様に、Si基板を800〜900℃
で1時間程度加熱してサーマルクリーニングを施し、次
いで、基板の温度を約400℃程度に設定し、この状態
で基板表面にGaおよびAsそれぞれの分子線を照射し
て、アモルファスもしくはある程度結晶化したバッファ
層を積層した後、基板の温度を500〜700℃に設定
し、この状態で基板表面にGaおよびAsそれぞれの分
子線を照射して、バッファ層上にGaAs1膜をエピタ
キシャル成長させる。
で1時間程度加熱してサーマルクリーニングを施し、次
いで、基板の温度を約400℃程度に設定し、この状態
で基板表面にGaおよびAsそれぞれの分子線を照射し
て、アモルファスもしくはある程度結晶化したバッファ
層を積層した後、基板の温度を500〜700℃に設定
し、この状態で基板表面にGaおよびAsそれぞれの分
子線を照射して、バッファ層上にGaAs1膜をエピタ
キシャル成長させる。
〈発明が解決しようとする課題〉
ところで、上述の従来の手順によれば、いずれも、薄膜
製造過程において基板の温度を変化させるため、基板に
そり、転位の成長等の劣化が生じる虞れがあった。
製造過程において基板の温度を変化させるため、基板に
そり、転位の成長等の劣化が生じる虞れがあった。
本発明の目的は、基板の劣化等を招くことなく、所望の
薄膜を製造することのできる方法を提供することにある
。
薄膜を製造することのできる方法を提供することにある
。
〈課題を解決するための手段〉
本発明の薄膜製造方法は、一種もしくは複数種の蒸着材
料を真空雰囲中で加熱することにより蒸発させ、その蒸
発粒子それぞれを、イオン化し、所定強さの電場で加速
して基板表面に照射することによって、その基板表面上
に薄膜を形成する方法において、薄膜を形成すべき基板
表面に、真空雰囲中で薄膜を形成する蒸着材料のうち少
な(とも一種の材料の蒸発粒子のイオンを、成膜時とは
異なる強さの電場で加速して照射した後、成膜を行なう
ことを特徴としている。
料を真空雰囲中で加熱することにより蒸発させ、その蒸
発粒子それぞれを、イオン化し、所定強さの電場で加速
して基板表面に照射することによって、その基板表面上
に薄膜を形成する方法において、薄膜を形成すべき基板
表面に、真空雰囲中で薄膜を形成する蒸着材料のうち少
な(とも一種の材料の蒸発粒子のイオンを、成膜時とは
異なる強さの電場で加速して照射した後、成膜を行なう
ことを特徴としている。
〈作用〉
一般に、基板表面に数kV程度の加速電圧で加速1.7
たイオンを照射すると、その基板の表面層はイオンによ
ってスパンクリングされることが知られている。従って
、蒸発粒子イオンの加速電場の強さ、つまり加速電圧を
数kV程度に設定すれば、基板の温度に関係なく、基板
表面上の酸化膜等を蒸発粒子イオンによるスパッタクリ
ーニングにより除去することが可能になる。
たイオンを照射すると、その基板の表面層はイオンによ
ってスパンクリングされることが知られている。従って
、蒸発粒子イオンの加速電場の強さ、つまり加速電圧を
数kV程度に設定すれば、基板の温度に関係なく、基板
表面上の酸化膜等を蒸発粒子イオンによるスパッタクリ
ーニングにより除去することが可能になる。
また、ある一定温度の基板においては、薄膜がエピタキ
シャル成長するか否かは、蒸発粒子が基板に衝突すると
きのエネルギの大きさに左右されることが知られている
。すなわち、衝突時のエネルギが小さいと、得られる膜
はアモルファスとなる。従って、加速電圧を、エピタキ
シャル薄膜を成長させるのに適した値よりも低い値に設
定すれば、基板の温度を変化させることなく、基板表面
上にアモルファスもしくはある程度結晶化した層を積層
することが可能になる。
シャル成長するか否かは、蒸発粒子が基板に衝突すると
きのエネルギの大きさに左右されることが知られている
。すなわち、衝突時のエネルギが小さいと、得られる膜
はアモルファスとなる。従って、加速電圧を、エピタキ
シャル薄膜を成長させるのに適した値よりも低い値に設
定すれば、基板の温度を変化させることなく、基板表面
上にアモルファスもしくはある程度結晶化した層を積層
することが可能になる。
〈実施例〉
本発明の実施例を、以下、図面に基づいて説明する。
図面は、本発明方法の実施に使用する薄膜製造装置の概
略構成図である。
略構成図である。
真空槽(図示せず)内に二つのイオンfpGaイオン源
1およびAsイオン源2が配設されている。
1およびAsイオン源2が配設されている。
その各イオン源1,2はそれぞれ蒸気発生部11゜21
およびイオン化部12.22によって構成されており、
その各出力イオンは、ともに同一の基板Sに到達するよ
う構成されている。
およびイオン化部12.22によって構成されており、
その各出力イオンは、ともに同一の基板Sに到達するよ
う構成されている。
各イオン源1および2の上方には、それぞれ加速電極1
3および23が配設されている。各加速電極13.23
と基板Sとの間には、それぞれシャッタ14および24
が配設されており、この各シャッタ14.24の操作に
より各イオン源1.2からのイオンの基板Sへの進行を
選択的に遮断できるようになっている。
3および23が配設されている。各加速電極13.23
と基板Sとの間には、それぞれシャッタ14および24
が配設されており、この各シャッタ14.24の操作に
より各イオン源1.2からのイオンの基板Sへの進行を
選択的に遮断できるようになっている。
蒸気発生部11.21は、蒸着材料GaまたはAsを収
容したるつぼと、その側方周辺を囲ってなる加熱用フィ
ラメント等を備え、るつぼを加熱用フィラメントにより
加熱することによって内部の蒸着材料を蒸気化するよう
構成されている。
容したるつぼと、その側方周辺を囲ってなる加熱用フィ
ラメント等を備え、るつぼを加熱用フィラメントにより
加熱することによって内部の蒸着材料を蒸気化するよう
構成されている。
イオン化部12.22はイオン化フィラメントおよびグ
リッド等を備え、イオン化フィラメントが発生する熱電
子をグリッドにより蒸気発生部11゜21からの蒸気へ
と引き寄せ衝突させることによって、半の蒸気を陽イオ
ン化するよう構成されている。
リッド等を備え、イオン化フィラメントが発生する熱電
子をグリッドにより蒸気発生部11゜21からの蒸気へ
と引き寄せ衝突させることによって、半の蒸気を陽イオ
ン化するよう構成されている。
基板Sおよび加速電極13.23は接地電位に置かれて
いる。また、各加速電極13.23と各イオン源1,2
との間には、それぞれ可変直流電源15および25が設
けられており、イオン源1゜2が正電位になるよう、両
者間にそれぞれ任意の大きさの電位差を付与することが
できる。そして、この電位差によって形成される電場に
よって、イオン化部12.22において陽イオン化され
た蒸気は、それぞれ加速されて基板S表面に衝突する。
いる。また、各加速電極13.23と各イオン源1,2
との間には、それぞれ可変直流電源15および25が設
けられており、イオン源1゜2が正電位になるよう、両
者間にそれぞれ任意の大きさの電位差を付与することが
できる。そして、この電位差によって形成される電場に
よって、イオン化部12.22において陽イオン化され
た蒸気は、それぞれ加速されて基板S表面に衝突する。
なお、基板Sは、例えば加熱器および熱電対等を備えた
ホルダ(図示せず)によって、真空槽内の所定位置に保
持されるとともに、所定温度、例えば500〜700℃
程度の温度に維持される。
ホルダ(図示せず)によって、真空槽内の所定位置に保
持されるとともに、所定温度、例えば500〜700℃
程度の温度に維持される。
以上説明した装置を使用して、GaAs基板上にGaA
s薄膜を形成する場合の手順を説明する。
s薄膜を形成する場合の手順を説明する。
まず、基板Sの温度を500〜700℃程度の成膜に適
した温度に保ち、かつ、Gaイオン源1およびAsイオ
ン源2をともに駆動した状態で、Asイオン源2例のシ
ャッタ24だけを開き、基板S表面に加速されたAsイ
オンを照射する。このときのAsイオンの加速電圧は数
kV程度とする。これにより、基板Sの表面はAsイオ
ンによってスパッタされ、数分間のAsイオン照射で基
板Sの表面層は100人程度エツチングされる。このエ
ツチングにより、基板Sの表面には、原子層レベルの平
滑な面が現れ、前工程において基板S表面に付着した酸
化膜等は充分に洗浄されたことになる。
した温度に保ち、かつ、Gaイオン源1およびAsイオ
ン源2をともに駆動した状態で、Asイオン源2例のシ
ャッタ24だけを開き、基板S表面に加速されたAsイ
オンを照射する。このときのAsイオンの加速電圧は数
kV程度とする。これにより、基板Sの表面はAsイオ
ンによってスパッタされ、数分間のAsイオン照射で基
板Sの表面層は100人程度エツチングされる。このエ
ツチングにより、基板Sの表面には、原子層レベルの平
滑な面が現れ、前工程において基板S表面に付着した酸
化膜等は充分に洗浄されたことになる。
以上の洗浄工程が終了した後、各イオン源1.2の加速
電圧を、それぞれ通常の成膜時の所定値に設定し、さら
にGaイオン源1側のシャッタ14を開いて、基板S表
面にGaおよびAsイオンを加速して照射し、基板S表
面上にGaAs薄膜を形成する。
電圧を、それぞれ通常の成膜時の所定値に設定し、さら
にGaイオン源1側のシャッタ14を開いて、基板S表
面にGaおよびAsイオンを加速して照射し、基板S表
面上にGaAs薄膜を形成する。
ここで、成膜時のGaおよびAsイオンの加速電圧は、
各イオンが基板表面をマイグレートしたり、また、基板
表面の一部をスパッタし得る程度のエネルギになるよう
に、適宜に設定する。なお、成膜時におけるAsイオン
の基板への衝突エネルギは、当然のことながら基板エツ
チング時のエネルギよりも小さく、従って、成膜時のA
sイオンの加速電圧は、基板洗浄時の加速電圧よりも低
いイ直になる。
各イオンが基板表面をマイグレートしたり、また、基板
表面の一部をスパッタし得る程度のエネルギになるよう
に、適宜に設定する。なお、成膜時におけるAsイオン
の基板への衝突エネルギは、当然のことながら基板エツ
チング時のエネルギよりも小さく、従って、成膜時のA
sイオンの加速電圧は、基板洗浄時の加速電圧よりも低
いイ直になる。
次に、先の実施例と同じ装置を使用して、Si基板上に
GaAs薄膜をエピタキシャル成長させる場合の手順を
説明する。
GaAs薄膜をエピタキシャル成長させる場合の手順を
説明する。
まず、基板Sを500〜700℃程度の成膜に適した温
度に保ち、かつ、Gaイオン源1およびAsイオン源2
をともに駆動した状態で、先の手順と同様に、Asイオ
ン源源側側シャッタ24だけを開き、基板S表面に数k
Vの加速電圧で加速されたAsイオンを照射して、基板
S表面の洗浄を行なう。
度に保ち、かつ、Gaイオン源1およびAsイオン源2
をともに駆動した状態で、先の手順と同様に、Asイオ
ン源源側側シャッタ24だけを開き、基板S表面に数k
Vの加速電圧で加速されたAsイオンを照射して、基板
S表面の洗浄を行なう。
次いで、Gaイオン源1およびAsイオン源2の加速電
圧を、それぞれ1kV以下に設定し、さらにGaイオン
源1側のシャッタ14を開いて、基板S表面にGaおよ
びAsイオンを照射する。
圧を、それぞれ1kV以下に設定し、さらにGaイオン
源1側のシャッタ14を開いて、基板S表面にGaおよ
びAsイオンを照射する。
このときの各イオンの基板Sへの衝突エネルギは小さく
、基板S表面上には、アモルファスもしくはある程度結
晶化した層、つまりGaAsバッファ層が積層されるこ
とになる。
、基板S表面上には、アモルファスもしくはある程度結
晶化した層、つまりGaAsバッファ層が積層されるこ
とになる。
次いで、Gaイオン源1およびAsイオン源2の加速電
圧を、それぞれ、先のバッファ層を積層した際の加速電
圧よりも高い値、つまり、GaAs薄膜をエピタキシャ
ル成長させるのに適した値に設定し、この状態で、基板
S表面にGaおよびAsイオンを照射することによって
、基板S表面上のバッファ層上にGaAs1膜をエピタ
キシャル成長させる。
圧を、それぞれ、先のバッファ層を積層した際の加速電
圧よりも高い値、つまり、GaAs薄膜をエピタキシャ
ル成長させるのに適した値に設定し、この状態で、基板
S表面にGaおよびAsイオンを照射することによって
、基板S表面上のバッファ層上にGaAs1膜をエピタ
キシャル成長させる。
なお、この手順においても、GaAs1膜をエピタキシ
ャル成長させる際のAsイオンの加速電圧は、基板洗浄
時の加速電圧よりも低い値になることは言うまでもない
。
ャル成長させる際のAsイオンの加速電圧は、基板洗浄
時の加速電圧よりも低い値になることは言うまでもない
。
以上はGaAs薄膜形成に本発明を適用した例について
説明したが、本発明は、例えばSi薄膜等、他の材料の
薄膜形成にも適用可能である。
説明したが、本発明は、例えばSi薄膜等、他の材料の
薄膜形成にも適用可能である。
〈発明の効果〉
以上説明したように、本発明によれば、基板表面に、真
空雰囲中で薄膜を形成する材料の蒸発粒子イオンを、成
膜時よりも強い電場もしくは弱い電場で加速して照射し
た後、成膜を行なうので、基板の温度を変化させること
なく、基板表面に付着した酸化物等の除去、バッファ層
の積層等を行なうことができ、これにより、基板の品質
を劣化させることなく所望の薄膜を形成することが可能
になる。
空雰囲中で薄膜を形成する材料の蒸発粒子イオンを、成
膜時よりも強い電場もしくは弱い電場で加速して照射し
た後、成膜を行なうので、基板の温度を変化させること
なく、基板表面に付着した酸化物等の除去、バッファ層
の積層等を行なうことができ、これにより、基板の品質
を劣化させることなく所望の薄膜を形成することが可能
になる。
さらに、基板温度を高温、例えば700℃以上に保つ必
要がなく、基板ホルダ等における基板の加熱容量を従来
に比して軽減できるという効果もある。
要がなく、基板ホルダ等における基板の加熱容量を従来
に比して軽減できるという効果もある。
図面は、本発明方法の実施に使用する装置の概略構成図
である。 1・・・Gaイオン源 2・・・Asイオン源 11.21・・・蒸気発生部 12.22・・・イオン化部 13.23・・・加速電極 S・・・基板
である。 1・・・Gaイオン源 2・・・Asイオン源 11.21・・・蒸気発生部 12.22・・・イオン化部 13.23・・・加速電極 S・・・基板
Claims (1)
- 一種もしくは複数種の蒸着材料を、真空雰囲中で加熱
することにより蒸発させ、その蒸発粒子それぞれを、イ
オン化し、所定強さの電場で加速して基板表面に照射す
ることによって、その基板表面上に薄膜を形成する方法
において、薄膜を形成すべき基板表面に、真空雰囲中で
上記蒸着材料のうち少なくとも一種の材料の蒸発粒子の
イオンを、成膜時とは異なる強さの電場で加速して照射
した後、成膜を行なうことを特徴とする、薄膜製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33245288A JPH068240B2 (ja) | 1988-12-28 | 1988-12-28 | 薄膜製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33245288A JPH068240B2 (ja) | 1988-12-28 | 1988-12-28 | 薄膜製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02180793A true JPH02180793A (ja) | 1990-07-13 |
JPH068240B2 JPH068240B2 (ja) | 1994-02-02 |
Family
ID=18255141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33245288A Expired - Lifetime JPH068240B2 (ja) | 1988-12-28 | 1988-12-28 | 薄膜製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH068240B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3023649U (ja) * | 1995-10-09 | 1996-04-23 | 槌谷印刷株式会社 | ダイレクトメール用封書 |
JP3035141U (ja) * | 1996-08-27 | 1997-03-11 | 株式会社東京セロレーベル | 封 筒 |
-
1988
- 1988-12-28 JP JP33245288A patent/JPH068240B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH068240B2 (ja) | 1994-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02180793A (ja) | 薄膜製造方法 | |
JP3503787B2 (ja) | 薄膜の形成方法 | |
JP2712687B2 (ja) | 薄膜製造方法 | |
JPH0319218A (ja) | Soi基板の作成方法及び作成装置 | |
JP2696987B2 (ja) | 薄膜製造方法 | |
JP2985472B2 (ja) | シリコン膜の形成方法 | |
JPH05320868A (ja) | アルミニウム膜の結晶配向制御方法 | |
JP3163773B2 (ja) | 薄膜製造方法 | |
JPH05166726A (ja) | 化合物薄膜の製造方法 | |
JPS5994412A (ja) | 半導体素子の製造方法 | |
JPS6091625A (ja) | 薄膜の形成方法 | |
JPH03205394A (ja) | 薄膜製造方法 | |
JP3291149B2 (ja) | 結晶質薄膜の製造方法 | |
JP3227768B2 (ja) | 銅薄膜の結晶配向制御方法 | |
JPH03205393A (ja) | 薄膜製造方法 | |
JPH05275048A (ja) | 酸素イオン注入装置 | |
JP2003092263A (ja) | 炭化珪素薄膜の製造方法 | |
EP0435639A2 (en) | Method of thin film formation | |
JPS63282192A (ja) | 分子線エピタキシー装置 | |
JPH05166727A (ja) | 化合物薄膜の製造方法 | |
JPH0469809B2 (ja) | ||
Gotoh et al. | SEM observation of nucleation and growth of Ag crystallites on graphite substrate | |
JPH07172983A (ja) | 結晶質薄膜の形成方法およびその装置 | |
JPS6230315A (ja) | 電子銃装置 | |
JPS6047238B2 (ja) | 結晶成長法 |