JP3160962B2 - 通信システムの二重化系切換方式 - Google Patents
通信システムの二重化系切換方式Info
- Publication number
- JP3160962B2 JP3160962B2 JP28278091A JP28278091A JP3160962B2 JP 3160962 B2 JP3160962 B2 JP 3160962B2 JP 28278091 A JP28278091 A JP 28278091A JP 28278091 A JP28278091 A JP 28278091A JP 3160962 B2 JP3160962 B2 JP 3160962B2
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- alarm signal
- signal
- switching
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B26/00—Alarm systems in which substations are interrogated in succession by a central station
Landscapes
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は通信システムの二重化系
切換方式に関し、更に詳しくは系の異常を検出して二重
化系を切り換える通信システムの二重化系切換方式に関
する。今日、通信システムでは信号を多重・分離した高
速及び低速部の各所において現用及び予備の二重化系を
採用しており、系の異常を検出した時は速やかに二重化
系を切り換えることで通信システムの稼働率を高めてい
る。従って、かかる通信システムでは異常が発生した系
の部分を的確に切り分け、真に異常が発生した系の部分
のみを切り換えることが要望される。
切換方式に関し、更に詳しくは系の異常を検出して二重
化系を切り換える通信システムの二重化系切換方式に関
する。今日、通信システムでは信号を多重・分離した高
速及び低速部の各所において現用及び予備の二重化系を
採用しており、系の異常を検出した時は速やかに二重化
系を切り換えることで通信システムの稼働率を高めてい
る。従って、かかる通信システムでは異常が発生した系
の部分を的確に切り分け、真に異常が発生した系の部分
のみを切り換えることが要望される。
【０００２】
【従来の技術】図１０は従来の通信システム、例えばＳ
ＯＮＥＴ（Synchronous Optical NETwork ）システムの
ブロック図であり、この例は１＋１タイプの二重化系切
換方式を示している。図において、ＴＸはトランスミッ
タ、ＲＳは中継器、ＲＸはレシーバ、Ｍは伝送信号につ
いてのアラーム検出部、ＳＷは回線の切換部、ＳＣはＳ
Ｗの切換制御部、ＭＵＸはマルチプレクサ、ＤＭＵＸは
ディマルチプレクサである。
ＯＮＥＴ（Synchronous Optical NETwork ）システムの
ブロック図であり、この例は１＋１タイプの二重化系切
換方式を示している。図において、ＴＸはトランスミッ
タ、ＲＳは中継器、ＲＸはレシーバ、Ｍは伝送信号につ
いてのアラーム検出部、ＳＷは回線の切換部、ＳＣはＳ
Ｗの切換制御部、ＭＵＸはマルチプレクサ、ＤＭＵＸは
ディマルチプレクサである。
【０００３】ＳＯＮＥＴシステムは高速の共通部と低速
のチャネル部ＣＨとに分かれており、各部の故障に備え
て二重化系の冗長構成をとっている。そして、高速部の
ＴＸ−ＲＳ及びＲＳ−ＲＸの区間をセクション（Sectio
n ）、ＭＵＸ−ＤＭＵＸの区間をライン（Line）及び低
速部のＣＨ−ＣＨの区間をパス（Path）と呼び、各区間
における障害有無の検出は夫々特定のパリティー検査用
情報を検査することで行っている。
のチャネル部ＣＨとに分かれており、各部の故障に備え
て二重化系の冗長構成をとっている。そして、高速部の
ＴＸ−ＲＳ及びＲＳ−ＲＸの区間をセクション（Sectio
n ）、ＭＵＸ−ＤＭＵＸの区間をライン（Line）及び低
速部のＣＨ−ＣＨの区間をパス（Path）と呼び、各区間
における障害有無の検出は夫々特定のパリティー検査用
情報を検査することで行っている。
【０００４】図１１はＳＯＮＥＴのＳＴＳ−１フレーム
構成を示す図で、図において１００はＳＴＳ−１の１フ
レーム、１０１は９行×３バイト分のオーバーヘッド
部、１０１ａはその内のセクションオーバーヘッド、１
０１ｂは同ラインオーバーヘッド、１０２は９行×８７
バイト分のペイロード（情報伝送）部、１０２ａはその
中に設けられたパスオーバーヘッドである。
構成を示す図で、図において１００はＳＴＳ−１の１フ
レーム、１０１は９行×３バイト分のオーバーヘッド
部、１０１ａはその内のセクションオーバーヘッド、１
０１ｂは同ラインオーバーヘッド、１０２は９行×８７
バイト分のペイロード（情報伝送）部、１０２ａはその
中に設けられたパスオーバーヘッドである。
【０００５】セクションオーバーヘッド１０１ａにはフ
レーム同期用のバイト情報Ａ１，Ａ２及びパリティー検
査用のバイト情報Ｂ１があり、図１０のセクションＳに
係る部分ではＡ１，Ａ２の異常からフレーム同期外れ、
かつＢ１の異常からＴＸ−ＲＸ間のビットエラーレート
を検出している。またラインオーバーヘッド１０１ｂに
はパリティー検査用のバイト情報Ｂ２があり、同ライン
Ｌに係る部分ではＢ２の異常からＭＵＸ−ＤＭＵＸ間
（但し、セクションＳを除く）のビットエラーレートを
検出している。更にまたパスオーバーヘッド１０２ａに
はパリティー検査用のバイト情報Ｂ３があり、同パスＰ
に係る部分ではＢ３の異常からＣＨ−ＣＨ間（但し、ラ
インＬを除く）のビットエラーレートを検出している。
このように、ＳＯＮＥＴシステムではパリティー検査に
も階層構造があるので、例えばセクションＳに係る部分
ではラインＬ又はパスＰで発生した障害には感知しない
ことになる。
レーム同期用のバイト情報Ａ１，Ａ２及びパリティー検
査用のバイト情報Ｂ１があり、図１０のセクションＳに
係る部分ではＡ１，Ａ２の異常からフレーム同期外れ、
かつＢ１の異常からＴＸ−ＲＸ間のビットエラーレート
を検出している。またラインオーバーヘッド１０１ｂに
はパリティー検査用のバイト情報Ｂ２があり、同ライン
Ｌに係る部分ではＢ２の異常からＭＵＸ−ＤＭＵＸ間
（但し、セクションＳを除く）のビットエラーレートを
検出している。更にまたパスオーバーヘッド１０２ａに
はパリティー検査用のバイト情報Ｂ３があり、同パスＰ
に係る部分ではＢ３の異常からＣＨ−ＣＨ間（但し、ラ
インＬを除く）のビットエラーレートを検出している。
このように、ＳＯＮＥＴシステムではパリティー検査に
も階層構造があるので、例えばセクションＳに係る部分
ではラインＬ又はパスＰで発生した障害には感知しない
ことになる。
【０００６】そこで、図１０に戻り、例えば出力側のＣ
Ｈ1 に着目する。ＴＸ２１ａ，２１ｂは夫々同一の伝送
信号をＲＸ２３ａ，２３ｂに送っており、この状態で、
Ｍ２４ａはＲＸ２３ａの受信信号について例えばビット
エラーレートが所定値を超えた等のアラーム状態を検出
するとアラーム信号ＡＬ1を出力し、同様にしてＭ２４
ｂはＲＸ２３ｂの受信信号についてのアラーム状態を検
出するとアラーム信号ＡＬ2 を出力する。そして、今、
ＲＸ２３ａが現用系とすると、ＳＣ２５は、例えばＭ２
４ａからアラーム信号ＡＬ1 を受け取り、かつＭ２４ｂ
からはアラーム信号ＡＬ2 を受け取らない場合は、これ
は単なるＴＸ２１ａ−ＲＸ２３ａ間のみの障害と判断で
きるから、ＳＷ２６をａ側からｂ側に適正に切り換える
ことができる。ＲＸ２３ｂが現用系の場合も同様であ
る。
Ｈ1 に着目する。ＴＸ２１ａ，２１ｂは夫々同一の伝送
信号をＲＸ２３ａ，２３ｂに送っており、この状態で、
Ｍ２４ａはＲＸ２３ａの受信信号について例えばビット
エラーレートが所定値を超えた等のアラーム状態を検出
するとアラーム信号ＡＬ1を出力し、同様にしてＭ２４
ｂはＲＸ２３ｂの受信信号についてのアラーム状態を検
出するとアラーム信号ＡＬ2 を出力する。そして、今、
ＲＸ２３ａが現用系とすると、ＳＣ２５は、例えばＭ２
４ａからアラーム信号ＡＬ1 を受け取り、かつＭ２４ｂ
からはアラーム信号ＡＬ2 を受け取らない場合は、これ
は単なるＴＸ２１ａ−ＲＸ２３ａ間のみの障害と判断で
きるから、ＳＷ２６をａ側からｂ側に適正に切り換える
ことができる。ＲＸ２３ｂが現用系の場合も同様であ
る。
【０００７】しかるに、もしＤＭＵＸ４１ａの出力ポー
トで障害が発生したような場合には、ＳＣ４５の側で
はＭ４２ａからアラーム信号ＡＬ1 を受け取り、かつＭ
４２ｂからはアラーム信号ＡＬ2 を受け取らないことで
ＳＷ４６をａ側からｂ側に適正に切り換えることができ
るが、しかし、通常このような障害の発生から切換動作
が完了するまでの間にはかなりの量の劣化した伝送信号
がそのままチャネル部の側にも流れてしまうので、この
ためにチャネル部のＭ２４ａ，２４ｂにおいては、アラ
ーム信号ＡＬ1 及びＡＬ2 を略同時に、かつ所定の間隔
で何度も発生してしまうことになる。
トで障害が発生したような場合には、ＳＣ４５の側で
はＭ４２ａからアラーム信号ＡＬ1 を受け取り、かつＭ
４２ｂからはアラーム信号ＡＬ2 を受け取らないことで
ＳＷ４６をａ側からｂ側に適正に切り換えることができ
るが、しかし、通常このような障害の発生から切換動作
が完了するまでの間にはかなりの量の劣化した伝送信号
がそのままチャネル部の側にも流れてしまうので、この
ためにチャネル部のＭ２４ａ，２４ｂにおいては、アラ
ーム信号ＡＬ1 及びＡＬ2 を略同時に、かつ所定の間隔
で何度も発生してしまうことになる。
【０００８】このような場合に、従来のＳＣ２５は、ま
ず現用系であるＭ２４ａのアラーム信号ＡＬ1 を受け付
けてＳＷ２６をａ側からｂ側に切り換え、しかる後に現
用系となったＭ２４ｂのアラーム信号ＡＬ2 を受け付け
て再びＳＷ２６をｂ側からａ側に切り換える、というよ
うな切換制御を頻繁に行っていた。更にまた、例えば高
速部のＴＸ１１ａ−ＲＸ１３ａ間で障害が発生したよう
な場合には、ＳＣ１５の側では現用系から予備系に適正
に切り換えることができるが、その際にＴＸ１１ａ−Ｒ
Ｘ１３ａ間で劣化した伝送信号はそのままＤＭＵＸ４１
ａ，４１ｂの各出力ポート〜に分配されてしまうの
で、下流のＳＣ４５及び低速チャネル部のＳＣ２５，３
５の側では上記のような煩雑な切換制御を頻繁に行って
いた。
ず現用系であるＭ２４ａのアラーム信号ＡＬ1 を受け付
けてＳＷ２６をａ側からｂ側に切り換え、しかる後に現
用系となったＭ２４ｂのアラーム信号ＡＬ2 を受け付け
て再びＳＷ２６をｂ側からａ側に切り換える、というよ
うな切換制御を頻繁に行っていた。更にまた、例えば高
速部のＴＸ１１ａ−ＲＸ１３ａ間で障害が発生したよう
な場合には、ＳＣ１５の側では現用系から予備系に適正
に切り換えることができるが、その際にＴＸ１１ａ−Ｒ
Ｘ１３ａ間で劣化した伝送信号はそのままＤＭＵＸ４１
ａ，４１ｂの各出力ポート〜に分配されてしまうの
で、下流のＳＣ４５及び低速チャネル部のＳＣ２５，３
５の側では上記のような煩雑な切換制御を頻繁に行って
いた。
【０００９】
【発明が解決しようとする課題】上記のように従来のＳ
ＯＮＥＴシステムでは、真に異常が発生した系の部分の
みならず、それ以外の部分でも二重化系の切り換えが頻
繁に行われてしまっていた。なお、このような問題は、
高速及び低速回線間で信号の多重・分離を行うと共に、
高速及び低速回線の各部で伝送信号のアラーム検出を行
うことにより夫々に１＋１又は１：Ｎ方式の二重化系を
切り換えるような一般の通信システムにおいても発生す
る問題である。
ＯＮＥＴシステムでは、真に異常が発生した系の部分の
みならず、それ以外の部分でも二重化系の切り換えが頻
繁に行われてしまっていた。なお、このような問題は、
高速及び低速回線間で信号の多重・分離を行うと共に、
高速及び低速回線の各部で伝送信号のアラーム検出を行
うことにより夫々に１＋１又は１：Ｎ方式の二重化系を
切り換えるような一般の通信システムにおいても発生す
る問題である。
【００１０】本発明の目的は、真に異常が発生した系の
部分のみを的確に切り換えることの可能な通信システム
の二重化系切換方式を提供することにある。
部分のみを的確に切り換えることの可能な通信システム
の二重化系切換方式を提供することにある。
【００１１】
【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明の通信システムの二重
化系切換方式は、系の異常を検出して二重化系を切り換
える通信システムの二重化系切換方式において、複数系
の伝送信号について夫々にアラーム状態を検出するアラ
ーム検出部１と、アラーム検出部１の出力の各アラーム
信号ＡＬに基づいて二重化系を切り換える切換制御部２
とを備え、前記切換制御部２は任意の複数の系について
のアラーム信号ＡＬが略同時に発生した場合は当該複数
のアラーム信号ＡＬを無視するものである。
により解決される。即ち、本発明の通信システムの二重
化系切換方式は、系の異常を検出して二重化系を切り換
える通信システムの二重化系切換方式において、複数系
の伝送信号について夫々にアラーム状態を検出するアラ
ーム検出部１と、アラーム検出部１の出力の各アラーム
信号ＡＬに基づいて二重化系を切り換える切換制御部２
とを備え、前記切換制御部２は任意の複数の系について
のアラーム信号ＡＬが略同時に発生した場合は当該複数
のアラーム信号ＡＬを無視するものである。
【００１２】
【作用】図１は一例として１：２方式の二重化系を示し
ており、今、ＣＨ1，ＣＨ2 は現用系で、ＣＨ3 はこれ
らの予備系とする。ＣＨ1 ，ＣＨ2 には夫々異なる伝送
信号が送られるが、ＣＨ3 は通常は不図示の送信側でＣ
Ｈ1 又はＣＨ2 に接続されており、従ってＣＨ3 にはＣ
Ｈ1 又はＣＨ2 と同じ伝送信号が送られる。
ており、今、ＣＨ1，ＣＨ2 は現用系で、ＣＨ3 はこれ
らの予備系とする。ＣＨ1 ，ＣＨ2 には夫々異なる伝送
信号が送られるが、ＣＨ3 は通常は不図示の送信側でＣ
Ｈ1 又はＣＨ2 に接続されており、従ってＣＨ3 にはＣ
Ｈ1 又はＣＨ2 と同じ伝送信号が送られる。
【００１３】各アラーム検出部１1 〜１3 は複数系ＣＨ
1 〜ＣＨ3 の各伝送信号について夫々に同期外れ、ビッ
トエラーレートの劣化、回線断等のアラーム状態を検出
しており、該アラーム状態を検出した時は夫々アラーム
信号ＡＬ1 〜ＡＬ3 を出力する。一方、切換制御部２
は、これらのアラーム信号ＡＬ1 〜ＡＬ3に基づいて二
重化系を切り換えるのであるが、任意の２以上の系につ
いてのアラーム信号ＡＬが略同時に発生した場合は当該
２以上のアラーム信号ＡＬを無視するものである。以
下、切換制御部２の切換制御を具体的に説明する。
1 〜ＣＨ3 の各伝送信号について夫々に同期外れ、ビッ
トエラーレートの劣化、回線断等のアラーム状態を検出
しており、該アラーム状態を検出した時は夫々アラーム
信号ＡＬ1 〜ＡＬ3 を出力する。一方、切換制御部２
は、これらのアラーム信号ＡＬ1 〜ＡＬ3に基づいて二
重化系を切り換えるのであるが、任意の２以上の系につ
いてのアラーム信号ＡＬが略同時に発生した場合は当該
２以上のアラーム信号ＡＬを無視するものである。以
下、切換制御部２の切換制御を具体的に説明する。
【００１４】まず全アラーム信号ＡＬ1 〜ＡＬ3 が発生
していない場合は現状を維持する。次にアラーム信号Ａ
Ｌ1 又はＡＬ2 が単独で発生した場合は、当該ＣＨ1 又
はＣＨ2 のみで障害が発生したものと考えられるから、
切換部１０のＣＨ1 又はＣＨ 2 の接点をｂ側に切り換え
る。またＣＨ3 がＣＨ1 又はＣＨ2 の現用系になってい
る時にアラーム信号ＡＬ3 が単独で発生した場合は切換
部１０のＣＨ1 又はＣＨ2 の接点をａ側に切り換える。
以上は従来と変わらない。
していない場合は現状を維持する。次にアラーム信号Ａ
Ｌ1 又はＡＬ2 が単独で発生した場合は、当該ＣＨ1 又
はＣＨ2 のみで障害が発生したものと考えられるから、
切換部１０のＣＨ1 又はＣＨ 2 の接点をｂ側に切り換え
る。またＣＨ3 がＣＨ1 又はＣＨ2 の現用系になってい
る時にアラーム信号ＡＬ3 が単独で発生した場合は切換
部１０のＣＨ1 又はＣＨ2 の接点をａ側に切り換える。
以上は従来と変わらない。
【００１５】次にアラーム信号ＡＬ1 及びＡＬ2 が略同
時に発生した場合は、例えば前段の不図示の高速部又は
ＤＭＵＸ部等で障害が発生したものと考えられるから、
当該アラーム信号ＡＬ1 及びＡＬ2を無視する。なお、
このような状態はＣＨ3 が送信側でＣＨ1 又はＣＨ2 に
接続されていない場合に起こる。またアラーム信号ＡＬ
1 及びＡＬ3 が略同時に発生した場合は、例えば前段の
多重化前のＣＨ1 の系又はＤＭＵＸ部の共通の出力ポー
トで障害が発生したものと考えられるから、当該アラー
ム信号ＡＬ1 及びＡＬ3 を無視する。同様にしてアラー
ム信号ＡＬ2 及びＡＬ3 が略同時に発生した場合も当該
アラーム信号ＡＬ2 及びＡＬ3 を無視する。そしてアラ
ーム信号ＡＬ1 ，ＡＬ2 及びＡＬ3 が略同時に発生した
場合は、前段の高速部又はＤＭＵＸ部で障害が発生した
ものと考えられるから、当該アラーム信号ＡＬ1，ＡＬ
2 及びＡＬ3 を無視する。
時に発生した場合は、例えば前段の不図示の高速部又は
ＤＭＵＸ部等で障害が発生したものと考えられるから、
当該アラーム信号ＡＬ1 及びＡＬ2を無視する。なお、
このような状態はＣＨ3 が送信側でＣＨ1 又はＣＨ2 に
接続されていない場合に起こる。またアラーム信号ＡＬ
1 及びＡＬ3 が略同時に発生した場合は、例えば前段の
多重化前のＣＨ1 の系又はＤＭＵＸ部の共通の出力ポー
トで障害が発生したものと考えられるから、当該アラー
ム信号ＡＬ1 及びＡＬ3 を無視する。同様にしてアラー
ム信号ＡＬ2 及びＡＬ3 が略同時に発生した場合も当該
アラーム信号ＡＬ2 及びＡＬ3 を無視する。そしてアラ
ーム信号ＡＬ1 ，ＡＬ2 及びＡＬ3 が略同時に発生した
場合は、前段の高速部又はＤＭＵＸ部で障害が発生した
ものと考えられるから、当該アラーム信号ＡＬ1，ＡＬ
2 及びＡＬ3 を無視する。
【００１６】好ましくは、二重化系は１：Ｎ方式で実現
される。また好ましくは、二重化系は図１のＣＨ2 の部
分を省略したような１＋１方式で実現される。かくし
て、このような１＋１又は１：Ｎ方式の切換制御部２を
通信システムの各所に設けることで、該通信システムは
必然的に真に異常が発生した系の部分のみを的確に切り
換えることができるようになる。
される。また好ましくは、二重化系は図１のＣＨ2 の部
分を省略したような１＋１方式で実現される。かくし
て、このような１＋１又は１：Ｎ方式の切換制御部２を
通信システムの各所に設けることで、該通信システムは
必然的に真に異常が発生した系の部分のみを的確に切り
換えることができるようになる。
【００１７】また好ましくは、切換制御部２は、任意の
複数の系について略同時に発生したアラーム信号ＡＬを
相互にキャンセルすると共にそれ以外の場合のアラーム
信号ＡＬを通過させるアラーム信号処理部３を備える。
こうすれば、従来からある切換制御部の切換アルゴリズ
ムに対して変更を加える必要がない。好ましくは、アラ
ーム信号処理部３は、複数のアラーム信号ＡＬ1 〜ＡＬ
n を受けて夫々を第１の時間Ｔ1 だけ遅延させる複数の
遅延回路４1 〜４n と、複数のアラーム信号ＡＬ1 〜Ａ
Ｌn を受けて夫々から第１の時間Ｔ1 の２倍以上の時間
幅のゲート信号Ｇ1 〜Ｇn を形成する複数のゲート信号
形成回路５1 〜５n と、各遅延回路４1 〜４n の出力の
遅延アラーム信号ＤＡＬ1 〜ＤＡＬn を夫々他の１又は
２以上のゲート信号Ｇ1 〜Ｇn の論理和信号で阻止する
複数のゲート回路６1 〜６n とを備える。
複数の系について略同時に発生したアラーム信号ＡＬを
相互にキャンセルすると共にそれ以外の場合のアラーム
信号ＡＬを通過させるアラーム信号処理部３を備える。
こうすれば、従来からある切換制御部の切換アルゴリズ
ムに対して変更を加える必要がない。好ましくは、アラ
ーム信号処理部３は、複数のアラーム信号ＡＬ1 〜ＡＬ
n を受けて夫々を第１の時間Ｔ1 だけ遅延させる複数の
遅延回路４1 〜４n と、複数のアラーム信号ＡＬ1 〜Ａ
Ｌn を受けて夫々から第１の時間Ｔ1 の２倍以上の時間
幅のゲート信号Ｇ1 〜Ｇn を形成する複数のゲート信号
形成回路５1 〜５n と、各遅延回路４1 〜４n の出力の
遅延アラーム信号ＤＡＬ1 〜ＤＡＬn を夫々他の１又は
２以上のゲート信号Ｇ1 〜Ｇn の論理和信号で阻止する
複数のゲート回路６1 〜６n とを備える。
【００１８】また好ましくは、アラーム信号処理部３
は、複数のアラーム信号ＡＬ1 〜ＡＬ n を受けて夫々を
第１の時間Ｔ1だけ遅延させる複数の遅延回路４1 〜４
n と、複数のアラーム信号ＡＬ1 〜ＡＬn を受けて夫々
から第１の時間Ｔ1 の２倍以上の時間幅のゲート信号Ｇ
1 〜Ｇn を形成する複数のゲート信号形成回路５1 〜５
n と、各遅延回路４1 〜４n の出力の遅延アラーム信号
ＤＡＬ1 〜ＤＡＬn を夫々任意の２以上のゲート信号Ｇ
1 〜Ｇn の論理積信号で阻止する複数のゲート回路７1
〜７n とを備える。
は、複数のアラーム信号ＡＬ1 〜ＡＬ n を受けて夫々を
第１の時間Ｔ1だけ遅延させる複数の遅延回路４1 〜４
n と、複数のアラーム信号ＡＬ1 〜ＡＬn を受けて夫々
から第１の時間Ｔ1 の２倍以上の時間幅のゲート信号Ｇ
1 〜Ｇn を形成する複数のゲート信号形成回路５1 〜５
n と、各遅延回路４1 〜４n の出力の遅延アラーム信号
ＤＡＬ1 〜ＤＡＬn を夫々任意の２以上のゲート信号Ｇ
1 〜Ｇn の論理積信号で阻止する複数のゲート回路７1
〜７n とを備える。
【００１９】
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例の通信シ
ステム、例えば図１０のＳＯＮＥＴシステムのブロック
図で、図において、ＡＳＣは切換制御部（図１の２に相
当）であり、この例では２つの系についてアラーム信号
ＡＬ1 ，ＡＬ2 が略同時に発生した場合は当該アラーム
信号ＡＬ1 及びＡＬ2 を無視すると共に、それ以外の場
合はアラーム信号ＡＬ1 又はＡＬ2 に基づいて二重化系
を切り換えるものである。以下、通信システムにおける
各ＡＳＣの切換制御を具体的に説明する。
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例の通信シ
ステム、例えば図１０のＳＯＮＥＴシステムのブロック
図で、図において、ＡＳＣは切換制御部（図１の２に相
当）であり、この例では２つの系についてアラーム信号
ＡＬ1 ，ＡＬ2 が略同時に発生した場合は当該アラーム
信号ＡＬ1 及びＡＬ2 を無視すると共に、それ以外の場
合はアラーム信号ＡＬ1 又はＡＬ2 に基づいて二重化系
を切り換えるものである。以下、通信システムにおける
各ＡＳＣの切換制御を具体的に説明する。
【００２０】例えば、ＡＳＣ２５´はアラーム信号ＡＬ
1 及びＡＬ2 のいずれも発生していない場合は現状を維
持する。またアラーム信号ＡＬ1 又はＡＬ2 が単独で発
生した場合は、障害がＴＸ２１ａ−ＲＸ２３ａ間又はＴ
Ｘ２１ａ−ＲＸ２３ａ間のみで単独に発生したものと考
えられるから、ＳＷ２６をｂ側又はａ側に切り換える。
次にアラーム信号ＡＬ1 及びＡＬ2 が略同時に発生した
場合は、上流の多重化前のＣＨ1 の系、高速部のＴＸ１
１ａ−１３ａ間又はＤＭＵＸ４１ａで障害が発生したも
のと考えられるから、当該アラーム信号ＡＬ1 及びＡＬ
2 を無視する。他のＡＳＣ３５´、ＡＳＣ４５´の切換
制御についても同様である。かくして、本実施例によれ
ばＳＯＮＥＴシステムにおける真に異常が発生した系の
部分のみを的確に切り換えることができる。
1 及びＡＬ2 のいずれも発生していない場合は現状を維
持する。またアラーム信号ＡＬ1 又はＡＬ2 が単独で発
生した場合は、障害がＴＸ２１ａ−ＲＸ２３ａ間又はＴ
Ｘ２１ａ−ＲＸ２３ａ間のみで単独に発生したものと考
えられるから、ＳＷ２６をｂ側又はａ側に切り換える。
次にアラーム信号ＡＬ1 及びＡＬ2 が略同時に発生した
場合は、上流の多重化前のＣＨ1 の系、高速部のＴＸ１
１ａ−１３ａ間又はＤＭＵＸ４１ａで障害が発生したも
のと考えられるから、当該アラーム信号ＡＬ1 及びＡＬ
2 を無視する。他のＡＳＣ３５´、ＡＳＣ４５´の切換
制御についても同様である。かくして、本実施例によれ
ばＳＯＮＥＴシステムにおける真に異常が発生した系の
部分のみを的確に切り換えることができる。
【００２１】ところで、ＳＯＮＥＴシステムではセクシ
ョンＳのパリティー検査によってはラインＬやパスＰで
発生したパリティーエラーを検査することはできない
が、他の一般の通信システムではそのような検査を可能
に構成することもできる。従って本発明による切換制御
部（ＡＳＣ）は図２のＡＳＣ１５´，５５´，６５´及
び７５´にも適用可能であり、効果を発揮する。
ョンＳのパリティー検査によってはラインＬやパスＰで
発生したパリティーエラーを検査することはできない
が、他の一般の通信システムではそのような検査を可能
に構成することもできる。従って本発明による切換制御
部（ＡＳＣ）は図２のＡＳＣ１５´，５５´，６５´及
び７５´にも適用可能であり、効果を発揮する。
【００２２】好ましくは、上記のような切換制御部（Ａ
ＳＣ）は、任意の複数の系について略同時に発生したア
ラーム信号ＡＬを相互にキャンセルすると共に、それ以
外の場合のアラーム信号ＡＬは通過させるようなアラー
ム信号処理部３を備える。図３は第１実施例のアラーム
信号処理部のブロック図で、図において４1 〜４ n は遅
延回路、５1 〜５n はゲート信号形成回路、６1 〜６n
はゲート回路、ＥはＥＸＯＲ回路、ＡはＡＮＤゲート回
路、ＯはＯＲゲート回路、ＦＦはフリップフロップ回
路、ＮＯはＮＯＲゲート回路である。図４は第１実施例
のアラーム信号処理部の動作タイミングチャートであ
り、以下に動作を説明する。
ＳＣ）は、任意の複数の系について略同時に発生したア
ラーム信号ＡＬを相互にキャンセルすると共に、それ以
外の場合のアラーム信号ＡＬは通過させるようなアラー
ム信号処理部３を備える。図３は第１実施例のアラーム
信号処理部のブロック図で、図において４1 〜４ n は遅
延回路、５1 〜５n はゲート信号形成回路、６1 〜６n
はゲート回路、ＥはＥＸＯＲ回路、ＡはＡＮＤゲート回
路、ＯはＯＲゲート回路、ＦＦはフリップフロップ回
路、ＮＯはＮＯＲゲート回路である。図４は第１実施例
のアラーム信号処理部の動作タイミングチャートであ
り、以下に動作を説明する。
【００２３】遅延回路４1 は例えば１０段のシフトレジ
スタ（ＳＲ）から成っており、入力のアラーム信号ＡＬ
1 を１ＫＨZ のクロック信号ＣＬＫで順次シフトするこ
とにより、その出力端子Ｑには第１の時間Ｔ1 （＝１０
ｍＳ）だけ遅れた遅延アラーム信号ＤＡＬ1 が得られ
る。この遅延回路４1 には更に１０段のシフトレジスタ
８1 が直列に設けられており、これによりゲート信号形
成回路５1はアラーム信号ＡＬ1 を受けて第１の時間Ｔ
1 の２倍の時間幅Ｔ1 ＋Ｔ2 （＝２０ｍＳ）のゲート信
号Ｇ1 を形成する。即ち、フリップフロップ回路９
1 は、まず入力のアラーム信号ＡＬ1 の立ち上がりによ
り強制セットされ、次にシフトレジスタ８1 の出力信号
の後端部を微分した信号Ｒ1 によって強制リセットさ
れ、その出力端子Ｑにはゲート信号Ｇ1 が得られる。他
の遅延回路４2 〜４n 及びゲート信号形成回路５2 〜５
n についても同様である。そして、ゲート回路６1 では
遅延回路４ 1 の出力の遅延アラーム信号ＤＡＬ1 を他の
ゲート信号Ｇ2 〜Ｇn の論理和信号で阻止している。他
のゲート回路６2 〜６n についても同様である。
スタ（ＳＲ）から成っており、入力のアラーム信号ＡＬ
1 を１ＫＨZ のクロック信号ＣＬＫで順次シフトするこ
とにより、その出力端子Ｑには第１の時間Ｔ1 （＝１０
ｍＳ）だけ遅れた遅延アラーム信号ＤＡＬ1 が得られ
る。この遅延回路４1 には更に１０段のシフトレジスタ
８1 が直列に設けられており、これによりゲート信号形
成回路５1はアラーム信号ＡＬ1 を受けて第１の時間Ｔ
1 の２倍の時間幅Ｔ1 ＋Ｔ2 （＝２０ｍＳ）のゲート信
号Ｇ1 を形成する。即ち、フリップフロップ回路９
1 は、まず入力のアラーム信号ＡＬ1 の立ち上がりによ
り強制セットされ、次にシフトレジスタ８1 の出力信号
の後端部を微分した信号Ｒ1 によって強制リセットさ
れ、その出力端子Ｑにはゲート信号Ｇ1 が得られる。他
の遅延回路４2 〜４n 及びゲート信号形成回路５2 〜５
n についても同様である。そして、ゲート回路６1 では
遅延回路４ 1 の出力の遅延アラーム信号ＤＡＬ1 を他の
ゲート信号Ｇ2 〜Ｇn の論理和信号で阻止している。他
のゲート回路６2 〜６n についても同様である。
【００２４】従って、もしアラーム信号ＡＬ1 が単独で
入力した場合は、他のゲート信号Ｇ 2 〜Ｇn は形成され
ないので、ゲート回路６1 の出力にはアラーム信号ＡＬ
1 ´（＝ＤＡＬ1 ）が得られる。しかし、アラーム信号
ＡＬ1 の入力と略同時、即ち第１の時間Ｔ1 以内に他の
アラーム信号ＡＬ2〜ＡＬn のいずれか１又は２以上が
入力した場合は、当該他のゲート信号Ｇ2 〜Ｇn によっ
てアラーム信号ＡＬ1 ´の出力は阻止されてしまう。ま
た同時に当該他の遅延アラーム信号ＡＬ2 ´〜ＡＬn ´
の出力もゲート信号Ｇ1 によって阻止される。
入力した場合は、他のゲート信号Ｇ 2 〜Ｇn は形成され
ないので、ゲート回路６1 の出力にはアラーム信号ＡＬ
1 ´（＝ＤＡＬ1 ）が得られる。しかし、アラーム信号
ＡＬ1 の入力と略同時、即ち第１の時間Ｔ1 以内に他の
アラーム信号ＡＬ2〜ＡＬn のいずれか１又は２以上が
入力した場合は、当該他のゲート信号Ｇ2 〜Ｇn によっ
てアラーム信号ＡＬ1 ´の出力は阻止されてしまう。ま
た同時に当該他の遅延アラーム信号ＡＬ2 ´〜ＡＬn ´
の出力もゲート信号Ｇ1 によって阻止される。
【００２５】このように第１の時間Ｔ1 は二重化系にお
ける略同時の時間的な範囲を決めるものであり、従って
この第１の時間Ｔ1 はシステムの各アラーム検出部
（Ｍ）におけるアラーム状態の検出タイミングの僅かな
相違（ジッタ）等を考慮して決定されるべきものであ
る。なお、第１実施例のアラーム信号処理部はアラーム
信号ＡＬのパルス幅が略同時とみなされる時間幅（ジッ
タ幅）よりも狭いような場合に有効な回路構成になって
いる。
ける略同時の時間的な範囲を決めるものであり、従って
この第１の時間Ｔ1 はシステムの各アラーム検出部
（Ｍ）におけるアラーム状態の検出タイミングの僅かな
相違（ジッタ）等を考慮して決定されるべきものであ
る。なお、第１実施例のアラーム信号処理部はアラーム
信号ＡＬのパルス幅が略同時とみなされる時間幅（ジッ
タ幅）よりも狭いような場合に有効な回路構成になって
いる。
【００２６】また、各ゲート信号形成回路５1 〜５n に
おけるゲート信号Ｇ1 〜Ｇn の時間幅が夫々第１の時間
Ｔ1 の２倍に選ばれているということは、略同時に発生
したアラーム信号ＡＬ1 〜ＡＬn が夫々同一の条件で相
互にキャンセルされることを意味している。ところで、
例えばゲート信号Ｇ1 のみの時間幅を第１の時間Ｔ1 の
２倍よりも大きく選ぶことが可能であり、この場合は、
例えばアラーム信号ＡＬ1 が最初に発生した場合に、第
１の時間Ｔ1 よりも少し遅れて発生した他のアラーム信
号ＡＬ2 〜ＡＬn までも強制的にマスクしてしまうよう
な効果が生まれる。即ち、一般的には、ある系に対する
Ｔ1 又はＴ2 を他の系のものと違えることで、当該ある
系に対して様々な重み付けをした切換制御が実現でき
る。
おけるゲート信号Ｇ1 〜Ｇn の時間幅が夫々第１の時間
Ｔ1 の２倍に選ばれているということは、略同時に発生
したアラーム信号ＡＬ1 〜ＡＬn が夫々同一の条件で相
互にキャンセルされることを意味している。ところで、
例えばゲート信号Ｇ1 のみの時間幅を第１の時間Ｔ1 の
２倍よりも大きく選ぶことが可能であり、この場合は、
例えばアラーム信号ＡＬ1 が最初に発生した場合に、第
１の時間Ｔ1 よりも少し遅れて発生した他のアラーム信
号ＡＬ2 〜ＡＬn までも強制的にマスクしてしまうよう
な効果が生まれる。即ち、一般的には、ある系に対する
Ｔ1 又はＴ2 を他の系のものと違えることで、当該ある
系に対して様々な重み付けをした切換制御が実現でき
る。
【００２７】図５は第２実施例のアラーム信号処理部の
ブロック図で、図においてＤは１素子当たりΔｔ（例え
ば１００μＳ）の遅延時間を有する遅延バッファ回路で
ある。図６は第２実施例のアラーム信号処理部の動作タ
イミングチャートであり、以下に動作を説明する。遅延
回路４1 は、例えば５段の遅延バッファ回路（Ｄ）の直
列回路から成っており、入力のアラーム信号ＡＬ1を順
次遅延させることでその出力段には第１の時間Ｔ1 （＝
５００μＳ）だけ遅れた遅延アラーム信号ＤＡＬ1 が得
られる。この遅延回路４1 には更に５段の遅延バッファ
回路Ｄが直列に設けられており、これにより、ゲート信
号形成回路５1 はアラーム信号ＡＬ1 を受けて該アラー
ム信号ＡＬ1 の信号幅に第１の時間Ｔ1 の２倍の時間幅
Ｔ1 ＋Ｔ2 （＝５００μＳ）を加えたパルス幅のゲート
信号Ｇ1 を形成する。他の遅延回路４2 〜４n 及びゲー
ト信号形成回路５2 〜５n についても同様である。そし
て、ゲート回路６1 では遅延アラーム信号ＤＡＬ1 の出
力を他のゲート信号Ｇ2 〜Ｇn の論理和信号で阻止して
いる。他のゲート回路６2 〜６n についても同様であ
る。
ブロック図で、図においてＤは１素子当たりΔｔ（例え
ば１００μＳ）の遅延時間を有する遅延バッファ回路で
ある。図６は第２実施例のアラーム信号処理部の動作タ
イミングチャートであり、以下に動作を説明する。遅延
回路４1 は、例えば５段の遅延バッファ回路（Ｄ）の直
列回路から成っており、入力のアラーム信号ＡＬ1を順
次遅延させることでその出力段には第１の時間Ｔ1 （＝
５００μＳ）だけ遅れた遅延アラーム信号ＤＡＬ1 が得
られる。この遅延回路４1 には更に５段の遅延バッファ
回路Ｄが直列に設けられており、これにより、ゲート信
号形成回路５1 はアラーム信号ＡＬ1 を受けて該アラー
ム信号ＡＬ1 の信号幅に第１の時間Ｔ1 の２倍の時間幅
Ｔ1 ＋Ｔ2 （＝５００μＳ）を加えたパルス幅のゲート
信号Ｇ1 を形成する。他の遅延回路４2 〜４n 及びゲー
ト信号形成回路５2 〜５n についても同様である。そし
て、ゲート回路６1 では遅延アラーム信号ＤＡＬ1 の出
力を他のゲート信号Ｇ2 〜Ｇn の論理和信号で阻止して
いる。他のゲート回路６2 〜６n についても同様であ
る。
【００２８】従って、もしアラーム信号ＡＬ1 が単独で
入力した場合は、他のゲート信号Ｇ 2 〜Ｇn は形成され
ないので、ゲート回路６1 の出力にはアラーム信号ＡＬ
1 ´（＝ＤＡＬ1 ）が得られる。しかし、アラーム信号
ＡＬ1 の入力と略同時、即ち第１の時間Ｔ1 以内に他の
アラーム信号ＡＬ2〜ＡＬn のいずれか１又は２以上が
入力した場合は、当該他のゲート信号Ｇ2 〜Ｇn によっ
てアラーム信号ＡＬ1 ´の出力は阻止される。また同時
に当該他のアラーム信号ＡＬ2 ´〜ＡＬn ´の出力もゲ
ート信号Ｇ1 によって阻止される。このように、第２実
施例のアラーム信号処理部は、アラーム信号ＡＬのパル
ス幅が略同時とみなされる時間幅（ジッタ幅）よりも広
いような場合に、回路が簡単になって有用である。
入力した場合は、他のゲート信号Ｇ 2 〜Ｇn は形成され
ないので、ゲート回路６1 の出力にはアラーム信号ＡＬ
1 ´（＝ＤＡＬ1 ）が得られる。しかし、アラーム信号
ＡＬ1 の入力と略同時、即ち第１の時間Ｔ1 以内に他の
アラーム信号ＡＬ2〜ＡＬn のいずれか１又は２以上が
入力した場合は、当該他のゲート信号Ｇ2 〜Ｇn によっ
てアラーム信号ＡＬ1 ´の出力は阻止される。また同時
に当該他のアラーム信号ＡＬ2 ´〜ＡＬn ´の出力もゲ
ート信号Ｇ1 によって阻止される。このように、第２実
施例のアラーム信号処理部は、アラーム信号ＡＬのパル
ス幅が略同時とみなされる時間幅（ジッタ幅）よりも広
いような場合に、回路が簡単になって有用である。
【００２９】図７は第３実施例のアラーム信号処理部の
ブロック図で、図において４1 〜４ n 及び５1 〜５n は
第１又は第２実施例の遅延回路及びゲート信号形成回
路、７ 1〜７n はゲート回路である。図８は第３実施例
のアラーム信号処理部の動作タイミングチャートであ
り、全アラーム信号ＡＬ1 〜ＡＬn が略同時に発生した
場合にのみ、当該全アラーム信号ＡＬ1 〜ＡＬn が相互
にキャンセルされる。
ブロック図で、図において４1 〜４ n 及び５1 〜５n は
第１又は第２実施例の遅延回路及びゲート信号形成回
路、７ 1〜７n はゲート回路である。図８は第３実施例
のアラーム信号処理部の動作タイミングチャートであ
り、全アラーム信号ＡＬ1 〜ＡＬn が略同時に発生した
場合にのみ、当該全アラーム信号ＡＬ1 〜ＡＬn が相互
にキャンセルされる。
【００３０】このようなアラーム信号処理部は、例えば
１：Ｎ方式の二重化系切換制御部に利用できる。即ち、
ＣＨ1 〜ＣＨn-1 が現用でかつＣＨn が予備の場合に、
例えば上流の高速部（特定の共通部）で障害が発生した
場合にのみ二重化系の切り換えを阻止したいような場合
に有用である。なお、必ずしも各遅延アラーム信号ＤＡ
Ｌ1 〜ＤＡＬnを全ゲート信号Ｇ1 〜Ｇn の論理積信号
で阻止するように構成する必要はなく、一般的には、任
意の２以上のゲート信号Ｇ1 〜Ｇn の論理積信号で阻止
するように構成してもよい。
１：Ｎ方式の二重化系切換制御部に利用できる。即ち、
ＣＨ1 〜ＣＨn-1 が現用でかつＣＨn が予備の場合に、
例えば上流の高速部（特定の共通部）で障害が発生した
場合にのみ二重化系の切り換えを阻止したいような場合
に有用である。なお、必ずしも各遅延アラーム信号ＤＡ
Ｌ1 〜ＤＡＬnを全ゲート信号Ｇ1 〜Ｇn の論理積信号
で阻止するように構成する必要はなく、一般的には、任
意の２以上のゲート信号Ｇ1 〜Ｇn の論理積信号で阻止
するように構成してもよい。
【００３１】かくして、上記第１〜第３実施例の各アラ
ーム信号処理部は、例えば多数決論理による切換制御部
も含めたような、様々な条件下における切換制御部に適
用可能である。図９は他の実施例の通信システムのブロ
ック図で、この例は１：２タイプの二重化系切換方式を
示している。今、ＣＨ1 ，ＣＨ2 は現用系で、ＣＨ3 は
これらの予備系とする。ＣＨ3 はＳＷ９１により送信側
のＣＨ1 又はＣＨ2 に接続されており、従ってＣＨ3 に
はＣＨ1 又はＣＨ2 と同じ伝送信号が送られる。以下、
ＡＳＣ８５の切換制御を説明する。
ーム信号処理部は、例えば多数決論理による切換制御部
も含めたような、様々な条件下における切換制御部に適
用可能である。図９は他の実施例の通信システムのブロ
ック図で、この例は１：２タイプの二重化系切換方式を
示している。今、ＣＨ1 ，ＣＨ2 は現用系で、ＣＨ3 は
これらの予備系とする。ＣＨ3 はＳＷ９１により送信側
のＣＨ1 又はＣＨ2 に接続されており、従ってＣＨ3 に
はＣＨ1 又はＣＨ2 と同じ伝送信号が送られる。以下、
ＡＳＣ８５の切換制御を説明する。
【００３２】まず、全アラーム信号ＡＬ1 〜ＡＬ3 が発
生していない場合、あるいはいずれかのアラーム信号Ａ
Ｌ1 〜ＡＬ3 が単独で発生した場合の切換制御は従来と
変わらない。次にアラーム信号ＡＬ1 及びＡＬ3 が略同
時に発生した場合は、上流の多重化前のＣＨ1 の系又は
ＤＭＵＸ４１ａの出力ポートで障害が発生したものと
考えられるから、当該アラーム信号ＡＬ1 及びＡＬ3を
無視する。同様にしてアラーム信号ＡＬ2 及びＡＬ3 が
略同時に発生した場合も当該アラーム信号ＡＬ2 及びＡ
Ｌ3 を無視する。そしてアラーム信号ＡＬ1 ，ＡＬ2 及
びＡＬ3 が略同時に発生した場合は、上流の高速部ＩＮ
又はＤＭＵＸ４１ａ（出力ポート及び）で障害が発
生したものと考えられるから、当該アラーム信号Ａ
Ｌ1 ，ＡＬ2 及びＡＬ3 を無視する。
生していない場合、あるいはいずれかのアラーム信号Ａ
Ｌ1 〜ＡＬ3 が単独で発生した場合の切換制御は従来と
変わらない。次にアラーム信号ＡＬ1 及びＡＬ3 が略同
時に発生した場合は、上流の多重化前のＣＨ1 の系又は
ＤＭＵＸ４１ａの出力ポートで障害が発生したものと
考えられるから、当該アラーム信号ＡＬ1 及びＡＬ3を
無視する。同様にしてアラーム信号ＡＬ2 及びＡＬ3 が
略同時に発生した場合も当該アラーム信号ＡＬ2 及びＡ
Ｌ3 を無視する。そしてアラーム信号ＡＬ1 ，ＡＬ2 及
びＡＬ3 が略同時に発生した場合は、上流の高速部ＩＮ
又はＤＭＵＸ４１ａ（出力ポート及び）で障害が発
生したものと考えられるから、当該アラーム信号Ａ
Ｌ1 ，ＡＬ2 及びＡＬ3 を無視する。
【００３３】なお、上記実施例では切換制御部（ＡＳ
Ｃ）に第１乃至第３実施例のアラーム信号処理部を備え
る構成に付いて述べたが、これに限らない。例えば、任
意の複数の系について略同時に発生したアラーム信号Ａ
Ｌを無視し、それ以外の場合のアラーム信号ＡＬは受け
付けるようなアラーム信号処理は、プログラム制御に基
づくＣＰＵによっても実現できる。
Ｃ）に第１乃至第３実施例のアラーム信号処理部を備え
る構成に付いて述べたが、これに限らない。例えば、任
意の複数の系について略同時に発生したアラーム信号Ａ
Ｌを無視し、それ以外の場合のアラーム信号ＡＬは受け
付けるようなアラーム信号処理は、プログラム制御に基
づくＣＰＵによっても実現できる。
【００３４】また、上記実施例はＳＯＮＥＴシステムに
ついて述べたが、本発明の通信システムの二重化系切換
方式は有線、無線を問わず全ての通信システムに適用可
能である。
ついて述べたが、本発明の通信システムの二重化系切換
方式は有線、無線を問わず全ての通信システムに適用可
能である。
【００３５】
【発明の効果】以上述べた如く本発明によれば、複数系
の伝送信号について夫々にアラーム状態を検出するアラ
ーム検出部１と、アラーム検出部１の出力の各アラーム
信号ＡＬに基づいて二重化系を切り換える切換制御部２
とを備え、前記切換制御部２は任意の複数の系について
のアラーム信号ＡＬが略同時に発生した場合は当該複数
のアラーム信号ＡＬを無視するので、かかる切換制御部
２を通信システムの各二重化系切換部に設けることによ
り、真に異常が発生した系の部分のみを的確に切り換え
ることができる。
の伝送信号について夫々にアラーム状態を検出するアラ
ーム検出部１と、アラーム検出部１の出力の各アラーム
信号ＡＬに基づいて二重化系を切り換える切換制御部２
とを備え、前記切換制御部２は任意の複数の系について
のアラーム信号ＡＬが略同時に発生した場合は当該複数
のアラーム信号ＡＬを無視するので、かかる切換制御部
２を通信システムの各二重化系切換部に設けることによ
り、真に異常が発生した系の部分のみを的確に切り換え
ることができる。
【図１】図１は本発明の原理的構成図である。
【図２】図２は実施例の通信システムのブロック図であ
る。
る。
【図３】図３は第１実施例のアラーム信号処理部のブロ
ック図である。
ック図である。
【図４】図４は第１実施例のアラーム信号処理部の動作
タイミングチャートである。
タイミングチャートである。
【図５】図５は第２実施例のアラーム信号処理部のブロ
ック図である。
ック図である。
【図６】図６は第２実施例のアラーム信号処理部の動作
タイミングチャートである。
タイミングチャートである。
【図７】図７は第３実施例のアラーム信号処理部のブロ
ック図である。
ック図である。
【図８】図８は第３実施例のアラーム信号処理部の動作
タイミングチャートである。
タイミングチャートである。
【図９】図９は他の実施例の通信システムのブロック図
である。
である。
【図１０】図１０は従来の通信システムのブロック図で
ある。
ある。
【図１１】図１１はＳＯＮＥＴのＳＴＳ−１フレーム構
成を示す図である。
成を示す図である。
１1 〜１3 アラーム検出部 ２ 切換制御部 ３ アラーム信号処理部
フロントページの続き (56)参考文献 特開 平１−188035（ＪＰ，Ａ) 特開 平２−214337（ＪＰ，Ａ) 特開 平４−265022（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 1/74
Claims (6)
- 【請求項１】 系の異常を検出して二重化系を切り換え
る通信システムの二重化系切換方式において、 複数系の伝送信号について夫々にアラーム状態を検出す
るアラーム検出部（１）と、 アラーム検出部（１）の出力の各アラーム信号（ＡＬ）
に基づいて二重化系を切り換える切換制御部（２）とを
備え、 前記切換制御部（２）は任意の複数の系についてのアラ
ーム信号（ＡＬ）が略同時に発生した場合は当該複数の
アラーム信号（ＡＬ）を無視することを特徴とする通信
システムの二重化系切換方式。 - 【請求項２】 二重化系は１：Ｎ方式であることを特徴
とする請求項１の通信システムの二重化系切換方式。 - 【請求項３】 二重化系は１＋１方式であることを特徴
とする請求項１の通信システムの二重化系切換方式。 - 【請求項４】 切換制御部（２）は、任意の複数の系に
ついて略同時に発生したアラーム信号（ＡＬ）を相互に
キャンセルすると共にそれ以外の場合のアラーム信号
（ＡＬ）を通過させるアラーム信号処理部（３）を備え
ることを特徴とする請求項１の通信システムの二重化系
切換方式。 - 【請求項５】 アラーム信号処理部（３）は、 複数のアラーム信号（ＡＬ1 〜ＡＬn ）を受けて夫々を
第１の時間（Ｔ1 ）だけ遅延させる複数の遅延回路（４
1 〜４n ）と、 複数のアラーム信号（ＡＬ1 〜ＡＬn ）を受けて夫々か
ら第１の時間（Ｔ1 ）の２倍以上の時間幅のゲート信号
（Ｇ1 〜Ｇn ）を形成する複数のゲート信号形成回路
（５1 〜５n ）と、 各遅延回路（４1 〜４n ）の出力の遅延アラーム信号
（ＤＡＬ1 〜ＤＡＬn ）を夫々他の１又は２以上のゲー
ト信号（Ｇ1 〜Ｇn ）の論理和信号で阻止する複数のゲ
ート回路（６1 〜６n ）とを備えることを特徴とする請
求項４の通信システムの二重化系切換方式。 - 【請求項６】 アラーム信号処理部（３）は、 複数のアラーム信号（ＡＬ1 〜ＡＬn ）を受けて夫々を
第１の時間（Ｔ1 ）だけ遅延させる複数の遅延回路（４
1 〜４n ）と、 複数のアラーム信号（ＡＬ1 〜ＡＬn ）を受けて夫々か
ら第１の時間（Ｔ1 ）の２倍以上の時間幅のゲート信号
（Ｇ1 〜Ｇn ）を形成する複数のゲート信号形成回路
（５1 〜５n ）と、 各遅延回路（４1 〜４n ）の出力の遅延アラーム信号
（ＤＡＬ1 〜ＤＡＬn ）を夫々任意の２以上のゲート信
号（Ｇ1 〜Ｇn ）の論理積信号で阻止する複数のゲート
回路（７1 〜７n ）とを備えることを特徴とする請求項
４の通信システムの二重化系切換方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28278091A JP3160962B2 (ja) | 1991-10-29 | 1991-10-29 | 通信システムの二重化系切換方式 |
| US07/967,692 US5406255A (en) | 1991-10-29 | 1992-10-27 | Duplexed communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28278091A JP3160962B2 (ja) | 1991-10-29 | 1991-10-29 | 通信システムの二重化系切換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122104A JPH05122104A (ja) | 1993-05-18 |
| JP3160962B2 true JP3160962B2 (ja) | 2001-04-25 |
Family
ID=17656985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28278091A Expired - Fee Related JP3160962B2 (ja) | 1991-10-29 | 1991-10-29 | 通信システムの二重化系切換方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5406255A (ja) |
| JP (1) | JP3160962B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256291B1 (en) * | 1967-04-27 | 2001-07-03 | Fujitsu Limited | Method of switching between redundant routes in communication system devoid of redundant transmission |
| JP3293743B2 (ja) * | 1996-07-10 | 2002-06-17 | 富士通株式会社 | 時分割信号交換システム |
| JP2000049731A (ja) * | 1998-07-28 | 2000-02-18 | Fujitsu Ltd | Ｓｄｈ伝送システム及びｓｄｈ伝送装置並びにｓｄｈ伝送システムにおける回線切り替え制御方法 |
| US6829215B2 (en) * | 2000-10-31 | 2004-12-07 | Marconi Intellectual Property (Ringfence) Inc. | IP multi-homing |
| US7120238B1 (en) | 2001-07-12 | 2006-10-10 | 8X8, Inc. | Sensor-controlled telephone system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4660024A (en) * | 1985-12-16 | 1987-04-21 | Detection Systems Inc. | Dual technology intruder detection system |
| US4710751A (en) * | 1986-04-24 | 1987-12-01 | Environmental Protection Systems | Ground fault monitor circuit |
| JPS6310919A (ja) * | 1986-07-02 | 1988-01-18 | Nec Corp | ホツトスタンバイ切替方式 |
| US4882567A (en) * | 1988-09-29 | 1989-11-21 | C & K Systems, Inc. | Intrusion detection system and a method therefor |
| JPH02307199A (ja) * | 1989-05-23 | 1990-12-20 | Fujitsu Ltd | 障害アラーム送出方式 |
| JPH03222525A (ja) * | 1990-01-29 | 1991-10-01 | Fujitsu Ltd | 二重化自動切替制御方式 |
| JPH03259636A (ja) * | 1990-03-09 | 1991-11-19 | Fujitsu Ltd | 伝送装置の障害発生時の検出／切替方式 |
| JPH0454738A (ja) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 受信端切り替え伝送方式 |
-
1991
- 1991-10-29 JP JP28278091A patent/JP3160962B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-27 US US07/967,692 patent/US5406255A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05122104A (ja) | 1993-05-18 |
| US5406255A (en) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205562B1 (en) | Path switching method, path switching apparatus and nodes of UPSR | |
| JP3193352B2 (ja) | チャネル間スキュー補償装置 | |
| CN101416065A (zh) | 用于弹性无线分组通信的系统和方法 | |
| JP3160962B2 (ja) | 通信システムの二重化系切換方式 | |
| US5734836A (en) | Method of preventing double data reception in selective reception communication system | |
| JP7106016B2 (ja) | 光通信システムおよび光通信方法 | |
| US6735197B1 (en) | Concatenation detection across multiple chips | |
| EP1467495B1 (en) | Hitless protection switching between two redundant paths | |
| US5920543A (en) | Double ring-type local area network system capable of switching transmission paths without interruption | |
| JP4412068B2 (ja) | 無瞬断切替システム及び無瞬断切替方法並びにそれに用いる通信局 | |
| JP3271703B2 (ja) | サブネットワークプロテクションシステムに用いられる伝送装置 | |
| CN111630794B (zh) | 具有故障转移机制的otn多机箱系统中的自动时钟相位同步 | |
| US7970962B2 (en) | Method and apparatus utilizing a tail bus to solve back-to-back data burst problems | |
| US6990123B1 (en) | Method and apparatus for redundant transmission over TDMA optical networks | |
| JPH08251184A (ja) | 短瞬断切替回路および無瞬断切替回路 | |
| JP3976492B2 (ja) | 警報検出方式 | |
| KR20010056663A (ko) | 패킷 라우터를 이용한 통신 시스템의 기지국내에이치디엘씨 통신장치 | |
| JP2829074B2 (ja) | 通信システム | |
| JP4768486B2 (ja) | 同期検出回路，通信システムおよび同期検出プログラム | |
| KR930011250B1 (ko) | 155Mbps급 동기식 전송시스팀의 선로 절체기 | |
| JPH0522279A (ja) | フレーム検出保護回路 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPH0669943A (ja) | ループ型ネットワークシステム | |
| JP2000349728A (ja) | ルート切替制御システム、切替制御方法及び記録媒体 | |
| JPH10154972A (ja) | 無瞬断切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |