JP3157107B2 - 通信データバッファの切替回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冗長系を構成して
いる通信データバッファからの出力データの選択を切り
替える通信データバッファの切替回路に関するものであ
る。

【０００２】

【従来の技術】ＡＴＭ(Asynchronous Transfer Mode)セ
ル交換機等の通信装置においては、主要構成要素を冗長
系で構成することが多い。例えば、ＡＴＭセルをバッフ
ァリングするＡＴＭセルバッファや、ＡＴＭセルバッフ
ァにＡＴＭセルを供給する前段回路等は、冗長系で構成
されることが多い。

【０００３】ここで、ＡＴＭセルバッファには、ＲＡＭ
等を使用したＦＩＦＯ(First in First out)メモリが適
用されるが、その前段回路での処理タイミングの違い
や、障害系でのバッファリングの一時停止等によって、
両系のＡＴＭセルバッファで同一のＡＴＭセルを格納し
ているアドレス空間が異なることが生じる。このような
状況において、現用系に何らかの原因によって障害が発
生した場合にＡＴＭセルバッファを予備系に切り替える
が、アドレスを継続して切り替えた場合には、出力され
るＡＴＭセルの連続性が損なわれる。すなわち、ＡＴＭ
セル流に欠落や重複が生じてしまう。

【０００４】そのため、出力するＡＴＭセル流の連続性
を保証してＡＴＭセルバッファを切り替える無瞬断切替
方法が既に提案されている。

【０００５】従来の第１の方法は、保守運用のためのＯ
ＡＭ(Operation Administration and Maintenance)セル
を切替えトリガと定義し、先にＯＡＭセルが通過した系
は、その通過後に、ＡＴＭセルの蓄積バッファの読み出
しを一時停止し、もう一方の系を同一のＯＡＭセルが通
過した時点で、セレクタによって系の切り替えを行な
い、この後、バッファの読み出しを再開することによ
り、出力するＡＴＭセル流の連続性を保証するものであ
る。

【０００６】従来の第２の方法は、系の切替え時に位相
の進んでいる系のバッファにその位相差を挿入すること
によって現用系と予備系との位相差をなくし、両系のバ
ッファの出力段に蓄積されたＡＴＭセルの一致を検出し
て位相同期を取った後、セレクタによって系を切り替え
ることにより、出力するＡＴＭセル流の連続性を保証す
るものである。

【０００７】

【発明が解決しようとする課題】ところで、上述した従
来の第１の方法においては、現用系をＯＡＭセルが通過
し、この後、予備系をＯＡＭセルが通過した後に系の切
替えを実行するため、系の切替えが遅くなるという課題
がある。また、ビット化け等によって偶然の一致で同一
のＯＡＭセルが予備系を通過したときに、誤って系が切
り替わる可能性もある。

【０００８】従来の第２の方法においては、通信データ
にデータエラーが発生した場合に、現用系と予備系のデ
ータが偶然に一致し、本来双方のデータが異なるにも関
わらず、その偶然の一致によって系が切り替わり、誤っ
たデータが出力されるという課題がある。また、位相同
期の処理時間分だけ系の切替が遅くなるという課題もあ
る。

【０００９】そのため、出力するＡＴＭセル流の連続性
を保証しつつ、現用系から予備系へ通信データバッファ
の切替えを迅速かつ適切に行なうことができる切替回路
が求められている。

【００１０】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、固定又は可変ビット長でなる転
送単位毎の通信データを入力順に蓄積して出力する現用
系及び予備系の通信データバッファ内の通信データの一
致検出時に系切替えを行なう通信データバッファの切替
回路において、(1) 現用系及び予備系のバッファに蓄積
される通信データ内の所定ビット長の一部データを抽出
する現用系及び予備系の一部データ抽出手段と、(2)こ
れら一部データ抽出手段によって抽出された現用系及び
予備系の一部データを、現用系及び予備系のバッファに
蓄積された通信データの入力順が明らかな形で保持す
る、現用系及び予備系のバッファとは別個に設けられた
現用系及び予備系の一部データ保持手段と、(3)現用系
バッファの出力対象の通信データに対応した現用系の一
部データ保持手段内の一部データと、この一部データに
対応する予備系の一部データ保持手段内の一部データと
を検出すると共に、この検出された双方の一部データか
ら、保持時点が新しい所定数の一部データ同士の一致を
検出する一致検出手段と、(4)一致検出手段による一致
検出時に、当該切替回路から出力する通信データの連続
性を保証させて、現用系バッファから予備系バッファへ
の系切替え制御を行なう制御手段と、(5)この系切替え
制御に応じ、今まで予備系であったバッファを現用系バ
ッファとしてその出力通信データを選択する選択手段と
を備えたことを特徴とする。

【００１１】このような構成によれば、現用系及び予備
系バッファに蓄積される通信データの所定ビット長の一
部データを格納する現用系及び予備系の一部データ保持
手段を設けたので、現用系及び予備系共にバッファから
通信データを読み出すことなくデータの比較照合による
一致検出が行なえ、これによって両系に蓄積されている
通信データの一致検出時間が速くなるので、系切り替え
を迅速に行なうことが可能となる。

【００１２】また、比較照合して系を切り替えているの
で、系切替時においても、出力する通信データの連続性
を保証することができる。

【００１３】

【発明の実施の形態】（Ａ）第１の実施形態 以下、本発明による通信データバッファの切替回路を、
ＡＴＭ通信装置におけるＡＴＭセルバッファ回りに適用
した第１の実施形態を図面を参照しながら説明する。こ
こで、図１が、この第１の実施形態の切替回路の構成を
示すブロック図である。

【００１４】図１において、第１の実施形態の無瞬断切
替回路は、０系バッファ１１と、１系バッファ１２と、
０系シフトレジスタ１３と、１系シフトレジスタ１４
と、一致検出回路７と、制御回路１７と、データセレク
タ２２とを具備して構成されている。

【００１５】０系バッファ１１は、入力される０系ＡＴ
Ｍセル１を順次蓄積し、制御回路１７による読出し制御
に応じてその蓄積順に出力するものであり、同様に、１
系バッファ１２は、１系ＡＴＭセル４を順次蓄積し、制
御回路１７による読出し制御に応じて、その蓄積順に出
力するものである。

【００１６】なお、各バッファ１１、１２は、系切替え
時の出力ＡＴＭセルの連続性を確保できるように、最大
限にＡＴＭセル１、４を蓄積できるように容量が選定さ
れている。すなわち、現用系のバッファにＡＴＭセルが
入力されるタイミングと、予備系のバッファにＡＴＭセ
ルが入力されるタイミングとの時間差（遅延時間）とし
て生じる最大の時間差をも吸収できるように、各バッフ
ァ１１、１２の容量が選定されている。

【００１７】０系シフトレジスタ１３は、０系バッファ
１１に順次入力されて蓄積される５３バイト構成のＡＴ
Ｍセル１内の所定位置の一部データ（以下、Ｎバイトデ
ータと呼ぶ）２を、その入力順に順次シフトして格納す
るＮバイトシフトレジスタである。同様に、１系シフト
レジスタ１４は、１系バッファ１２に順次入力されて蓄
積されるＡＴＭセル４内のＮバイトデータ３を、その順
に順次シフトして格納するＮバイトシフトレジスタであ
る。

【００１８】例えば、図２に示すように、０系バッファ
１１に最初にＡＴＭセルＡが入力されて蓄積された場
合、そのＡＴＭセルＡ内のＮバイトデータＡ’が０系シ
フトレジスタ１３に入力されて格納され、同様に、ＡＴ
ＭセルＢ、Ｃ、Ｄが０系バッファ１１に蓄積される毎
に、ＡＴＭセルＢ、Ｃ、Ｄ内のＮバイトデータＢ’、
Ｃ’、Ｄ’が０系シフトレジスタ１３に入力されて格納
されるようになっている。

【００１９】ここで、Ｎバイトデータは、ＡＴＭセルか
ら取り出す位置が固定されていれば、その位置は任意で
ある。例えば、ＡＴＭセルのヘッダ部分から取り出すよ
うにしても良く、ＡＴＭセルのデータフィールドから取
り出すようにしても良く、Ｎバイトも連続したＮバイト
でも、間欠的な位置から取り出した計Ｎバイトであって
も良い。

【００２０】また、各シフトレジスタ１３、１４の段数
は、各バッファ１１、１２のＡＴＭセルの蓄積可能数と
等しくなっている。

【００２１】なお、図示は省略しているが、各バッファ
１１、１２の前段にはそれぞれ、ＡＴＭセルからＮバイ
トデータを抽出するＮバイトデータ抽出回路が設けられ
ており、抽出されたＮバイトデータが対応するシフトレ
ジスタ１３、１４に与えられるようになされている。

【００２２】一致検出回路７は、０系及び１系シフトレ
ジスタ１３及び１４に格納された双方のＮバイトデータ
５及び６を比較し、Ｎバイトデータ５及び６が一致した
場合に一致検出信号１０を制御回路１７へ出力するもの
である。なお、比較する２個のＮバイトデータ５及び６
は、信号線は省略しているが、制御回路１７によって指
示される。

【００２３】一致検出回路７は、制御回路１７の制御下
で、詳細には、現用系となっっている例えば０系バッフ
ァ１１が、ＡＴＭセル１５を読み出し中であれば、その
ＡＴＭセル１５に対応する０系シフトレジスタ１３内の
Ｎバイトデータ５を、予備系となっている１系シフトレ
ジスタ１４内の全てのＮバイトデータ（６）と比較し、
これによって現用系のＮバイトデータ５と一致する予備
系のＮバイトデータ（６）を検出するものである。ま
た、一致検出回路７は、制御回路１７の制御下で、その
検出後においては、現用系及び予備系共に、その検出さ
れたＮバイトデータ以降（Ｎバイトデータ入力側方向）
に格納された所定数ＰのＮバイトデータ同士の比較照合
をＰ回繰り返し、この結果、双方の全て（Ｐ個）のＮバ
イトデータが一致した場合に一致検出信号１０を制御回
路１７へ出力するものである。

【００２４】すなわち、一致検出回路７は、制御回路１
７の制御下で、読出し中のＡＴＭセルから後方Ｐ段の一
致を確認し、読出し中のＡＴＭセルの予備系のバッファ
位置の確認を確実に行なうように機能している。言い換
えると、一致検出の後方保護を行なうように機能してい
る。

【００２５】また、一致検出回路７は、現用系の例えば
０系バッファ１１がＡＴＭセルの読出し待機中であれ
ば、読出し要求があった場合に読み出されるＡＴＭセル
に対応する０系シフトレジスタ１３内のＮバイトデータ
５を、予備系の１系シフトレジスタ１４内の全てのＮバ
イトデータと上記同様に比較照合することによって一致
検出を行なう。

【００２６】制御回路１７は、両系バッファ１１及び１
２、一致検出回路７、並びに、データセレクタ２２を制
御し、又は管理するものである。

【００２７】制御回路１７は、現用系のバッファ１１又
は１２における読出し中のＡＴＭセル位置や、読出し待
機中であれば次に読出すＡＴＭセル位置を管理するもの
である。

【００２８】また、制御回路１７は、外部からの切替え
要求信号２１を受信した場合に、０系及び１系バッファ
１１及び１２に図示しないバッファ制御信号を出力して
バッファ１１及び１２のＡＴＭセル読出し、あるいは読
出し停止制御を行ない、また、一致検出回路７に比較一
致検出を実行させる制御を行なうようになっている。

【００２９】さらに、制御回路１７は、上述のような一
致検出回路７の検出動作を制御するものであり、一致検
出回路７から一致検出信号１０を受けた場合に、ＡＴＭ
セル廃棄要求信号（廃棄するセルの指示情報を含む）１
６又は１９をその時点で予備系のバッファ１１又は１２
へ出力することによって、予備系のバッファ（例えば１
２）の出力先頭段のＡＴＭセルから、現用系のバッファ
１１が読み出し中あるいは読み出し中でなければ次に読
み出されるバッファ１１のＡＴＭセルに対応するバッフ
ァ１２のＡＴＭセルまでを廃棄する制御を行なうもので
ある。

【００３０】さらにまた、制御回路１７は、このような
廃棄制御後においては、切替指示信号１８をデータセレ
クタ２２へ出力することによって系切り替え制御を行な
うものである。

【００３１】データセレクタ２２は、切替指示信号１８
に応じて、新たに現用系となるバッファ１１又は１２か
ら出力されるＡＴＭセル１５又は２０を選択して選択し
たＡＴＭセル２３を次段の処理部に出力するものであ
る。

【００３２】次に、以上のような構成を有する第１の実
施形態の切替回路の動作を図３〜図６を参照して説明す
る。

【００３３】図３に示すように、現在、０系バッファ１
１が現用系、１系バッファ１２が予備系であり、０系バ
ッファ１１に出力側（前方）から入力側に向かって順に
ＡＴＭセルＣ、Ｄ、Ｅ、…が蓄積され、１系バッファ１
２に前方から順にＡＴＭセルＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、
…が蓄積されているものとする。

【００３４】また、０系シフトレジスタ１３の３段目か
ら順に、０系バッファ１１に蓄積されたＡＴＭセルＣ、
Ｄ、Ｅ、…のＮバイトデータＣ’、Ｄ’、Ｅ’、…が格
納され、一方、１系シフトレジスタ１４の１段目から順
に、１系バッファ１２に蓄積されたＡＴＭセルＡ、Ｂ、
Ｃ、Ｄ、Ｅ、…のＮバイトデータＡ’、Ｂ’、Ｃ’、
Ｄ’、Ｅ’、…が格納されているものとする。

【００３５】さらには、０系バッファ１１のＡＴＭセル
Ｃが読み出し中であり、データセレクタ２２が０系バッ
ファ１１から出力されたＡＴＭセルＢを選択して出力し
た状態であるとする。

【００３６】このような状態下で、外部からの系切替要
求信号２１が制御回路１７に入力されると、一致検出回
路７によって、０系及び１系シフトレジスタ１３、１４
に格納されたデータの比較が開始される。

【００３７】この時点では、０系が現用系なので、０系
バッファ１１から読み出されているＡＴＭセルＣに対応
した０系シフトレジスタ１３内のＮバイトデータＣ’
と、予備系の１系シフトレジスタ１４内の全てのＮバイ
トデータＡ’〜Ｅ’、…とが比較される。

【００３８】これによって、現用系のＮバイトデータ
Ｃ’と一致する予備系のＮバイトデータＣ’が検出され
ると、図４に破線枠３１及び３２で示すように、現用系
及び予備系共にその検出されたＮバイトデータＣ’以降
に格納されたＰ個のＮバイトデータ、ここでは、０系シ
フトレジスタ１３のＤ’、Ｅ’、…のＰ個と、１系シフ
トレジスタ１４のＤ’、Ｅ’、…のＰ個との比較照合動
作がＰ回繰り返される。

【００３９】これによって、双方の全Ｐ＋１個のデータ
Ｃ’、Ｄ’、Ｅ’、…とが一致したとすると、一致検出
信号１０が制御回路１７へ出力される。

【００４０】この一致検出信号１０が入力された制御回
路１７によって、図５に示すように予備系の１系バッフ
ァ１２へＡＴＭセル廃棄要求信号９が出力され、これに
よって、１系バッファ１２に蓄積された図４に示す先頭
のＡＴＭセルＡから、現用系の０系バッファ１１の読み
出し中のＡＴＭセルＣと一致する１系バッファ１２のＡ
ＴＭセルＣまでが廃棄される。

【００４１】この結果、図５に示すように、１系バッフ
ァ１２の最前方にＡＴＭセルＤが配置されることにな
る。また、この間、０系バッファ１１から読み出し中で
あったＡＴＭセルＣはデータセレクタ２２を介して出力
された状態となる。

【００４２】このようなＡＴＭセル廃棄処理完了後、図
６に示すように、制御回路１７からデータセレクタ２２
へ切替指示信号１８が出力され、データセレクタ２２に
よって系切り替えが実行され、現用系の０系が予備系と
なり、予備系の１系が現用系となり、予備系となった１
系バッファ１２から読み出されたＡＴＭセルＤが選択さ
れて出力される。

【００４３】第１の実施形態によれば、０系及び１系の
バッファ１１及び１２に蓄積されるＡＴＭセルの一部の
Ｎバイトデータを格納するシフトレジスタ１３及び１４
を設けたので、０系及び１系共にバッファ１１、１２か
らＡＴＭセルを読み出すことなくデータの比較照合が行
なえ、これによって両系に蓄積されているＡＴＭセルの
一致位置の検出時間が速くなり、この結果、系切り替え
を迅速に行なうことが可能となる。

【００４４】また、Ｐ個のＮバイトデータをＰ回繰り返
して比較照合することにより一致検出を行なって系切り
替えを実行するので、０系及び１系の比較対象となるＡ
ＴＭセル以降の後方保護が可能となり、従来のようなデ
ータエラーが起因する０系及び１系の偶然の一致による
系切り替えを防止することが可能となる。

【００４５】さらに、この第１の実施形態によっても、
比較照合して出力するＡＴＭセルを決定しているので、
系の切替時においても、出力ＡＴＭセルの連続性を確保
することができる。

【００４６】（Ｂ）第２の実施形態 次に、第２の実施形態の通信データバッファの切替回路
を図７を参照して説明する。但し、この図７に示す第２
の実施形態において図１に示した第１の実施形態の各部
に対応する部分には同一符号を付し、その説明を省略す
る。

【００４７】図７に示す第２の実施形態の切替回路が、
図１に示した第１の実施形態と異なる点は、０系シフト
レジスタ１３のデータ出力側に、Ｈ個のレジスタからな
る第２の０系シフトレジスタ（図７では０系シフトレジ
スタＡと表記）２４を接続し、１系シフトレジスタ１４
のデータ出力側に、Ｈ個のレジスタからなる第２の１系
シフトレジスタ（図７では１系シフトレジスタＡと表
記）２５を接続して構成し、また、一致検出回路７が第
１の実施形態で説明した後方保護の他に、後述する前方
保護を行なうようにしたことにある。

【００４８】すなわち、０系及び１系バッファ１１及び
１２のＡＴＭセルの蓄積可能数に対応する０系及び１系
シフトレジスタ（以下、第１の０系及び１系シフトレジ
スタと呼ぶ）１３及び１４のそれぞれの最後尾（データ
出力側）に、第２の０系、１系シフトレジスタ２４、２
５を接続したので、言い換えれば、各バッファ１１、１
２のデータ出力位置よりも深い（古い）位置にシフトレ
ジスタ２４、２５を追加したので、Ｎバイトデータを格
納するレジスタ段数が、（各バッファ１１、１２のＡＴ
Ｍセル蓄積可能数）＋（Ｈ個のレジスタ数）となってい
る。

【００４９】このように構成することによって、一致検
出回路７による０系及び１系のＮバイトデータの一致検
出を第１の実施形態で説明した後方保護動作だけでな
く、前方保護動作を行なうことでも実現可能となる。

【００５０】従って、第２の実施形態における一致検出
回路７は、第１の実施形態で説明した機能の他に、現用
系及び予備系共にその検出されたＮバイトデータ以前
（Ｎバイトデータ出力側方向）に格納された所定数Ｈの
データ同士の比較照合をＨ回繰り返す前方保護動作を行
ない、この結果、前方保護動作及び後方保護動作による
現用系及び予備系の全てのデータが一致した場合に一致
検出信号１０を制御回路１７へ出力する。

【００５１】また、このような前方及び後方保護動作に
よるデータの一致を検出した後の系切替え処理は、第１
の実施形態で説明したと同様に、必要に応じて予備系の
ＡＴＭセル廃棄が行なわれ、この後、現用系と予備系と
の系切り替えが行なわれることになる。

【００５２】第２の実施形態の切替回路によれば、第１
の実施形態と同様な効果を奏すると共に、これに加え
て、以下の効果を奏することができる。

【００５３】０系及び１系のシフトレジスタのデータシ
フト格納段数を、バッファ１１、１２のＡＴＭセル蓄積
可能数よりもＨ段多くすることによって、既にバッファ
１１、１２から読出した若しくは廃棄したＡＴＭセル列
にまで、０系及び１系のデータ一致の検証を行なうこと
が可能となるので、第１の実施形態よりも一致検証範囲
を広くすることが可能となる。このことによって、現用
系の切替え対象ＡＴＭセルに対応したシフトレジスタ内
のＮバイトデータの後方保護だけでなく、追加された前
方のシフトレジスタ内のＮバイトデータに対してもデー
タ列として連続した一致検証、すなわち前方保護が可能
となるので、一致の精度をより向上させることが可能と
なる。

【００５４】（Ｃ）第３の実施形態 次に、第３の実施形態の通信データバッファの切替回路
を図８を参照して説明する。

【００５５】上記第１及び第２の実施形態においては、
一致検出回路７に一致検出動作を実行させる前に、制御
回路１７が、バッファ１１及び１２の読出し停止及び書
込み停止を行なうものであったが、この第３の実施形態
は、バッファ１１及び１２の読出し停止及び書込み停止
を行なうことなく、一致検出回路７による一致検出動作
を実行できるようにしたものである。なお、説明の便宜
上、第１及び第２の実施形態と、第３の実施形態との説
明を切り分けたが、第１及び第２の実施形態に第３の実
施形態の特徴構成を設けることが実際的である。

【００５６】図８（Ａ）において、この第３の実施形態
においては、一致検出回路７に、制御回路１７による制
御を受ける現用系のバッファ１１又は１２における読出
し位置をマークする読出し位置ウォークシフトレジスタ
５０と、制御回路１７による制御を受ける一致検出結果
の表示用のウォークシフトレジスタ５１とを設けてい
る。なお、これらウォークシフトレジスタ５０及び又は
５１を、制御回路１７内に設けるようにしても良い。

【００５７】ここで、ウォークシフトレジスタ３４（５
０又は５１）は、データの前進、後進、及び保持動作を
行なうものである。ウォークシフトレジスタ３４は、図
８（Ｂ）に示すように、基本構成要素（１段分の構成要
素）３５が縦続接続されて構成されており、その基本構
成要素３５は、セレクタ３６と、Ｄフリップフロップ
（ＤＦＦ）３７とから構成されている。

【００５８】セレクタ３６は、その第１選択制御端Ｓ０
に後進を指示する後進指示信号３８の“１”が供給され
ている場合は、第１データ入力端Ａに入力される前段の
Ｄフリップフロップ（ＤＦＦ）の出力データ４１が選択
され、セレクタ３６に接続されている処理対象段のＤフ
リップフロップ３７のデータ入力端Ｄへ出力され、これ
によってデータの後進が行なわれる。

【００５９】また、セレクタ３６の第２選択制御端Ｓ１
に前進を指示する前進指示信号３９の“１”が供給され
ている場合は、第３データ入力端Ｃに入力される後段の
Ｄフリップフロップの出力データ４２が選択され、処理
対象段のＤフリップフロップのデータ入力端Ｄへ出力さ
れ、これによってデータの前進が行なわれる。

【００６０】さらに、セレクタ３６の第１及び第２選択
制御端Ｓ０、Ｓ０に後進指示信号３８及び前進指示信号
３９の“０”が供給されている場合は、第２データ入力
端Ｂに入力される当該処理対象段のＤフリップフロップ
３７の出力データ４３が選択され、処理対象段のＤフリ
ップフロップ３７のデータ入力端Ｄへ出力され、これに
よってデータの保持動作が行なわれる。

【００６１】なお、ウォークシフトレジスタ３４の各Ｄ
フリップフロップ（３７）は、プリセット又はリセット
動作によって個別に所定のビット値を設定され得るもの
である。

【００６２】上述した第１の実施形態の技術思想に、ウ
ォークシフトレジスタを導入した場合には、読出し位置
ウォークシフトレジスタ５０及び一致検出結果表示ウォ
ークシフトレジスタ５１の段数は共に、各系のシフトレ
ジスタ１３、１４の段数と同じで良く、また、上述した
第２の実施形態の技術思想に、ウォークシフトレジスタ
を導入した場合には、読出し位置ウォークシフトレジス
タ５０の段数はシフトレジスタ１３及び１４の段数と同
じで、一致検出結果表示ウォークシフトレジスタ５１の
段数は、前方保護をも考慮した各系のシフトレジスタ１
３及び２４、１４及び２５の段数と同じで良い。

【００６３】以下、この第３の実施形態の切替回路の動
作を、特に、制御回路１７や一致検出回路７によるウォ
ークシフトレジスタ５０及び５１に対する制御動作等を
中心にして説明する。なお、以下においては、０系が現
用系で、１系が予備系にあるとして説明を行なう。

【００６４】読出し位置マークウォークシフトレジスタ
５０においては、現用系である０系のバッファ１１の読
出し中又はこれから読み出されるＡＴＭセルに対応した
位置（段）にマーク（例えば“１”）が付与されてい
る。

【００６５】制御回路１７は、外部から切替え要求信号
２１が与えられる前においては、０系バッファ１１にＡ
ＴＭセルが格納される毎に、シフトレジスタ１３の前進
動作と連動して読出し位置マークウォークシフトレジス
タ５０を前進動作させ、０系バッファ１１からＡＴＭセ
ルが読み出される毎に読出し位置マークウォークシフト
レジスタ５０を後進動作させる。これにより、読出し位
置マークウォークシフトレジスタ５０の読出し位置マー
クは、シフトレジスタ１３における読出し中又はこれか
ら読み出されるＡＴＭセルに対応した位置を示してい
る。

【００６６】制御回路１７は、外部から切替え要求信号
２１が与えられると、両系バッファ１１及び１２の読出
し及び書込みを停止させることなく、読出し位置マーク
ウォークシフトレジスタ５０の読出し位置マークが示し
ている０系シフトレジスタ１３のＮバイトデータと一致
する、予備系である１系シフトレジスタ１４のＮバイト
データの探索を一致検出回路７に実行させる。ここで、
発見できない場合には、不一致を示す一致検出信号１０
が制御回路１７に与えられ、切替えができない旨等の異
常報知がなされる。

【００６７】一致するＮバイトデータが１系シフトレジ
スタ１４に存在すれば、一致検出結果表示ウォークシフ
トレジスタ５１の該当位置（段）に一致を示す値
（“１”）がセットされる。

【００６８】その後、読出し位置マークウォークシフト
レジスタ５０の読出し位置マークを基準として、第１又
は第２の実施形態で説明したような後方保護及び又は前
方保護のためのＮバイトデータの比較照合が実行され、
比較結果が一致検出結果表示ウォークシフトレジスタ５
１に逐次セットされる。

【００６９】ここで、制御回路１７は、この一致検出動
作中において、０系バッファ１１に新しいＡＴＭセルが
到来して格納させたときや、一致検出動作中において、
０系バッファ１１からの新しいＡＴＭセルの読出しに移
行したときには、読出し位置マークウォークシフトレジ
スタ５０に対して、適宜、前進、後進又は保持動作を実
行させて、読出し位置マークの位置を、一致検出動作開
始時の読出しＡＴＭセルの位置に保持させ、比較照合基
準がＡＴＭセルの蓄積、読出しによって変化することを
阻止する。なお、制御回路１７は、一致検出動作中にお
ける０系バッファ１１への到来セルや読出しセルの数を
管理する。

【００７０】また、制御回路１７は、一致検出動作中に
おいて、１系バッファ１２に新しいＡＴＭセルが到来し
て格納させたときには、一致検出結果表示ウォークシフ
トレジスタ５１に対して、適宜、前進、後進又は保持動
作を実行させて、読出し位置マークの位置を基準とした
一致検出結果の格納位置を保持させる。なお、制御回路
１７は、一致検出動作中における１系バッファ１２への
到来セルの数を管理する。

【００７１】一致検出回路７は、以上のような後方保護
及び又は前方保護のための比較照合が終了すると、その
比較照合結果の妥当性を、一致検出結果表示ウォークシ
フトレジスタ５１の格納内容に基づき判断し、一致又は
不一致を示す一致検出信号１０を制御回路１７に与え
る。

【００７２】制御回路１７は、不一致を示す一致検出信
号１０が与えられたときには、切替えができない旨等の
異常報知を行なう。

【００７３】これに対して、制御回路１７は、一致を示
す一致検出信号１０が与えられたときには、一致検出動
作中における０系バッファ１１への到来セルや読出しセ
ルの数に基づいて、読出し位置マークウォークシフトレ
ジスタ５０の読出し位置マークを、前進、後進又は保持
動作を通じて正しい位置に修正すると共に、一致検出動
作中における１系バッファ１１への到来セル数に基づい
て、一致検出結果表示ウォークシフトレジスタ５１の格
納内容を、前進、後進又は保持動作を通じて正しい位置
に修正する。

【００７４】その後、修正された読出し位置マークに対
応する１系バッファ１２内のＡＴＭセルまでの古いＡＴ
Ｍセルを廃棄させ、その後、データセレクタ２２に０系
から１系への切替えを指示して、系の切替えを実行させ
る。なお、この廃棄処理中に１系バッファ１２にＡＴＭ
セルが到来して格納されたときには、一致検出結果表示
ウォークシフトレジスタ５１も前進させる。その後、読
出し位置マークウォークシフトレジスタ５０の読出し位
置マークに対応する一致検出結果表示ウォークシフトレ
ジスタ５１における位置の次の位置（系切替え直後の１
系バッファ１２からの読出し位置）に、読出し位置マー
クウォークシフトレジスタ５０の読出し位置マークをセ
ットし直し、一致検出結果表示ウォークシフトレジスタ
５１をクリアして切替え処理を完了する。

【００７５】この第３の実施形態の切替回路によって
も、第１及び第２の効果とほぼ同様な効果を奏すること
ができる。これに加えて、第３の実施形態によれば、一
致検出基準となる現用系のＡＴＭセルの読出し位置（次
に読出す位置のことをあり得る）を管理するウォークシ
フトレジスタや、各段での一致検出結果を管理するウォ
ークシフトレジスタを設けたので、読出し位置や各段で
の一致検出結果を任意に変化させることができ、系切替
え動作のための一致検出動作やＡＴＭセルの廃棄動作時
等においても、各系のバッファ１１、１２をアクセスで
きるという効果を奏することができる。すなわち、系切
替え時によって、出力ＡＴＭセルの送出が遅延されるよ
うなことや、バッファ前段回路での処理を停止させるよ
うなことを防止することができる。

【００７６】（Ｄ）他の実施形態 上記第１及び第２の実施形態においては、ＡＴＭセルを
伝送する通信システムに適用した場合について説明した
が、パケットデータのようにデータ長が可変する場合の
通信システムにも適用可能である。ＳＴＭ等の固定長デ
ータを扱う通信システムにも有効である。

【００７７】また、シフトレジスタの代わりに、バッフ
ァの各アドレス空間に対応したラッチ等を用いることに
よって実現することも可能である。

【００７８】さらに、第２の実施形態においては、新た
に追加した第２のシフトレジスタの段数を調整すること
で、前方保護の段数を可変することができる。また、前
方の保護段数が決定されている場合は、シフトレジスタ
を用いずともラッチ等で構成することも可能である。

【００７９】さらにまた、現用系の場合は、比較用のシ
フトレジスタの段数をバッファの蓄積可能数＋前方の保
護段数としなくとも、比較対象データを中心とした前方
の保護段数Ｘと、後方の保護段数Ｙとの和であるＸ＋Ｙ
＋１で構成することも可能である。例えば、現用系とな
り得る基本となる系が定まっており、障害が発生したと
きに一時的に予備系に切替え、復旧時には、再度基本と
なる系に切り戻すような冗長系の場合には、上述のよう
な保護段数の最少化は有効である。

【００８０】また、上記各実施形態の説明においては、
前方保護及び後方保護の場合において、全ての段のＮバ
イトデータが一致した場合に、系の切替えを認めるよう
に説明したが、所定割合（例えば８０％）以上一致する
段があれば、系の切替えを認めるようにしても良い。

【００８１】第３の実施形態においては、現用系及び予
備系の比較対象データのマーカー表示にウォークシフト
レジスタを用いたが、これ以外に、ウォークシフトレジ
スタは、バッファ内のデータの格納又は読出しの順序表
示を行なう場合等にも適用可能である。このようなデー
タの順序表示を行なう場合にも、ウォークシフトレジス
タの前進、後進、保持動作を選択することで、系切替え
時にもバッファのアクセスを継続させることができる。

【００８２】

【発明の効果】以上のように、本発明によれば、現用系
及び予備系バッファに蓄積される通信データの所定ビッ
ト長の一部データを格納する現用系及び予備系の一部デ
ータ保持手段を設けたので、現用系及び予備系共にバッ
ファから通信データを読み出すことなくデータの比較照
合による一致検出が行なえ、これによって両系に蓄積さ
れている通信データの一致検出時間が速くなるので、系
切り替えを迅速に行なうことが可能となり、また、比較
照合して系を切り替えているので、系切替時において
も、出力する通信データの連続性を保証することができ
る。

【図面の簡単な説明】

【図１】第１の実施形態の構成を示すブロック図であ
る。

【図２】図１の各系シフトレジスタに蓄積されるＮバイ
トデータの説明図である。

【図３】図１の回路の動作説明図（その１）である。

【図４】図１の回路の動作説明図（その２）である。

【図５】図１の回路の動作説明図（その３）である。

【図６】図１の回路の動作説明図（その４）である。

【図７】第２の実施形態の構成を示すブロック図であ
る。

【図８】第３の実施形態の要部構成を示すブロック図で
ある。

【符号の説明】

７ 一致検出回路（一致検出手段） １１ ０系バッファ １２ １系バッファ １３ ０系シフトレジスタ １４ １系シフトレジスタ １７ 制御回路（制御手段） ２２ データセレクタ（選択手段）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−98917（ＪＰ，Ａ) 特開 平６−232892（ＪＰ，Ａ) 特開 平８−139731（ＪＰ，Ａ) 特開 平８−111684（ＪＰ，Ａ) 特開 平８−8922（ＪＰ，Ａ) 信学技報 ＣＳ92−48 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/56 H04L 12/28

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 固定又は可変ビット長でなる転送単位毎
   の通信データを入力順に蓄積して出力する現用系及び予
   備系の通信データバッファ内の通信データの一致検出時
   に系切替えを行なう通信データバッファの切替回路にお
   いて、上記現用系及び予備系のバッファに蓄積される通信デー
   タ内の所定ビット長の一部データを抽出する現用系及び
   予備系の一部データ抽出手段と、 これら一部データ抽出手段によって抽出された現用系及
   び予備系の一部データを、上記現用系及び予備系のバッ
   ファに蓄積された 通信データの入力順が明らかな形で保
   持する、上記現用系及び予備系のバッファとは別個に設
   けられた現用系及び予備系の一部データ保持手段と、 上記現用系及び予備系のバッファに蓄積される通信デー
   タ内の所定ビット長の一部データを、通信データの入力
   順が明らかな形で保持する現用系及び予備系の一部デー
   タ保持手段と、 上記現用系バッファの出力対象の通信
   データに対応した現用系の一部データ保持手段内の一部
   データと、この一部データに対応する予備系の一部デー
   タ保持手段内の一部データとを検出すると共に、この検
   出された双方の一部データから、保持時点が新しい所定
   数の一部データ同士の一致を検出する一致検出手段と、 上記一致検出手段による一致検出時に、当該切替回路か
   ら出力する通信データの連続性を保証させて、上記現用
   系バッファから上記予備系バッファへの系切替え制御を
   行なう制御手段と、 この系切替え制御に応じ、今まで予備系であったバッフ
   ァを現用系バッファとしてその出力通信データを選択す
   る選択手段とを備えたことを特徴とする通信データバッ
   ファの切替回路。
2. 【請求項２】 上記一致検出手段が、上記現用系バッフ
   ァの出力対象の通信データに対応した現用系の一部デー
   タ保持手段内の一部データと、この一部データに対応す
   る予備系の一部データ保持手段内の一部データとを検出
   すると共に、この検出された双方の一部データから、保
   持時点が新しい所定数及び古い所定数の一部データ同士
   の一致を検出するものであることを特徴とする請求項１
   に記載の通信データバッファの切替回路。
3. 【請求項３】 上記一致検出手段による一致検出動作時
   にも、上記現用系及び予備系のバッファのアクセスを許
   容させると共に、 上記一致検出手段による一致検出動作中に上記現用系及
   び予備系のバッファのアクセスがあっても、一致検出動
   作させる一部データを変化させずに、上記一致検出手段
   に所定数の一部データの照合結果を得させる一致検出対
   象・結果管理手段を有することを特徴とした請求項１又
   は２記載の通信データバッファの切替回路。