JP3150480B2 - 自動的な位相オフセット較正を有する位相ロックループ - Google Patents

自動的な位相オフセット較正を有する位相ロックループ

Info

Publication number
JP3150480B2
JP3150480B2 JP05386493A JP5386493A JP3150480B2 JP 3150480 B2 JP3150480 B2 JP 3150480B2 JP 05386493 A JP05386493 A JP 05386493A JP 5386493 A JP5386493 A JP 5386493A JP 3150480 B2 JP3150480 B2 JP 3150480B2
Authority
JP
Japan
Prior art keywords
phase
pump
calibration
locked loop
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05386493A
Other languages
English (en)
Other versions
JPH06104745A (ja
Inventor
クレイグ・エム・デイビス
デイビッド・エイ・バイド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25313861&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3150480(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH06104745A publication Critical patent/JPH06104745A/ja
Application granted granted Critical
Publication of JP3150480B2 publication Critical patent/JP3150480B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に位相ロックループ
に関し、特に内部位相アライメント誤差を減少させる方
法及びその装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】図１に
おいて、デジタル位相ロックループ（ＰＬＬ）は、入力
基準信号に対し周波数に関する回復データまたはクロッ
ク信号を生成する。基準信号と回復信号との間の位相差
を示すパルス化誤差信号を与えるために、電荷ポンプ(p
ump)回路と共にデジタル位相比較器が一般に用いられ
る。誤差信号により供給された電荷は、ループフィルタ
内に含まれるコンデンサの両端に制御電圧を生成するの
に用いられる。その制御電圧に従って回復信号の周波数
を変化させるように電圧制御発振器（ＶＣＯ）が動作す
る。
【０００３】ＶＣＯの動作中に、その制御電圧を上昇ま
たは下降させる必要があるので、電荷ポンプ回路は、一
般に、ループフィルタのコンデンサに正の電流パルス及
び負の電流パルスを供給するポンプアップ電流生成器及
びポンプダウン電流生成器を備えている。ポンプダウン
電流生成器が起動されている時間より長い時間に渡って
ポンプアップ電流生成器を作動させることにより正の電
流パルスが合成され、その逆の態様で負の電流パルスが
生成される。従って、ポンプアップ及びポンプダウン電
流生成器が等しい振幅及び立ち上がり時間を有する場合
には、それらのポンプアップ及びポンプダウン電流生成
器が等しい時間間隔だけ同時に起動された際に、ループ
フィルタへの電荷のポンプ作用によって零の正味電流が
送られることになる。
【０００４】残念なことに、電荷ポンプ回路内で使用さ
れるポンプアップ及びポンプダウン電流生成器は、立ち
上がり時間及び／又は電流振幅が異なることがよくあ
る。更に、例えば、オンチップ(on-chip)処理の変動
が、類似したアーキテクチャのポンプ回路内の装置に振
幅の変化を生じさせることがある。その結果、等しくな
い時間のパルス間隔に渡り位相検出器によりポンプアッ
プ及びポンプダウン電流生成器が起動された場合に、ル
ープフィルタに供給される正味電流が零となる。位相検
出器は、基準波形と回復波形との位相が合っていないこ
とを決定した際に、一方のポンプ電流生成器を他方のポ
ンプ電流生成器より長く起動するので、ＰＬＬは、位相
のずれた回復信号及び基準信号を用いて安定化される
（即ち、零電荷ポンプ電流を生成する）ことになる。正
確な周波数の条件下におけるロック定常状態での２〜３
ns程度の小さな位相誤差でさえ、比較的低いクロック速
度（例えば２０MHz）においてサンプリングの不具合に
通じ得る。
【０００５】従って、本発明の目的は、ナノセカンドよ
り小さい位相精度が達成可能となるように正確に整合さ
れる電荷ポンプ生成器を用いた位相ロックループを提供
することにある。
【０００６】
【課題を解決するための手段】要約すれば、本発明は、
自動的な内部位相オフセット較正を有する位相ロックル
ープである。本発明の位相ロックループは、誤差信号に
応じて回復データ信号を生成する電圧制御発振回路を備
えたものである。位相検出器が、回復データ信号と基準
データ信号との間の位相差を決定する。本発明の位相ロ
ックループは更に、前記位相検出器に接続されると共に
前記検出された位相差に応じて誤差信号を生成する電荷
ポンプ回路を備えている。この電荷ポンプ回路は、第１
セットのポンプ信号を提供する第１ポンプ生成器と、第
２セットのポンプ信号を提供する第２ポンプ生成器とを
備えており、これらのポンプ生成器は、誤差信号の生成
を容易にするため互いに接続されるのが好ましい。
【０００７】本発明の位相ロックループは、位相修正サ
イクル及び位相較正サイクルにおける動作間を交番する
ように設計されている。上述のように、位相修正サイク
ルの各々は、最も新しい位相比較に基づいて誤差信号を
生成する。介在する位相較正サイクルの各々において、
較正ネットワークは、基準データ信号及び回復データ信
号が所定の位相関係を有する際に第１及び第２セットの
ポンプ信号が正確に平衡するように第２電荷ポンプ生成
器を調節するよう動作する。好適実施例では、その所定
の位相関係は、互いに同相となっている基準データ信号
と回復データ信号との位相関係に対応する。このように
して、ポンプ生成器の動作特性における不整合性により
基準及び回復波形の間に定常状態位相アライメント誤差
が発生することが防止される。
【０００８】本発明の別の目的及び特徴は、図面と共に
以下の詳細な説明を参照することにより一層容易に明か
となるであろう。
【０００９】
【実施例】図２は、本発明の自動的な内部位相オフセッ
ト較正を備えた位相ロックループ10（ＰＬＬ）の好適実
施例のブロック図を示すものである。この本発明の内部
的に較正が行われるＰＬＬ10は、周期的な基準信号が印
加される入力端子12を備えている。この基準信号及び第
１フィードバックライン16上に現れる回復信号は、第１
及び第２入力ＯＲゲート17,18にそれぞれ入力される。
その基準信号と回復信号との相対的な位相が、第１及び
第２入力ＯＲゲート17,18に接続された従来のデジタル
位相検出器20により比較される。比較対象となる信号間
の位相差を検出すると、位相検出器20は、電荷ポンプ回
路32がポンプノード36における電流を増減させる(sourc
e or sink)ようにするために、ポンプアップライン24及
びポンプダウンライン28を起動させる。
【００１０】以下で説明するように、本発明のＰＬＬ10
は、位相修正モード及び位相較正モードにおける動作間
を交番するように設計されている。ＰＬＬ10が位相修正
モードにある場合、トリガネットワーク40が第１スイッ
チ44を閉鎖してローパス・ループフィルタ48をポンプノ
ード36に接続する。ローパス・ループフィルタ48は、電
荷ポンプ回路32により生成された電流に従って変化する
ＶＣＯ制御電圧を制御ノード52に与える。このＶＣＯ制
御電圧は、第１フィードバックライン16上のＶＣＯ回路
56により印加される回復信号の周波数を決定するもので
ある。
【００１１】従来の技術の欄で説明したように、定常状
態での位相誤差は、従来の位相ロックループ内で発生す
る傾向にある。これは、その電荷ポンプ回路内に含まれ
る相補の電流生成器の動作特性の相違の結果としてのも
のである。本発明の目的は、そのような誤差を有する位
相アライメントを、基準信号と回復信号との間に存在す
る相対的な位相差の各評価間に較正サイクルを実行する
ことにより、実質的に無くすことにある。特に、先行す
る位相修正サイクルの結果が第２フィードバックライン
58により知らされた際に較正サイクルを開始させるため
にトリガネットワーク40が設けられている。
【００１２】図２に示すように、第２フィードバックラ
イン58は、ポンプアップ及びポンプダウンライン24,28
に接続された入力端子を有する第１フィードバックＡＮ
Ｄゲート60により駆動される。トリガネットワーク40
は、第１スイッチ44を開放し、第２スイッチ62を閉鎖す
ることにより、較正サイクルを開始させる。トリガネッ
トワーク40は次いで、較正期間に渡って較正ライン64を
上昇させる。位相検出器20は、完全に同相である基準信
号及び回復信号を受信したかのように、同一のパルス信
号をライン24,28上に生成することで応答する。このよ
うにして、電荷ポンプ回路32内のポンプアップ及びポン
プダウン電流生成器66,68は、較正期間に渡って互いに
起動される。このため、逆方向に向けられたポンプアッ
プ及びポンプダウン電流生成器66,68の動作パラメータ
が同一である場合には、電荷ポンプ回路32は、較正期間
中にノード36へ零の正味電流を供給することになる。例
えばポンプアップ及びポンプダウン電流の振幅またはポ
ンプアップ及びポンプダウン電流生成器66,68間のター
ンオン時間の相違は、較正モードにおける電流が較正ネ
ットワーク72により増減されて零でなくなるという結果
を招くものとなる。較正ネットワーク72は次いで、ポン
プダウン電流生成器68により出力される電流の振幅を、
較正サイクル中に較正ネットワーク７２により蓄積され
た電荷に比例して調節する。このようにして、較正ネッ
トワーク72が、ポンプアップ及びポンプダウン電流生成
器66,68間における振幅または上昇時間の差を補償し
て、基準及び回復信号間で定常状態位相アライメント誤
差が発生するのを防止する。
【００１３】ここで図２を再び参照する。ＶＣＯ回路56
は、好適には電圧制御水晶発振器80及びＮモジュールプ
ログラマブル分周器(programmable divide by N modul
e)84を備えている。係数Ｎの値は一般には、基準信号が
エンコードされる方法に基づいて、及び、回復クロック
信号または回復データ信号をフィードバックライン16上
に送出すべきか否かに基づいて選択される。ノード52に
おいてＶＣＯ回路56に供給される制御電圧は一般に、基
準信号の周波数におけるエネルギーがフィルタ48により
除去された直流波形からなるものである。従って、フィ
ルタ48は、対象となる基準周波数（例えば20MHz）を包
含する阻止帯を有する従来のＲＣフィルタネットワーク
で実施することができる。
【００１４】図２に示すように、較正ネットワーク72
は、制御ノード52に接続された非反転端子を有する演算
増幅器90を備えている。この演算増幅器90の反転端子
は、第２スイッチ62及び積分コンデンサ92に接続され
る。上述のように、第２スイッチ62は各較正サイクル中
で閉鎖される。このため、後続する各々の位相修正サイ
クル中に、コンデンサ92の両端の電圧は、それに先行す
る較正サイクル中に電荷ポンプ回路32へ送られまたは電
荷ポンプ回路32により供給された正味電荷を示す。演算
増幅器90の出力は、コンデンサ92に接続され、ポンプダ
ウン電流生成器68の制御端子（図示せず）にも接続され
る。このため、演算増幅器90の出力は、各々の位相修正
サイクル中にポンプダウン電流生成器68により供給され
る電流を調節するよう働く。このようにして、較正ネッ
トワーク72は、各々の位相修正サイクルの開始に先立っ
てポンプアップ及びポンプダウン電流生成器66,68の動
作特性が整合することを確実にする。
【００１５】図３は、電荷ポンプ回路32内での使用に適
した可調節ポンプダウン電流生成器68を示すものであ
る。可調節ポンプダウン電流生成器68は、ｐチャネルト
ランジスタP1と電流ミラーｎチャネルトランジスタN1,N
2との両方を備えている。図３に示すように、ｐチャネ
ルトランジスタP1のゲートは演算増幅器90によって駆動
される。図２のＰＬＬでの使用に適した位相検出器が米
国特許第4,814,726号に示されており、この引用をもっ
てその説明を織り込んだものとする。
【００１６】トリガネットワーク40は、スイッチ44,62
を駆動するワンショット(one-shot)回路を有する簡単な
状態機械(state machine)を用いて実施可能である。上
述のように、較正サイクルを急発生させるのに必要な信
号の組合わせが、各々の位相修正サイクルの最後に再発
生する。従って、トリガネットワーク40は、介在する位
相修正サイクルが存在しなかった場合にフィードバック
ライン58が連続する較正サイクルを個別に扇動する(ins
tigate)のを防止するように動作する簡単な論理ネット
ワークを備えていることが好ましい。
【００１７】本発明の動作は、図４に示すタイミングチ
ャートを参照することによって一層完全に理解されるで
あろう。図４で示す例において、本発明のＰＬＬ10は、
最初は時間ｔ0において位相修正モードで動作する。時
間ｔ2において、位相検出器20は、入力端子12上に印加
された基準信号とフィードバックライン16上に現れる回
復信号との間の進み位相差ｔ2−ｔ0を検出する。従っ
て、位相検出器20は、ＶＣＯ回路56に供給される制御電
圧を修正するために、時間ｔ1でポンプアップライン24
を上昇させ、その後、時間ｔ3でポンプダウンライン28
を上昇させる。時間ｔ4までに、両方のポンプライン24,
28は論理高レベルに達している。このため、第２フィー
ドバックライン58上に正の遷移が誘導される。第２フィ
ードバックライン58上の時間ｔ5における後続の負の遷
移は、ネットワーク40が時間ｔ6において較正ライン64
を立ち上げることにより較正サイクルを開始させること
を誘導する。
【００１８】較正ライン64の高論理状態は、ＯＲゲート
17,18が位相検出器20に対する入力を同時に立ち上げる
よう誘導することにより位相ロック状態をシミュレート
する。位相検出器20は次いで、時間ｔ7〜ｔ9に渡ってポ
ンプアップ及びポンプダウンライン24,28にパルスを印
加することにより較正サイクルを継続させる。再び、Ａ
ＮＤゲート60が、ポンプライン24,28の立ち上がり時に
時間ｔ8において第２フィードバックライン58上に正の
遷移を生じさせる。時間ｔ10における第２フィードバッ
クライン58上の負の遷移の発生に続き、時間ｔ11におい
て較正ライン64が論理低レベルへ戻った際に、較正サイ
クルが終了する。
【００１９】少数の特定実施例を参照して本発明を説明
してきたが、これらの記述は本発明を例示するものであ
って、本発明を限定するものと解釈されるべきではな
い。当業者であれば、特許請求の範囲に記載の本発明の
思想及び範囲から逸脱することなく様々な修正が可能で
ある。例えば、本発明のＰＬＬは、特に周波数が比較的
高い（例えば20MHzを越える）場合に、全てのクロック
サイクル毎ではなくＮクロックサイクル毎に１回づつ較
正サイクルを実行するよう容易に修正することが可能で
ある。本発明の代替的な実施例によっては、較正サイク
ルは普通の位相修正サイクルと置き換えることができ
る。更に、Ｘnsの遅れまたは進み位相等のように基準信
号と回復信号との間に所定の位相関係が存在する場合、
ＰＬＬは、（例えば、ＯＲゲート17,18にスタガ(stagge
red)信号を出力するようトリガネットワーク40を変更す
ることにより）電荷ポンプ回路を平衡させるよう容易に
変更することができる。
【００２０】
【発明の効果】本発明は上述のように構成したので、ポ
ンプ生成器の動作特性における不整合性により基準及び
回復波形の間に定常状態位相アライメント誤差が発生す
ることを防止し、正確に整合される電荷ポンプ生成器を
用いた位相ロックループを提供することが可能となる。
【図面の簡単な説明】
【図１】従来のデジタル位相ロックループを示すブロッ
ク図である。
【図２】本発明の自動的な内部位相オフセット較正を備
えた位相ロックループの好適実施例を示すブロック図で
ある。
【図３】本発明の位相ロックループ内に含まれる電荷ポ
ンプ回路内での使用に適した可調節ポンプダウン電流生
成器を示すブロック図である。
【図４】本発明の位相ロックループの位相修正動作モー
ド及び位相較正動作モードを示すタイミングチャートで
ある。
【符号の説明】
10 位相ロックループ 12 入力端子 16 第１フィードバックライン 17,18 第１及び第２入力ＯＲゲート 20 デジタル位相検出器 24 ポンプアップライン 28 ポンプダウンライン 32 電荷ポンプ回路 36 ポンプノード 40 トリガネットワーク 44 第１スイッチ 48 ローパス・ループフィルタ 52 制御ノード 56 ＶＣＯ回路 62 第２スイッチ 66,68 ポンプアップ及びポンプダウン電流生成器 72 較正ネットワーク 80 電圧制御水晶発振器 84 Ｎモジュールプログラマブル分周器 90 演算増幅器 92 積分コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイビッド・エイ・バイド アメリカ合衆国ワシントン州98374プヤ ラップ，トゥエンティセブンス・ストリ ート・サウス・イースト・3503 (56)参考文献 特開 昭57−30414（ＪＰ，Ａ) 特開 平２−303852（ＪＰ，Ａ) 特開 昭63−100520（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/199

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】自動的な内部位相オフセット較正を有する
    位相ロックループであって、 誤差信号に応じて回復データ信号を生成する電圧制御発
    振回路と、 基準データ信号と前記回復データ信号との間の位相差を
    示すパルス化誤差信号を生成する位相検出手段であっ
    て、第１及び第２のセットのポンプ信号を組み合わせて
    前記誤差信号を生成するための互いに接続された第１及
    び第２の電荷ポンプ生成器を備えた電荷ポンプ回路を有
    する、位相検出手段と、 前記第１及び第２のセットのポンプ信号の所定の特性
    を、前記基準データ信号と前記回復データ信号との所望
    の位相関係に応じて等価なものにするための較正手段で
    あって、前記所望の位相関係における前記電荷ポンプ回
    路の出力を較正サイクルにおいて検出し、位相修正サイ
    クルにおいて、この検出結果に基づいて前記電荷ポンプ
    回路の出力を調整するよう動作することからなる、較正
    手段とからなり、 前記位相修正サイクルにおいて、前 記基準データ信号及
    び前記回復データ信号が前記所望の位相関係を有する際
    に前記第１及び第２のセットのポンプ信号が正確に平衡
    することを特徴とする、自動的な内部位相オフセット較
    正を有する位相ロックループ。
  2. 【請求項２】前記較正手段により等価にされる前記ポン
    プ信号の所定の特性が、前記第１及び第２のセットのポ
    ンプ信号の電流振幅からなる、請求項１に記載の位相ロ
    ックループ。
  3. 【請求項３】前記較正手段が、 較正サイクル中に第１及び第２の較正パルスをそれぞれ
    生成するように前記第１及び第２の電荷ポンプ生成器を
    誘導するトリガ回路と、 前記第１及び第２の較正パルス間に振幅差が存在する場
    合に該振幅差を検出し、該振幅差に応じて前記第２の電
    荷ポンプ生成器を調節する、演算増幅器ネットワークと
    を備えている、請求項２記載の位相ロックループ。
  4. 【請求項４】前記演算増幅器ネットワークが、 第１及び第２の入力端子及び１つの出力端子を有する演
    算増幅器と、 前記第１の入力端子と前記出力端子との間に接続された
    コンデンサであって、前記第１及び第２の較正パルス間
    の振幅差に応じて電荷を積分し格納するよう配設され
    た、コンデンサとを備えている、請求項３に記載の位相
    ロックループ。
  5. 【請求項５】前記トリガ回路が、 前記演算増幅器の前記第１の入力端子と前記電荷ポンプ
    回路の出力端子との間に接続され、前記較正サイクル中
    に閉じる、第１のスイッチと、 前記電荷ポンプ回路の前記出力端子と前記電圧制御発振
    回路の入力端子との間に接続され、前記較正サイクル中
    に開く、第２のスイッチとを更に備えている、請求項４
    に記載の位相ロックループ。
JP05386493A 1992-03-17 1993-03-15 自動的な位相オフセット較正を有する位相ロックループ Expired - Lifetime JP3150480B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US852639 1992-03-17
US07/852,639 US5166641A (en) 1992-03-17 1992-03-17 Phase-locked loop with automatic phase offset calibration

Publications (2)

Publication Number Publication Date
JPH06104745A JPH06104745A (ja) 1994-04-15
JP3150480B2 true JP3150480B2 (ja) 2001-03-26

Family

ID=25313861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05386493A Expired - Lifetime JP3150480B2 (ja) 1992-03-17 1993-03-15 自動的な位相オフセット較正を有する位相ロックループ

Country Status (4)

Country Link
US (1) US5166641A (ja)
EP (1) EP0561526A2 (ja)
JP (1) JP3150480B2 (ja)
KR (1) KR100256829B1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239585A (en) * 1991-07-30 1993-08-24 Texas Instruments Incorporated Devices, systems, and methods for composite signal decoding
USRE38482E1 (en) 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
US5699387A (en) * 1993-06-23 1997-12-16 Ati Technologies Inc. Phase offset cancellation technique for reducing low frequency jitters
US5334953A (en) * 1993-07-22 1994-08-02 Motorola, Inc. Charge pump bias control in a phase lock loop
EP0647032A3 (en) * 1993-10-05 1995-07-26 Ibm Charge pump circuit with symmetrical current output for phase-controlled loop system.
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
US5604926A (en) * 1995-03-07 1997-02-18 Motorola, Inc. Phase locked loop circuit current mode feedback
US5568520A (en) * 1995-03-09 1996-10-22 Ericsson Inc. Slope drift and offset compensation in zero-IF receivers
US5663689A (en) * 1996-06-26 1997-09-02 International Business Machines Corporation Method and apparatus for providing a high speed charge pump with low static error
JPH1051304A (ja) * 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd Ｐｌｌ
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
FR2754959B1 (fr) * 1996-10-22 1998-12-24 Sgs Thomson Microelectronics Comparateur de phase a tres faible offset
DK124696A (da) * 1996-11-06 1998-05-07 Dsc Communications As Fremgangsmåde og apparat til sammenligning af to logiske signaler samt fremgangsmåde og apparat til frembringelse af et fas
US5831484A (en) * 1997-03-18 1998-11-03 International Business Machines Corporation Differential charge pump for phase locked loop circuits
US6064947A (en) * 1997-08-27 2000-05-16 Texas Instruments Incorporated Time base generator internal voltage-controlled oscillator calibration system and method
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
US6040742A (en) * 1997-09-02 2000-03-21 Lucent Technologies Inc. Charge-pump phase-locked loop with DC current source
US6087902A (en) * 1998-01-28 2000-07-11 Lucent Technologies Inc. Phase-locked loop (PLL) circuit containing a biased phase detector for improved frequency acquisition
US6928128B1 (en) 1999-05-03 2005-08-09 Rambus Inc. Clock alignment circuit having a self regulating voltage supply
DE19939104A1 (de) * 1999-08-18 2001-07-19 Infineon Technologies Ag Ladungspumpe
JP4357674B2 (ja) * 1999-11-24 2009-11-04 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ
US6331830B1 (en) * 2000-02-04 2001-12-18 Rockwell Technologies Llc Self-trimming current source and method for switched current source DAC
FR2819123B1 (fr) * 2000-12-29 2003-04-11 St Microelectronics Sa Pompe de charge a faible bruit pour boucle a verrouillage de phase
US20020176188A1 (en) * 2001-05-25 2002-11-28 Infineon Technologies N.A. Inc. Offset cancellation of charge pump based phase detector
US6504438B1 (en) 2001-09-17 2003-01-07 Rambus, Inc. Dual loop phase lock loops using dual voltage supply regulators
US7009432B2 (en) * 2001-12-20 2006-03-07 Analog Devices, Inc. Self-calibrating phase locked loop charge pump system and method
GB2388978B (en) * 2002-05-14 2004-12-15 Synad Technologies Ltd A phase locking loop frequency synthesiser
TW555994B (en) * 2002-06-12 2003-10-01 Mediatek Inc Group delay test method and device
US7526701B2 (en) * 2002-10-02 2009-04-28 Mediatek Inc. Method and apparatus for measuring group delay of a device under test
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
JP3795884B2 (ja) * 2003-10-17 2006-07-12 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ回路
US7535977B2 (en) * 2004-09-30 2009-05-19 Gct Semiconductor, Inc. Sigma-delta based phase lock loop
FR2879858B1 (fr) * 2004-12-16 2007-03-30 St Microelectronics Sa Procede de correction du dephasage entre deux signaux d'enree d'une boucle a verrouillage de phase et dispositif associe
US7276977B2 (en) * 2005-08-09 2007-10-02 Paul William Ronald Self Circuits and methods for reducing static phase offset using commutating phase detectors
US7173494B2 (en) * 2005-01-20 2007-02-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system
JP4686551B2 (ja) * 2006-01-26 2011-05-25 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド 電圧制御発振器のためのフィードバックシステム内のオフセット補正
KR100719693B1 (ko) * 2006-02-15 2007-05-17 주식회사 하이닉스반도체 Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
KR100869227B1 (ko) * 2007-04-04 2008-11-18 삼성전자주식회사 프리 캘리브레이션 모드를 가진 위상동기루프 회로 및위상동기루프 회로의 프리 캘리브레이션 방법
US7701271B1 (en) 2007-09-24 2010-04-20 Ozmo, Inc. High linearity charge pump method and apparatus
JP5143602B2 (ja) * 2008-03-26 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 位相同期回路
JP2010103707A (ja) * 2008-10-22 2010-05-06 Canon Inc チャージポンプ回路、及びクロック生成器
DE102008053670A1 (de) * 2008-10-29 2010-05-12 Texas Instruments Deutschland Gmbh Vorrichtung und Verfahren zur Erzeugung von Taktsignalen für Gleichspannungswandler
KR101226205B1 (ko) * 2010-12-03 2013-01-28 건국대학교 산학협력단 2단계 부정합 조정 기법을 사용한 전하 펌프
US8718216B2 (en) * 2011-09-23 2014-05-06 International Business Machines Corporation Digital phase detector with zero phase offset
KR102208365B1 (ko) * 2019-09-20 2021-01-27 국방과학연구소 레이더 위상 교정 시스템, 레이더 펄스반복주파수 동기화 방법, 그 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함하는 컴퓨터 판독 가능한 기록매체 및 컴퓨터 프로그램

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008541B1 (ko) * 1986-12-04 1990-11-24 웨스턴 디지탈 코포레이숀 집적회로내에서 정밀전류(precise current)를 발생시키기 위한 바이어스 회로
US4814726A (en) * 1987-08-17 1989-03-21 National Semiconductor Corporation Digital phase comparator/charge pump with zero deadband and minimum offset
JP2879763B2 (ja) * 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路

Also Published As

Publication number Publication date
KR930020855A (ko) 1993-10-20
JPH06104745A (ja) 1994-04-15
KR100256829B1 (ko) 2000-05-15
EP0561526A2 (en) 1993-09-22
US5166641A (en) 1992-11-24
EP0561526A3 (ja) 1994-01-19

Similar Documents

Publication Publication Date Title
JP3150480B2 (ja) 自動的な位相オフセット較正を有する位相ロックループ
US5101117A (en) Variable delay line phase-locked loop circuit synchronization system
US4922141A (en) Phase-locked loop delay line
US5382922A (en) Calibration systems and methods for setting PLL gain characteristics and center frequency
JP4043024B2 (ja) 遅延同期ループ
US7719329B1 (en) Phase-locked loop fast lock circuit and method
US6369660B1 (en) Circuit and method for preventing runaway in a phase lock loop
US7135900B2 (en) Phase locked loop with adaptive loop bandwidth
US6922047B2 (en) Startup/yank circuit for self-biased phase-locked loops
EP1434351A1 (en) Charge pump circuit and PLL circuit using same
US20010052805A1 (en) Delay locked loop circuit having duty cycle correction function and delay locking method
JPS63146613A (ja) 遅延回路
US20100156482A1 (en) Means to detect a missing pulse and reduce the associated pll phase bump
US6066988A (en) Phase locked loop circuit with high stability having a reset signal generating circuit
US5276716A (en) Bi-phase decoder phase-lock loop in CMOS
EP0195500B1 (en) Charge-pump circuit for a phase-locked loop
JPH07202690A (ja) クロック信号発生回路
AU610989B2 (en) Circuit synchronization system
US7816958B2 (en) Means to reduce the PLL phase bump caused by a missing clock pulse
JP2799170B2 (ja) 位相／周波数比較回路
US7310401B2 (en) Programmable frequency detector for use with a phase-locked loop
US6037806A (en) High speed phase/frequency detector
TWI690141B (zh) 電荷泵和鎖相環
EP0480597A2 (en) Phase lock loop
US20040066872A1 (en) Method and apparatus for reducing clock jitter in a clock recovery circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 12