JP3147300B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3147300B2
JP3147300B2 JP25899398A JP25899398A JP3147300B2 JP 3147300 B2 JP3147300 B2 JP 3147300B2 JP 25899398 A JP25899398 A JP 25899398A JP 25899398 A JP25899398 A JP 25899398A JP 3147300 B2 JP3147300 B2 JP 3147300B2
Authority
JP
Japan
Prior art keywords
lead
protection circuit
connect
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25899398A
Other languages
English (en)
Other versions
JPH11150231A (ja
Inventor
威男 藤井
薫 成田
洋子 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25899398A priority Critical patent/JP3147300B2/ja
Publication of JPH11150231A publication Critical patent/JPH11150231A/ja
Application granted granted Critical
Publication of JP3147300B2 publication Critical patent/JP3147300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、入出力、電源等のリードとして定義されてい
ないノンコネクトリードに接続された第１保護回路と、
コネクトリードに接続された第２保護回路とを有し、静
電破壊を防止する半導体装置に関する。
【０００２】
【従来の技術】一般に、リードオンチップ（ＬＯＣ）タ
イプ又はチップオンリード（ＣＯＬ）タイプの半導体に
おいては、内部回路としての入力回路、出力回路、及び
電源回路に接続されたコネクトリードの外に、これらの
回路には確定的には接続されていないノンコネクトリー
ドを備えていることが多い。特に、使用者の要求により
半導体チップ内の配線を自由に変えることができるよう
にしたゲートアレイ等においては、このようなノンコネ
クトリードは、不可避的に存在している。
【０００３】また、ＬＯＣ又はＣＯＬタイプの半導体装
置には、ノンコネクトリード及びコネクトリードを取り
付けたリードフレームが使用されており、半導体チップ
をリードフレームに取り付けたノンコネクトリード及び
コネクトリードで支えた状態で、金属細線のボンディン
グが行われている。したがって、ノンコネクトリード及
びコネクトリードは、通常、リードフレーム内部に半導
体チップを支える位置まで長く延在している。
【０００４】上記したように、リードフレームを使用し
て組み立てられた半導体装置では、コネクトリードとノ
ンコネクトリードとが互いに隣接して配置されている。
この場合、ノンコネクトリード自身は、内部回路とは電
気的に接続されていないリードに電気的に接続され、こ
のリードは、絶縁膜を介してチップ上に延在する一方、
コネクトリードは内部回路と電気的に接続されたリード
に金属細線をボンディングすることによって、接続され
ている。
【０００５】このような半導体装置において、静電気に
よって、ノンコネクトリードに異常に高い電圧が印加さ
れると、リードを通して放電が行われる。この結果、チ
ップ上の絶縁膜に静電破壊が生じる場合がある。
【０００６】上述したノンコネクトリードにおける静電
破壊を防止するために、特開昭６１−１８０４７０号公
報には、ノンコネクトリードに接続されたリードに、サ
ージ電圧放電回路を設けた半導体集積回路装置が提案さ
れている。
【０００７】また、特開平２−１１９１７１号公報に
は、ノンコネクトリードの接続配線パターンに、ダイオ
ードを含む保護回路を接続した半導体集積回路装置が開
示されている。
【０００８】更に、特開平６−１２０４２６号公報にお
いては、マスタースライス方式の集積回路において、ノ
ンコネクトリードに保護ダイオード回路を接続すること
も開示されている。この構成では、コネクトリードに大
きな電圧が印加され、且つ、ノンコネクトリードがコネ
クトリードに隣接している場合には、リードフレームや
ボンディングワイヤのもつ相互インダクタンスにより大
きな電圧が誘起されることによるノンコネクトリードの
絶縁破壊を防止できる。
【０００９】一方、特公昭６３−３４６３号公報では、
ボンディングの際、リードによって素子を支えることが
できないリードフレームが示されている。具体的には、
金属細線で素子と接続するリードと、素子と接続しない
リードを含み、素子と接続しないリードの先端部を素子
と接続するリードの先端部よりも、素子から離れるよう
にした半導体装置用リードフレームが提案されており、
このリードフレームでは、リードの内部先端部間の間隔
を広げることができるため、接続位置ずれに対して余裕
を持たせることができる。
【００１０】
【発明が解決しようとする課題】しかし、特開昭６１−
１８０４７０号公報、特開平２−１１９１７１号公報、
特開平６−１２０４２６号公報のいずれにおいても、ノ
ンコネクトリードにおける絶縁破壊の防止に止まり、ノ
ンコネクトリードの静電放電に伴うコネクトピへの影響
が全く考慮されていない。
【００１１】また、特公昭６３−３４６３号公報は、リ
ード先端部と素子との接続を素子上では行わず、ボンデ
ィングの際、リードによって素子を支持しないリードフ
レームを開示しているだけで、リード先端部を素子（チ
ップ）上で接続するリードオンフレーム（ＬＯＣ）タイ
プの半導体装置における問題点が何ら考慮されていな
い。
【００１２】本発明者の実験によれば、ＬＯＣ又はＣＯ
Ｌタイプの半導体装置において、高電圧の静電電圧がノ
ンコネクトリードに印加されると、このノンコネクトリ
ードに接続されたリードにおけるインダクタンスと、隣
接コネクトリードのリードにおけるインダクタンスとが
相互インダクタンスを構成し、この結果、コネクトリー
ドにも起電力が発生することが確認された。これは、Ｌ
ＯＣタイプの半導体装置におけるノンコネクトリードの
長さが長く、これによるノンコネクトリードのインダク
タンスが無視できないためと推測される。
【００１３】また、コネクトリードに誘導される起電力
は、ノンコネクトリードに印加される静電電圧の立上が
りにおいて極めて高く、その後、急速に減衰することも
判明した。この結果、単に、ノンコネクトリードに絶縁
破壊が生じるだけでなく、コネクトリードに接続された
内部回路、例えば、ＭＯＳＦＥＴのゲート絶縁膜にも、
破壊が生じることが判明した。
【００１４】このように、コネクトリードに誘導される
起電力は、ノンコネクトリードに印加される静電電圧と
互いに異なる振舞を示すため、ノンコネクトリードと、
コネクトリードに、同一の構成の保護回路、或いは、保
護回路を接続しただけでは、コネクトリードに接続され
た内部回路を充分に保護することができない。更に、ノ
ンコネクトリードに印加された静電電圧は、単に、ノン
コネクトリードに隣接したコネクトリードだけでなく、
当該コネクトリードに隣接する他のリードにも影響を及
ぼすことも判明した。
【００１５】そこで、本発明は、ノンコネクトリードに
おける絶縁破壊だけでなく、ノンコネクトリードと隣接
コネクトリード間の相互インダクタンスによるコネクト
リードに接続された回路の破壊をも防止できるリードオ
ンチップ（ＬＯＣ）タイプの半導体装置を提供すること
を課題としている。
【００１６】又、本発明は、ノンコネクトリードに印加
される静電電圧の立上がり時において、内部回路の電圧
上昇を制御することにより、相互インダクタンスの影響
を防止できる半導体装置を提供することを課題としてい
る。
【００１７】又、本発明は、ノンコネクトリード及びコ
ネクトリード間の相互インダクタンスを低減することに
より、コネクトリードに対する影響を軽減する半導体装
置を提供することを課題としている。
【００１８】又、本発明は、ノンコネクトリードの電圧
が、静電気により異常に高い電圧となった場合におい
て、コネクトリードの静電破壊を防止することを課題と
している。ここに、静電破壊とは、素子又は回路に特定
電圧以上の電圧が加わった場合にその素子又は回路が、
物理的に破壊される現象をいい、その特定電圧を静電破
壊電圧という。尚、絶縁破壊とは、素子又は回路に別の
特定電圧以上の電圧が加わった場合にその素子又は回路
に流れる電流が指数関数的に増加する現象をいい、その
別の特定電圧を絶縁破壊電圧という。この場合には、電
圧が通常に復帰すれば素子又は回路は通常の動作に復帰
する。
【００１９】又、本発明は、ノンコネクトリードに隣接
した複数本のコネクトリードに対する影響をも防止でき
る半導体装置を提供することを課題としている。
【００２０】
【課題を解決するための手段】上記の課題を解決するた
めの本発明は、コネクトリードとノンコネクトリードを
有するリードフレームと、前記コネクトリードとノンコ
ネクトリードに電気的に接続されるパッドを備えた半導
体チップとを有する半導体装置であって、前記ノンコネ
クトリードを、前記コネクトリードより短くしてある。
【００２１】又、本発明は、コネクトリードとノンコネ
クトリードを有するリードフレームと、前記コネクトリ
ードとノンコネクトリードに電気的に接続されるパッド
を備えた半導体チップと、前記ノンコネクトリードに接
続された第１保護回路と、前記コネクトリードに接続さ
れた第２保護回路とを有する半導体装置であって、前記
第１保護回路のクランプ特性は、前記第２保護回路のク
ランプ特性より大きく、前記ノンコネクトリードに異常
電圧が加わった場合に、前記第１保護回路は前記コネク
トリードに接続された回路の静電破壊を防止する。
【００２２】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。
【００２３】図１は、本発明の第１実施形態の半導体装
置の平面図である。図１に示すように、第１実施形態の
半導体装置は、半導体チップ１０上に、直線的に配置さ
れた複数のボンディングパッド（ここでは、２２個）１
１と、複数のリード１２（ここでは、２２本）を備えて
いる。ここに、ボンディングパッド１１のうち、４つの
ボンディングパッド１１ａはどのリードとも電気的に接
続されていないボンディングオプションである。一方、
複数のリード１２のうち、残りの１８本のリードはコネ
クトリード１２ｂである。尚、これらノンコネクトリー
ド１２ａ及びコネクトリード１２ｂは、半導体チップ１
０と共に、樹脂封止されている。
【００２４】図１に示すように、ノンコネクトリード１
２ａはコネクトリード１２ｂに比較して著しく短い。し
たがって、ノンコネクトリード１２ａによるインダクタ
ンスは、他のコネクトリード１２ｂのインダクタンスに
比較して小さいため、ノンコネクトリード１２ａに対し
て高電圧の静電電圧が印加されても、隣接するコネクト
リード１２ｂに誘導される起電力は実質上無視できる。
このため、ノンコネクトリード１２ａに高い静電電圧が
加わっても、コネクトリード１２ｂに接続された図示し
ない内部回路は破壊されることはない。
【００２５】図２は、図１に示された第２実施形態の半
導体装置の平面図である。図２に示すように、第２実施
形態の半導体装置においては、図面２の最下部に配置さ
れた２本のコネクトリード１２ｂがボンディングオプシ
ョン１１ａの近傍まで引き延ばされて、且つ、分岐部を
有している。このように、コネクトリード１２ｂを引き
延ばすとともに分岐させることにより、ユーザーの要求
に応じて自在にボンディングオプション１１ａ或いはボ
ンディングパッド１１と、コネクトリード１２ｂとを接
続する。
【００２６】図１及び図２では、ノンコネクトリード１
２ａ及びコネクトリード１２ｂとのインダクタンスを大
きく変化させることにより、ノンコネクトリード１２ａ
に印加される高電圧による他のリードに対する影響を防
止している。
【００２７】図３は本発明の第３実施形態の半導体装置
のブロック図である。図３に示すように、第３実施形態
の半導体装置は、図１及び２と同様に、ＬＯＣタイプの
半導体装置であり、ノンコネクト１２ａ及びコネクトリ
ード１２ｂとを備え、ノンコネクトリード１２ａ及びコ
ネクトリード１２ｂは、半導体チップ上に延在する部分
を有し、その先端部はそれぞれ半導体チップにボンディ
ングされているものとする。この関係で、ノンコネクト
リード１２ａ及びコネクトリード１２ｂは、図示された
ように、それぞれインダクタンスＬ１及びＬ２を有して
いる。また、ノンコネクトリード１２ａ及びコネクトリ
ード１２ｂには、それぞれ第１保護回路１６及び第２保
護回路１７が接続されている。又、コネクトリード１２
ｂは第２保護回路１７を介して内部回路１４に接続され
ている。
【００２８】ここで、図３に示したインダクタンスＬ
１、Ｌ２はコイル素子を意味せず、等価的に発生するイ
ンダクタンスを回路記号として表わしたものである。
【００２９】図示された例では、ノンコネクトリード１
２ａに接続された第１保護回路１６は、抵抗１６２、及
びダイオード等のクランプ素子１６３を含んでいる。
又、コネクトリード１２ｂに接続された第２保護回路１
７は、第１クランプ回路１７２、抵抗１７４、及び第２
クランプ回路１７３とを含んでいる。ここで、第１クラ
ンプ回路１７２及び第２クランプ回路１７３は、ダイオ
ード、バイポーラトランジスタ、ＭＯＳトランジスタに
より構成できるが、単にダイオードのみであってもよ
い。第１クランプ回路１７２及び第２クランプ回路１７
３の一端は、抵抗１７４の両端子にそれぞれ接続され、
他端は接地されている。
【００３０】ここで、図３におけるキャパシタ１６１、
１７１はそれぞれ浮遊容量である。又、図３には、２つ
のクランプ回路、第１クランプ回路１７２及び第２クラ
ンプ回路１７３を図示しているが、いずれか一方を省略
してもよい。
【００３１】本発明においては、第１保護回路１６と第
２保護回路１７とは、互いに異なるクランプ特性、即
ち、保護特性を有している。すなわち、第１保護回路１
６の保護特性が第２の保護回路１７の保護特性よりも小
さくし、ノンコネクトリード１２ａからコネクトリード
１２ｂに誘導される起電力を小さくしている。より具体
的に言えば、第１保護回路１６に含まれている抵抗１６
２の抵抗値は第２保護回路１７に含まれている抵抗１７
４の抵抗値に比較して大きい値としており、これによ
り、ノンコネクトリード１２ａに流れる電流の時間微分
値を小さくし、コネクトリード１２ｂに誘導される起電
力を小さくしている。
【００３２】又、クランプ素子１６３のクランプ能力を
クランプ回路１７２、１７４のクランプ能力より小さく
することにより、同様の効果の達成を図っている。図４
は本発明の第４実施例の半導体装置のブロック図であ
る。図４に示すように、第４実施例の半導体装置におい
ては、ノンコネクトリード１２ａ及びコネクトリード１
２ｂとを備え、コネクトリード１２ｂはそれぞれ内部回
路１４に接続されている。この例の場合、ノンコネクト
リード１２ａはインダクタンスＬ１を有し、コネクトリ
ード１２ｂ、１２ｃはインダクタンスＬ２を有してい
る。
【００３３】又、容量Ｃ１、Ｃ２、Ｃ３は浮遊容量であ
り、浮遊容量Ｃ３の容量値を浮遊容量Ｃ１とＣ２との間
に設定する。
【００３４】この第４実施形態においては、浮遊容量Ｃ
２の充放電は、浮遊容量Ｃ３の充放電に比較して緩慢で
あるように容量値を設定する。すなわち、浮遊容量Ｃ３
の容量値を浮遊容量Ｃ１とＣ２との間に設定する。
【００３５】このように、容量Ｃ２及びＣ３の容量値、
即ち、保護回路の特性を互いに変えることによって、ノ
ンコネクトリード１２ａからコネクトリード１２ｂ、１
２ｃに誘導される起電力の影響をを小さくできる。
【００３６】図５は、本発明の第５実施形態の半導体装
置の回路図である。図５に示すように、第５実施形態の
半導体装置は、ノンコネクトリード１２ａ及びコネクト
リード１２ｂ、１２ｃを備えたＬＯＣタイプの半導体装
置であり、コネクトリード１２ｂの先端部には、保護回
路１７として、クランプ能力の大きいクランプ回路２０
が接続されている。この場合、図示されたように、ノン
コネクトリード１２ａには、等価的には浮遊容量Ｃ１が
接続されている。ノンコネクトリード１２ａに隣接した
コネクトリード１２ｂにおいて過電圧が発生した場合、
破壊に対する静電破壊電圧を増加させ、これによって、
ノンコネクトリード１２ａからの誘導による起電力の影
響を防止している。
【００３７】図６は、本発明の第６実施形態の半導体装
置の回路図である。図６に示すように第６実施形態の半
導体装置においては、クランプ回路２０ｂ、２０ｃは、
ＮＰＮバイポーラトランジスタ（バイポーラトランジス
タ）２０１ｂ、２０１ｃ、当該トランジスタ２０１ｂ、
２０１ｃのエミッタ及びコレクタに接続された抵抗２０
２、２０３、及び、抵抗２０３と一端を共通に接続され
た抵抗２０４とを備えている。
【００３８】クランプ回路２０ｂ、２０ｃのクランプ能
力を大きくするためには、トランジスタ２０１ｂ、２０
１ｃのチャンネル長を短くし、且つ、幅を広くする。そ
れによって、４００Ｖ程度の静電電圧が隣接コネクトリ
ードに発生した場合であっても、ノンコネクトリードか
らの誘導による影響を防止することができた。
【００３９】尚、バイポーラトラ２０１ｂ、２０１ｃに
替えて、ＭＯＳ又はＭＩＳトランジスタその他のトラン
ジスタも同様に用いることができる。
【００４０】ここで、図５及び図６において、抵抗２０
２，２０３は、コンタクト抵抗、配線抵抗等であっても
よい。図７は、本発明の第７実施例の半導体装置のブロ
ック図である。図７に示すように、第７実施例の半導体
装置においては、クランプ回路２０を複数個縦続接続し
ている。この縦続接続の一端は等価的インダクタンスを
介してコネクトリード１２ｂに接続され、他端は内部回
路に接続されている。
【００４１】クランプ回路２０は、半導体基板上に設け
られた島状の不純物拡散領域に形成されたＰＮ接合を複
数個配列したものである。この場合、クランプ回路のク
ランプ能力は、ＰＮ接合の総面積で決まり、総面積が大
きいほどクランプ能力は大きくなる。
【００４２】以上、本発明の実施形態について説明した
が、本発明はこれに限らず、ノンコネクトリード及びコ
ネクトリードとの間の相互インダクタンスを小さくする
ために、ノンコネクトリード及びコネクトリードとを互
いに異なる材料によって形成してもよい。すなわち、誘
電率、透磁率、電気抵抗率、内部損失等に基いて材料が
選択される。
【００４３】
【発明の効果】以上説明した本発明によれば、ノンコネ
クトリードとコネクトリードとを備えたＬＯＣタイプの
半導体装置において、ノンコネクトリードからの誘導に
よって隣接リードに発生する起電力による内部回路等へ
の影響を軽減できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の半導体装置の平面図。
【図２】本発明の第２実施形態の半導体装置の平面図。
【図３】本発明の第３実施形態の半導体装置のブロック
図。
【図４】本発明の第４実施形態の半導体装置のブロック
図。
【図５】本発明の第５実施形態の半導体装置の回路図。
【図６】本発明の第６実施形態の半導体装置の回路図。
【図７】本発明の第７実施形態の半導体装置のブロック
図。
【符号の説明】
１０ 半導体チップ １１ ボンディングパッド １１ａ ボンディングオプション １２ リード １２ａ ノンコネクトリード １２ｂ コネクトリード １４ 内部回路 １６ 第１の保護回路 １７ 第２の保護回路 Ｌ１、Ｌ２ インダクタンス Ｃ１、Ｃ２、Ｃ３ 浮遊容量 ２０ クランプ回路 ２０１ バイポーラトランジスタ
フロントページの続き (56)参考文献 特開 平６−349875（ＪＰ，Ａ) 特開 平11−135707（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 23/50

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 コネクトリードとノンコネクトリードを
    有するリードフレームと、前記コネクトリードとノンコ
    ネクトリードに電気的に接続されるパッドを備えた半導
    体チップとを有する半導体装置であって、 前記ノンコネクトリードは、前記コネクトリードより短
    く、 前記ノンコネクトリードの材料は前記コネクトリードの
    材料と異なる材料であり、 前記ノンコネクトリードと前記コネクトリードの間の相
    互インダクタンスは、同一材料とした場合の相互インダ
    クタンスより小さいことを特徴とする半導体装置。
  2. 【請求項２】 コネクトリードとノンコネクトリードを
    有するリードフレームと、接続パッドを有する半導体チ
    ップを備え、前記コネクトリードを前記パッドにワイア
    ボンディングし、前記ノンコネクトリードを前記パッド
    にワイアボンディングしないリード・オン・チップ（Ｌ
    ＯＣ）又はチップ・オン・リード（ＣＯＬ）型の半導体
    装置であって、 前記ノンコネクトリードは、前記コネクトリードより短
    く、 前記ノンコネクトリードの材料は前記コネクトリードの
    材料と異なる材料であり、 前記ノンコネクトリードと前記コネクトリードの間の相
    互インダクタンスは、同一材料とした場合の相互インダ
    クタンスより小さいことを特徴とする半導体装置。
  3. 【請求項３】 コネクトリードとノンコネクトリードを
    有するリードフレームと、前記コネクトリードとノンコ
    ネクトリードに電気的に接続されるパッドを備えた半導
    体チップと、前記ノンコネクトリードに接続された第１
    保護回路と、前記コネクトリードに接続された第２保護
    回路とを有する半導体装置であって、 前記ノンコネクトリードに異常電圧が加わった場合に、
    前記第１保護回路は前記コネクトリードに接続された内
    部回路の静電破壊を防止することを特徴とする半導体装
    置。
  4. 【請求項４】 前記第１保護回路は、前記第２保護回路
    の電圧上昇を抑制することを特徴とする請求項３記載の
    半導体装置。
  5. 【請求項５】 前記第１保護回路は、前記異常電圧の立
    上がりにおいて、前記第２保護回路の電圧上昇を抑制す
    ることを特徴とする請求項３記載の半導体装置。
  6. 【請求項６】 第２保護回路の絶縁破壊電圧は、前記第
    １保護回路の絶縁破壊電圧より低いことを特徴とする請
    求項３記載の半導体装置。
  7. 【請求項７】 第２保護回路の静電破壊電圧は、前記第
    １保護回路の静電破壊電圧より高いことを特徴とする請
    求項３記載の半導体装置。
  8. 【請求項８】 前記第１保護回路は、第１抵抗と、第１
    クランプ回路とを含み、 前記第１保護回路の入力端子及び出力端子は、前記第１
    抵抗のそれぞれの端子であり、 前記第１保護回路の入力端子は、前記ノンコネクトリー
    ドに接続され、 前記第１保護回路の出力端子には、前記第１クランプ回
    路の一端を接続し、前記第１クランプ回路の他端を接地
    することを特徴とする請求項３記載の半導体装置。
  9. 【請求項９】 前記第１クランプ回路は、ダイオード、
    バイポーラトランジスタ、ＭＯＳトランジスタ、又はＭ
    ＩＳトランジスタのいずれかであることを特徴とする請
    求項３記載の半導体装置。
  10. 【請求項１０】 前記第２保護回路は、第２抵抗と、第
    ２クランプ回路及び／又は第３クランプ回路とを含み、 前記第２保護回路の入力端子及び出力端子は、前記第２
    抵抗のそれぞれの端子であり、 前記第２保護回路の入力端子は前記コネクトリードが電
    気的に接続され、 前記第２保護回路の出力端子は前記内部回路が電気的に
    接続され、 前記第２保護回路の入力端子には、前記第２クランプ回
    路の一端を接続し、前記第２クランプ回路の他端を接地
    し、 前記第２保護回路の出力端子には、前記第３クランプ回
    路の一端を接続し、前記第３クランプ回路の他端を接地
    することを特徴とすることを特徴とする請求項３記載の
    半導体装置。
  11. 【請求項１１】 前記第２クランプ回路及び第３クラン
    プ回路は、ダイオード、バイポーラトランジスタ、ＭＯ
    Ｓトランジスタ、又はＭＩＳトランジスタのいずれかで
    あることを特徴とする請求項１0記載の半導体装置。
  12. 【請求項１２】 前記第１保護回路は、第１抵抗と、第
    １クランプ回路とを含み、 前記第１保護回路の入力端子及び出力端子は、前記第１
    抵抗のそれぞれの端子であり、 前記第１保護回路の入力端子は、前記ノンコネクトリー
    ドに接続され、 前記第１保護回路の出力端子には、前記第１クランプ回
    路の一端を接続し、前記第１クランプ回路の他端を接地
    しており、 前記第２保護回路は、第２抵抗と、第２クランプ回路及
    び／又は第３クランプ回路とを含み、 前記第２保護回路の入力端子及び出力端子は、前記第２
    抵抗のそれぞれの端子であり、 前記第２保護回路の入力端子は前記コネクトリードが電
    気的に接続され、 前記第２保護回路の出力端子は前記内部回路が電気的に
    接続され、 前記第２保護回路の入力端子には、前記第２クランプ回
    路の一端を接続し、前記第２クランプ回路の他端を接地
    し、 前記第２保護回路の出力端子には、前記第３クランプ回
    路の一端を接続し、前記第３クランプ回路の他端を接地
    しており、 前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値より大
    きいことを特徴とする請求項３記載の半導体装置。
  13. 【請求項１３】 前記ノンコネクトリードの浮遊容量が
    Ｃ１であり、前記コネクトリードの浮遊容量がＣ２であ
    り、前記コネクトリードに隣接する他のコネクトリード
    の浮遊容量がＣ３であるときに、Ｃ３は、Ｃ１より大き
    く、Ｃ２より小さいことを特徴とする請求項３記載の半
    導体装置。
  14. 【請求項１４】 前記コネクトリードは、等価的インダ
    クタンスを介して、前記第２保護回路に接続されてお
    り、 前記第２保護回路は、エミッタ及びコレクタにそれぞれ
    負荷抵抗を接続したバイポーラトランジスタと他の抵抗
    とを含み、前記バイポーラトランジスタのエミッタに接
    続された負荷抵抗は接地され、前記バイポーラトランジ
    スタのコレクタに接続された負荷抵抗は前記他の抵抗の
    一端に接続され、前記他の抵抗の一端は等価的インダク
    タンスを介して前記コネクトリードに接続され、前記他
    の抵抗の他端は前記内部回路に接続され、 前記コネクトリードに隣接する他のコネクトリードは、
    前記等価的インダクタンスを介して他の保護回路に接続
    されており、 前記他の保護回路は、エミッタ及びコレクタにそれぞれ
    前記負荷抵抗を接続した他のバイポーラトランジスタと
    別の抵抗とを含み、前記他のバイポーラトランジスタの
    エミッタに接続された負荷抵抗は接地され、前記他のバ
    イポーラトランジスタのコレクタに接続された負荷抵抗
    は前記別の抵抗の一端に接続され、前記別の抵抗の一端
    は等価的インダクタンスを介して前記コネクトリードに
    接続され、前記別の抵抗の他端は前記内部回路に接続さ
    れ、 前記バイポーラトランジスタのチャンネル幅は、前記他
    のバイポーラトランジスタのチャンネル幅より広いこと
    を特徴とする請求項３記載の半導体装置。
  15. 【請求項１５】 前記コネクトリードは、等価的インダ
    クタンスを介して、前記第２保護回路に接続されてお
    り、 前記第２保護回路は、ソース及びドレインにそれぞれ負
    荷抵抗を接続したＭＯＳ又はＭＩＳトランジスタと他の
    抵抗とを含み、前記ＭＯＳ又はＭＩＳトランジスタのソ
    ースに接続された負荷抵抗は接地され、前記ＭＯＳ又は
    ＭＩＳトランジスタのドレインに接続された負荷抵抗は
    前記他の抵抗の一端に接続され、前記他の抵抗の一端は
    等価的インダクタンスを介して前記コネクトリードに接
    続され、前記他の抵抗の他端は前記内部回路に接続さ
    れ、 前記コネクトリードに隣接する他のコネクトリードは、
    前記等価的インダクタンスを介して他の保護回路に接続
    されており、 前記他の保護回路は、ソース及びドレインにそれぞれ負
    荷抵抗を接続した他のＭＯＳ又はＭＩＳトランジスタと
    別の抵抗とを含み、前記他のＭＯＳ又はＭＩＳトランジ
    スタのソースに接続された負荷抵抗は接地され、前記他
    のＭＯＳ又はＭＩＳトランジスタのドレインに接続され
    た負荷抵抗は前記別の抵抗の一端に接続され、前記別の
    抵抗の他端は前記内部回路に接続され、 前記ＭＯＳ又はＭＩＳトランジスタのチャンネル幅は、
    前記他のＭＯＳ又はＭＩＳトランジスタのチャンネル幅
    より広いことを特徴とする請求項３記載の半導体装置。
JP25899398A 1997-09-12 1998-09-11 半導体装置 Expired - Fee Related JP3147300B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25899398A JP3147300B2 (ja) 1997-09-12 1998-09-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-248082 1997-09-12
JP24808297 1997-09-12
JP25899398A JP3147300B2 (ja) 1997-09-12 1998-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH11150231A JPH11150231A (ja) 1999-06-02
JP3147300B2 true JP3147300B2 (ja) 2001-03-19

Family

ID=26538577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25899398A Expired - Fee Related JP3147300B2 (ja) 1997-09-12 1998-09-11 半導体装置

Country Status (1)

Country Link
JP (1) JP3147300B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400204B1 (en) * 2000-07-26 2002-06-04 Agere Systems Guardian Corp. Input stage ESD protection for an integrated circuit

Also Published As

Publication number Publication date
JPH11150231A (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3174636B2 (ja) Ｃｍｏｓ集積回路用静電放電保護
US5907462A (en) Gate coupled SCR for ESD protection circuits
EP1473773B1 (en) Efficient Protection Structure for Reverse Pin-to-Pin Electrostatic Discharge
EP0324185B1 (en) Input protecting circuit in use with a MOS semiconductor device
US5521783A (en) Electrostatic discharge protection circuit
WO2001050533A1 (en) Apparatus for current ballasting esd sensitive devices
US6320232B1 (en) Integrated semiconductor circuit with protective structure for protection against electrostatic discharge
US7186594B2 (en) High voltage ESD-protection structure
US7019382B2 (en) Arrangement for ESD protection of an integrated circuit
EP0371663B1 (en) Integrated circuit output buffer having improved ESD protection
US5365103A (en) Punchthru ESD device along centerline of power pad
US6891206B2 (en) Lateral thyristor structure for protection against electrostatic discharge
US5138413A (en) Piso electrostatic discharge protection device
JP3147300B2 (ja) 半導体装置
JP2003060059A (ja) 保護回路および保護素子
US6288884B1 (en) MOS buffer immun to ESD damage
US6101078A (en) Semiconductor device with protection circuit
JP3574359B2 (ja) 半導体装置
JPH057870B2 (ja)
KR100639221B1 (ko) 반도체회로용 정전기 보호소자
GB2151846A (en) A high voltage destruction-prevention circuit for a semiconductor integrated circuit device
JPH1140746A (ja) サージ保護回路装置およびこれに用いる半導体素子構造
JP4106804B2 (ja) 集積回路用保護装置
JPH06151716A (ja) 半導体集積回路装置
JP3135277B2 (ja) 過電圧保護装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees