JP3127044B2 - ファインピッチ・リード付きｉｃ - Google Patents
ファインピッチ・リード付きｉｃInfo
- Publication number
- JP3127044B2 JP3127044B2 JP04161842A JP16184292A JP3127044B2 JP 3127044 B2 JP3127044 B2 JP 3127044B2 JP 04161842 A JP04161842 A JP 04161842A JP 16184292 A JP16184292 A JP 16184292A JP 3127044 B2 JP3127044 B2 JP 3127044B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- substrate
- fine pitch
- leads
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明はファインピッチ・リー
ド付きＩＣに関するものであり、特に、ＩＣ基板の表裏
両面に高密度に配置してなるファインピッチ・リード付
きＩＣに関するものである。
ド付きＩＣに関するものであり、特に、ＩＣ基板の表裏
両面に高密度に配置してなるファインピッチ・リード付
きＩＣに関するものである。
【０００２】
【従来の技術】従来は、ＩＣが搭載される基板の表裏両
面に前記ＩＣのリードを形成・配置することはなく、一
般的には、当該基板のある一方の面だけに形成・配置す
るようにされていた。しかるに、このような従来の態様
においては、前記基板のある一方の面だけにＩＣのリー
ドが形成・配置されているために、当該リードのファイ
ンピッチ化が阻害されたり、または、リード相互間の絶
縁性の程度に不安が残ったりするという難点があった。
面に前記ＩＣのリードを形成・配置することはなく、一
般的には、当該基板のある一方の面だけに形成・配置す
るようにされていた。しかるに、このような従来の態様
においては、前記基板のある一方の面だけにＩＣのリー
ドが形成・配置されているために、当該リードのファイ
ンピッチ化が阻害されたり、または、リード相互間の絶
縁性の程度に不安が残ったりするという難点があった。
【０００３】
【発明が解決しようとする課題】上記されたように、前
記の従来技術においては、ＩＣが搭載される基板のある
一方の面だけにＩＣのリードが形成・配置されているた
めに、当該リードのファインピッチ化が阻害されたり、
または、リード相互間の絶縁性の程度に不安が残ったり
するという問題点があった。
記の従来技術においては、ＩＣが搭載される基板のある
一方の面だけにＩＣのリードが形成・配置されているた
めに、当該リードのファインピッチ化が阻害されたり、
または、リード相互間の絶縁性の程度に不安が残ったり
するという問題点があった。
【０００４】この発明は上記された問題点を解決するた
めになされたものであり、ＩＣが搭載される基板の表裏
両面にリードを高密度に形成・配置してなるファインピ
ッチ・リード付きＩＣを提供することを目的とするもの
である。
めになされたものであり、ＩＣが搭載される基板の表裏
両面にリードを高密度に形成・配置してなるファインピ
ッチ・リード付きＩＣを提供することを目的とするもの
である。
【０００５】
【課題を解決するための手段】この発明に係るファイン
ピッチ・リード付きＩＣは、厚みΔｔなるＩＣ基板の一
方の表面上に配置された上部リードと前記ＩＣ基板の他
方の表面上に見かけ上、前記上部リードの配置ギャップ
を塞ぐように配置された下部リードとからなるものであ
って、上部リードの先端部の幅に対し、下部リードの先
端部の幅をΔｔ狭くし、かつ両先端部を同様に捻ること
により、上部リードの捻られた先端部端面が、前記下部
リードの捻られた先端部端面と同一平面にされているこ
とを特徴とする。本発明の他の特徴によれば、先端部端
面には切り欠きを設けたり、その切り欠きと同列に貫通
孔設けたりすることができる。
ピッチ・リード付きＩＣは、厚みΔｔなるＩＣ基板の一
方の表面上に配置された上部リードと前記ＩＣ基板の他
方の表面上に見かけ上、前記上部リードの配置ギャップ
を塞ぐように配置された下部リードとからなるものであ
って、上部リードの先端部の幅に対し、下部リードの先
端部の幅をΔｔ狭くし、かつ両先端部を同様に捻ること
により、上部リードの捻られた先端部端面が、前記下部
リードの捻られた先端部端面と同一平面にされているこ
とを特徴とする。本発明の他の特徴によれば、先端部端
面には切り欠きを設けたり、その切り欠きと同列に貫通
孔設けたりすることができる。
【０００６】
【作用】この発明に係るファインピッチ・リード付きＩ
Ｃは、厚みΔｔなるＩＣ基板の一方の表面上に、上部リ
ードが平行に配置されており、また、ＩＣ基板の他方の
表面上には、見かけ上上部リードの配置ギャップをふさ
ぐように、下部リードが平行に配置されている。そし
て、下部リードの先端部の幅を上部リードの先端部の幅
に対してＩＣ基板の厚みΔｔ分だけ狭くしておき、両先
端部を同様に捻り、上部リードの先端部の端面と下部リ
ードの先端部の端面とを同一平面となるようにする。こ
れにより、簡単な構造でありながら、それぞれの先端部
端面が、例えばマザーボードのようなある所定の共通の
基板に対 して同時に接することが可能にされる。ま
た、先端部端面に切り欠きを設けたり、切り欠きに加え
て貫通孔を設けることにより半田との接着性が向上す
る。
Ｃは、厚みΔｔなるＩＣ基板の一方の表面上に、上部リ
ードが平行に配置されており、また、ＩＣ基板の他方の
表面上には、見かけ上上部リードの配置ギャップをふさ
ぐように、下部リードが平行に配置されている。そし
て、下部リードの先端部の幅を上部リードの先端部の幅
に対してＩＣ基板の厚みΔｔ分だけ狭くしておき、両先
端部を同様に捻り、上部リードの先端部の端面と下部リ
ードの先端部の端面とを同一平面となるようにする。こ
れにより、簡単な構造でありながら、それぞれの先端部
端面が、例えばマザーボードのようなある所定の共通の
基板に対 して同時に接することが可能にされる。ま
た、先端部端面に切り欠きを設けたり、切り欠きに加え
て貫通孔を設けることにより半田との接着性が向上す
る。
【０００７】
【実施例】図１は、この発明に係るファインピッチ・リ
ード付きＩＣの実施例に関する概略的な説明用の斜視図
である。図１の（Ａ）において、所要の厚みを有し、所
要の材料からなるＩＣ基板１の上部表面には、その先端
に上部端部２Ａを備えた上部リード２が所定のピッチを
もって形成・配置されており、また、前記ＩＣ基板１の
下部表面には、その先端に下部端部３Ａを備えた下部リ
ード３が所定のピッチをもって形成・配置されている。
そして、図１の（Ｂ）においては、ＩＣ基板１の外部近
傍の湾曲部２Ｂにおいて、上部端部２Ａが前記ＩＣ基板
１に対して直交するように上部リード２が湾曲処理され
ている。なお、図示されてはいないけれども、下部リー
ド３についても同様な湾曲処理が施されている。
ード付きＩＣの実施例に関する概略的な説明用の斜視図
である。図１の（Ａ）において、所要の厚みを有し、所
要の材料からなるＩＣ基板１の上部表面には、その先端
に上部端部２Ａを備えた上部リード２が所定のピッチを
もって形成・配置されており、また、前記ＩＣ基板１の
下部表面には、その先端に下部端部３Ａを備えた下部リ
ード３が所定のピッチをもって形成・配置されている。
そして、図１の（Ｂ）においては、ＩＣ基板１の外部近
傍の湾曲部２Ｂにおいて、上部端部２Ａが前記ＩＣ基板
１に対して直交するように上部リード２が湾曲処理され
ている。なお、図示されてはいないけれども、下部リー
ド３についても同様な湾曲処理が施されている。
【０００８】図２は、上記実施例におけるファインピッ
チ・リード付きＩＣの製造の態様に関する説明図であ
る。図２の（Ａ）の平面図および図２の（Ｂ）の斜視図
において認められるように、ＩＣ基板１の上部表面に
は、ｋなる幅寸法を有する上部リード２用の短冊状の材
料が、前記の幅寸法に等しいｋなるピッチをもって互い
に平行に配置される。そして、前記ＩＣ基板１の下部表
面には、同じくｋなる幅寸法を有する下部リード３用の
短冊状の材料が、見かけ上上部リード２相互間のギャッ
プをふさぐように、その幅寸法に等しいｋなるピッチを
もって互いに平行に配置される。ここで、ＩＣ基板１の
厚みはΔｔであるとする。そして、図２の（Ｃ）におい
ては、上部リード２用の短冊状の材料の所定の部位に対
して上部端部２Ａが形成され、また、下部リード３用の
短冊状の材料の所定の部位に対して下部端部３Ａが形成
される。なお、このときに、ＩＣ基板１の厚みΔｔを考
慮に入れて、下部端部３Ａの幅が上部端部２Ａの幅より
もＩＣ基板１の厚みΔｔだけ小さくされる。このような
処理を施すことにより、上部端部２Ａおよび下部端部３
ＡがそれぞれにＩＣ基板１に対して直交するように上部
リード２および下部リード３の湾曲処理がされたとき
に、前記上部端部２Ａおよび下部端部３Ａのそれぞれの
先端が、例えばマザーボードのようなある所定の基板に
対して同時に接することになる。
チ・リード付きＩＣの製造の態様に関する説明図であ
る。図２の（Ａ）の平面図および図２の（Ｂ）の斜視図
において認められるように、ＩＣ基板１の上部表面に
は、ｋなる幅寸法を有する上部リード２用の短冊状の材
料が、前記の幅寸法に等しいｋなるピッチをもって互い
に平行に配置される。そして、前記ＩＣ基板１の下部表
面には、同じくｋなる幅寸法を有する下部リード３用の
短冊状の材料が、見かけ上上部リード２相互間のギャッ
プをふさぐように、その幅寸法に等しいｋなるピッチを
もって互いに平行に配置される。ここで、ＩＣ基板１の
厚みはΔｔであるとする。そして、図２の（Ｃ）におい
ては、上部リード２用の短冊状の材料の所定の部位に対
して上部端部２Ａが形成され、また、下部リード３用の
短冊状の材料の所定の部位に対して下部端部３Ａが形成
される。なお、このときに、ＩＣ基板１の厚みΔｔを考
慮に入れて、下部端部３Ａの幅が上部端部２Ａの幅より
もＩＣ基板１の厚みΔｔだけ小さくされる。このような
処理を施すことにより、上部端部２Ａおよび下部端部３
ＡがそれぞれにＩＣ基板１に対して直交するように上部
リード２および下部リード３の湾曲処理がされたとき
に、前記上部端部２Ａおよび下部端部３Ａのそれぞれの
先端が、例えばマザーボードのようなある所定の基板に
対して同時に接することになる。
【０００９】図３は、上記実施例におけるファインピッ
チ・リード付きＩＣのリード先端部の各種の態様に関す
る説明図である。ここでは、説明の便宜のために、ファ
インピッチ・リード付きＩＣのリード先端部として上部
端部２Ａを例にとっているが、下部端部３Ａでも同様な
説明ができることは明かである。まず、図３の（Ａ）に
おいて、上部端部２ＡはＩＣ基板１上のパッド４に対し
て、半田５をもって接着されている。ここで、前記上部
端部２ＡのＩＣ基板１の対向面には適数個の（こでは２
個の）切り欠き２１が設けられて、半田５との接着性が
改良されている。次に、図３の（Ｂ）においては、上部
端部２ＡのＩＣ基板１の対向面に設けられた適数個の切
り欠き２１に加えて、適数個の（ここでは３個の）貫通
孔２２が前記切り欠き２１と同列に設けられており、半
田５がこれらの貫通孔２２を通ることによりその接着性
が更に改善される。そして、図３の（Ｃ）においては、
更に別の適数個の（ここでは２個の）貫通孔２２が上部
位置に同列に設けられており、半田５の充填量が適切で
あったか否かの判定が可能にされる。
チ・リード付きＩＣのリード先端部の各種の態様に関す
る説明図である。ここでは、説明の便宜のために、ファ
インピッチ・リード付きＩＣのリード先端部として上部
端部２Ａを例にとっているが、下部端部３Ａでも同様な
説明ができることは明かである。まず、図３の（Ａ）に
おいて、上部端部２ＡはＩＣ基板１上のパッド４に対し
て、半田５をもって接着されている。ここで、前記上部
端部２ＡのＩＣ基板１の対向面には適数個の（こでは２
個の）切り欠き２１が設けられて、半田５との接着性が
改良されている。次に、図３の（Ｂ）においては、上部
端部２ＡのＩＣ基板１の対向面に設けられた適数個の切
り欠き２１に加えて、適数個の（ここでは３個の）貫通
孔２２が前記切り欠き２１と同列に設けられており、半
田５がこれらの貫通孔２２を通ることによりその接着性
が更に改善される。そして、図３の（Ｃ）においては、
更に別の適数個の（ここでは２個の）貫通孔２２が上部
位置に同列に設けられており、半田５の充填量が適切で
あったか否かの判定が可能にされる。
【００１０】
【発明の効果】以上詳細に説明されたように、この発明
に係るファインピッチ・リード付きＩＣは：所定のＩＣ
基板；前記所定のＩＣ基板の一方の表面上に、その幅寸
法ｊと同じピッチｊをもって平行に配置された上部リー
ド；および、前記所定のＩＣ基板の他方の表面上に、見
かけ上前記上部リードの配置ギャップをふさぐように、
その幅寸法ｋと同じピッチｋをもって平行に配置された
下部リード；からなるものであって、前記上部リードの
先端部に湾曲して設けられた上部端部が、前記下部リー
ドの先端部に湾曲して設けられた下部端部と同一平面に
されている；ことを構成上の特徴とするものである。そ
して、このような特徴を有するために、比較的簡単な構
成でありながら、好適な動作をするファインピッチ・リ
ード付きＩＣを確実に実現することができる。
に係るファインピッチ・リード付きＩＣは：所定のＩＣ
基板；前記所定のＩＣ基板の一方の表面上に、その幅寸
法ｊと同じピッチｊをもって平行に配置された上部リー
ド；および、前記所定のＩＣ基板の他方の表面上に、見
かけ上前記上部リードの配置ギャップをふさぐように、
その幅寸法ｋと同じピッチｋをもって平行に配置された
下部リード；からなるものであって、前記上部リードの
先端部に湾曲して設けられた上部端部が、前記下部リー
ドの先端部に湾曲して設けられた下部端部と同一平面に
されている；ことを構成上の特徴とするものである。そ
して、このような特徴を有するために、比較的簡単な構
成でありながら、好適な動作をするファインピッチ・リ
ード付きＩＣを確実に実現することができる。
【図１】 この発明に係るファインピッチ・リード付き
ＩＣの実施例に関する概略的な説明用の斜視図である。
ＩＣの実施例に関する概略的な説明用の斜視図である。
【図２】 上記実施例におけるファインピッチ・リード
付きＩＣの製造の態様に関する説明図である。
付きＩＣの製造の態様に関する説明図である。
【図３】 上記実施例におけるファインピッチ・リード
付きＩＣのリード先端部の各種の態様に関する説明図で
ある。
付きＩＣのリード先端部の各種の態様に関する説明図で
ある。
１：ＩＣ基板； ２：上部リード； ２Ａ：上部端部； ２Ｂ：上部湾曲部； ３：下部リード； ３Ａ：下部端部；
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−148855（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12
Claims (3)
- 【請求項１】 厚みΔｔなるＩＣ基板の一方の表面上に
配置された上部リードと前記ＩＣ基板の他方の表面上に
見かけ上、前記上部リードの配置ギャップを塞ぐように
配置された下部リードとからなるファインピッチ・リー
ド付きＩＣであって、 前記上部リードの先端部の幅に対し、前記下部リードの
先端部の幅をΔｔ狭くし、かつ両先端部を同様に捻るこ
とにより、 前記上部リードの捻られた先端部端面が、前記下部リー
ドの捻られた先端部端面と同一平面にされていることを
特徴とするファインピッチ・リード付きＩＣ。 - 【請求項２】 前記先端部端面には切り欠きが設けられ
ていることを特徴とする請求項１記載のファインピッチ
・リード付きＩＣ。 - 【請求項３】 前記先端部端面には前記切り欠きと同列
に貫通孔が設けられていることを特徴とする請求項１記
載のファインピッチ・リード付きＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04161842A JP3127044B2 (ja) | 1992-05-29 | 1992-05-29 | ファインピッチ・リード付きｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04161842A JP3127044B2 (ja) | 1992-05-29 | 1992-05-29 | ファインピッチ・リード付きｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335463A JPH05335463A (ja) | 1993-12-17 |
| JP3127044B2 true JP3127044B2 (ja) | 2001-01-22 |
Family
ID=15742980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04161842A Expired - Fee Related JP3127044B2 (ja) | 1992-05-29 | 1992-05-29 | ファインピッチ・リード付きｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127044B2 (ja) |
-
1992
- 1992-05-29 JP JP04161842A patent/JP3127044B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335463A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000259091A (ja) | 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置 | |
| JPH11507769A (ja) | テープボールグリッドアレイ回路に用いられるフレキシブルリード | |
| JP2991155B2 (ja) | 電子部品およびその実装構造 | |
| JP3127044B2 (ja) | ファインピッチ・リード付きｉｃ | |
| JP3350352B2 (ja) | 配線パターンを有する半導体装置の支持基体 | |
| JP3334798B2 (ja) | Ｂｇａ型半導体装置 | |
| JP3229068B2 (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH0739257Y2 (ja) | プリント配線基板 | |
| JP2003086453A (ja) | 電気素子の実装構造 | |
| JPH064544Y2 (ja) | リードフレーム | |
| JP2914577B2 (ja) | 表面実装電子デバイスの製造方法 | |
| JP2858318B2 (ja) | 電子部品装着方法 | |
| JPH0722569A (ja) | アウターリード及びそれを用いた半導体装置 | |
| JPS61185958A (ja) | 三次元ｌｓｉ実装構造及び実装法 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPH0442934Y2 (ja) | ||
| JPS5874064A (ja) | リ−ドフレ−ム | |
| JP2002252304A (ja) | 半導体装置およびこれに用いられる支持基板 | |
| JPH01258436A (ja) | Ｔａｂ ｉｃのリードフレーム | |
| JP2737746B2 (ja) | 半導体装置 | |
| JPH04284660A (ja) | 半導体装置 | |
| JPH0258359A (ja) | 電子部品装置 | |
| JPS62195159A (ja) | 混成集積回路装置およびその製造に用いられるリ−ドフレ−ム | |
| JPH0730044A (ja) | Ｌｓｉパッケージ | |
| JPH03185785A (ja) | フレキシブル配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |