JPH05335463A - ファインピッチ・リード付きic - Google Patents

ファインピッチ・リード付きic

Info

Publication number
JPH05335463A
JPH05335463A JP16184292A JP16184292A JPH05335463A JP H05335463 A JPH05335463 A JP H05335463A JP 16184292 A JP16184292 A JP 16184292A JP 16184292 A JP16184292 A JP 16184292A JP H05335463 A JPH05335463 A JP H05335463A
Authority
JP
Japan
Prior art keywords
leads
lead
substrate
predetermined
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16184292A
Other languages
English (en)
Other versions
JP3127044B2 (ja
Inventor
Shinji Takahashi
伸治 高橋
Yoshinori Wakihara
義範 脇原
Kazuhito Yamada
和仁 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP04161842A priority Critical patent/JP3127044B2/ja
Publication of JPH05335463A publication Critical patent/JPH05335463A/ja
Application granted granted Critical
Publication of JP3127044B2 publication Critical patent/JP3127044B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】IC基板の表裏両面に高密度に配置してなるフ
ァインピッチ・リード付きICを提供すること。 【構成】所定のIC基板(1);前記所定のIC基板の
一方の表面上に、その幅寸法jと同じピッチjをもって
平行に配置された上部リード(2);および、前記所定
のIC基板の他方の表面上に、見かけ上前記上部リード
の配置ギャップをふさぐように、その幅寸法kと同じピ
ッチkをもって平行に配置された下部リード(3);か
らなるファインピッチ・リード付きICであって、前記
上部リードの先端部に湾曲して設けられた上部端部(2
A)が、前記下部リードの先端部に湾曲して設けられた
下部端部(3A)と同一平面になるように構成されてい
るファインピッチ・リード付きIC。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はファインピッチ・リー
ド付きICに関するものであり、特に、IC基板の表裏
両面に高密度に配置してなるファインピッチ・リード付
きICに関するものである。
【0002】
【従来の技術】従来は、ICが搭載される基板の表裏両
面に前記ICのリードを形成・配置することはなく、一
般的には、当該基板のある一方の面だけに形成・配置す
るようにされていた。しかるに、このような従来の態様
においては、前記基板のある一方の面だけにICのリー
ドが形成・配置されているために、当該リードのファイ
ンピッチ化が阻害されたり、または、リード相互間の絶
縁性の程度に不安が残ったりするという難点があった。
【0003】
【発明が解決しようとする課題】上記されたように、前
記の従来技術においては、ICが搭載される基板のある
一方の面だけにICのリードが形成・配置されているた
めに、当該リードのファインピッチ化が阻害されたり、
または、リード相互間の絶縁性の程度に不安が残ったり
するという問題点があった。
【0004】この発明は上記された問題点を解決するた
めになされたものであり、ICが搭載される基板の表裏
両面にリードを高密度に形成・配置してなるファインピ
ッチ・リード付きICを提供することを目的とするもの
である。
【0005】
【課題を解決するための手段】この発明に係るファイン
ピッチ・リード付きICは:所定のIC基板;前記所定
のIC基板の一方の表面上に、その幅寸法jと同じピッ
チjをもって平行に配置された上部リード;および、前
記所定のIC基板の他方の表面上に、見かけ上前記上部
リードの配置ギャップをふさぐように、その幅寸法kと
同じピッチkをもって平行に配置された下部リード;か
らなるものであって、前記上部リードの先端部に湾曲し
て設けられた上部端部が、前記下部リードの先端部に湾
曲して設けられた下部端部と同一平面にされている;こ
とを特徴とするものである。
【0006】
【作用】この発明に係るファインピッチ・リード付きI
Cは:所定のIC基板の一方の表面上に、その幅寸法j
と同じピッチjをもって上部リードが平行に配置されて
おり、また、前記所定のIC基板の他方の表面上には、
見かけ上前記上部リードの配置ギャップをふさぐよう
に、その幅寸法kと同じピッチkをもって下部リードが
平行に配置されている。そして、IC基板の一方の表面
における上部リードの先端部に湾曲して設けられた上部
端部が、前記IC基板の他方の表面における下部リード
の先端部に湾曲して設けられた下部端部と同一平面にさ
れているために、それぞれの先端が、例えばマザーボー
ドのようなある所定の共通の基板に対して同時に接する
ことが可能にされる。
【0007】
【実施例】図1は、この発明に係るファインピッチ・リ
ード付きICの実施例に関する概略的な説明用の斜視図
である。図1の(A)において、所要の厚みを有し、所
要の材料からなるIC基板1の上部表面には、その先端
に上部端部2Aを備えた上部リード2が所定のピッチを
もって形成・配置されており、また、前記IC基板1の
下部表面には、その先端に下部端部3Aを備えた下部リ
ード3が所定のピッチをもって形成・配置されている。
そして、図1の(B)においては、IC基板1の外部近
傍の湾曲部2Bにおいて、上部端部2Aが前記IC基板
1に対して直交するように上部リード2が湾曲処理され
ている。なお、図示されてはいないけれども、下部リー
ド3についても同様な湾曲処理が施されている。
【0008】図2は、上記実施例におけるファインピッ
チ・リード付きICの製造の態様に関する説明図であ
る。図2の(A)の平面図および図2の(B)の斜視図
において認められるように、IC基板1の上部表面に
は、kなる幅寸法を有する上部リード2用の短冊状の材
料が、前記の幅寸法に等しいkなるピッチをもって互い
に平行に配置される。そして、前記IC基板1の下部表
面には、同じくkなる幅寸法を有する下部リード3用の
短冊状の材料が、見かけ上上部リード2相互間のギャッ
プをふさぐように、その幅寸法に等しいkなるピッチを
もって互いに平行に配置される。ここで、IC基板1の
厚みはΔtであるとする。そして、図2の(C)におい
ては、上部リード2用の短冊状の材料の所定の部位に対
して上部端部2Aが形成され、また、下部リード3用の
短冊状の材料の所定の部位に対して下部端部3Aが形成
される。なお、このときに、IC基板1の厚みΔtを考
慮に入れて、下部端部3Aの幅が上部端部2Aの幅より
もIC基板1の厚みΔtだけ小さくされる。このような
処理を施すことにより、上部端部2Aおよび下部端部3
AがそれぞれにIC基板1に対して直交するように上部
リード2および下部リード3の湾曲処理がされたとき
に、前記上部端部2Aおよび下部端部3Aのそれぞれの
先端が、例えばマザーボードのようなある所定の基板に
対して同時に接することになる。
【0009】図3は、上記実施例におけるファインピッ
チ・リード付きICのリード先端部の各種の態様に関す
る説明図である。ここでは、説明の便宜のために、ファ
インピッチ・リード付きICのリード先端部として上部
端部2Aを例にとっているが、下部端部3Aでも同様な
説明ができることは明かである。まず、図3の(A)に
おいて、上部端部2AはIC基板1上のパッド4に対し
て、半田5をもって接着されている。ここで、前記上部
端部2AのIC基板1の対向面には適数個の(こでは2
個の)切り欠き21が設けられて、半田5との接着性が
改良されている。次に、図3の(B)においては、上部
端部2AのIC基板1の対向面に設けられた適数個の切
り欠き21に加えて、適数個の(ここでは3個の)貫通
孔22が前記切り欠き21と同列に設けられており、半
田5がこれらの貫通孔22を通ることによりその接着性
が更に改善される。そして、図3の(C)においては、
更に別の適数個の(ここでは2個の)貫通孔22が上部
位置に同列に設けられており、半田5の充填量が適切で
あったか否かの判定が可能にされる。
【0010】
【発明の効果】以上詳細に説明されたように、この発明
に係るファインピッチ・リード付きICは:所定のIC
基板;前記所定のIC基板の一方の表面上に、その幅寸
法jと同じピッチjをもって平行に配置された上部リー
ド;および、前記所定のIC基板の他方の表面上に、見
かけ上前記上部リードの配置ギャップをふさぐように、
その幅寸法kと同じピッチkをもって平行に配置された
下部リード;からなるものであって、前記上部リードの
先端部に湾曲して設けられた上部端部が、前記下部リー
ドの先端部に湾曲して設けられた下部端部と同一平面に
されている;ことを構成上の特徴とするものである。そ
して、このような特徴を有するために、比較的簡単な構
成でありながら、好適な動作をするファインピッチ・リ
ード付きICを確実に実現することができる。
【図面の簡単な説明】
【図1】 この発明に係るファインピッチ・リード付き
ICの実施例に関する概略的な説明用の斜視図である。
【図2】 上記実施例におけるファインピッチ・リード
付きICの製造の態様に関する説明図である。
【図3】 上記実施例におけるファインピッチ・リード
付きICのリード先端部の各種の態様に関する説明図で
ある。
【符号の説明】
1:IC基板; 2:上部リード; 2A:上部端部; 2B:上部湾曲部; 3:下部リード; 3A:下部端部;

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】所定のIC基板;前記所定のIC基板の一
    方の表面上に、その幅寸法jと同じピッチjをもって平
    行に配置された上部リード;および、 前記所定のIC基板の他方の表面上に、見かけ上前記上
    部リードの配置ギャップをふさぐように、その幅寸法k
    と同じピッチkをもって平行に配置された下部リード;
    からなるファインピッチ・リード付きICであって:前
    記上部リードの先端部に湾曲して設けられた上部端部
    が、前記下部リードの先端部に湾曲して設けられた下部
    端部と同一平面にされている;ことを特徴とするファイ
    ンピッチ・リード付きIC。
JP04161842A 1992-05-29 1992-05-29 ファインピッチ・リード付きic Expired - Fee Related JP3127044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04161842A JP3127044B2 (ja) 1992-05-29 1992-05-29 ファインピッチ・リード付きic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04161842A JP3127044B2 (ja) 1992-05-29 1992-05-29 ファインピッチ・リード付きic

Publications (2)

Publication Number Publication Date
JPH05335463A true JPH05335463A (ja) 1993-12-17
JP3127044B2 JP3127044B2 (ja) 2001-01-22

Family

ID=15742980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04161842A Expired - Fee Related JP3127044B2 (ja) 1992-05-29 1992-05-29 ファインピッチ・リード付きic

Country Status (1)

Country Link
JP (1) JP3127044B2 (ja)

Also Published As

Publication number Publication date
JP3127044B2 (ja) 2001-01-22

Similar Documents

Publication Publication Date Title
JP2000259091A (ja) 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
JP2991155B2 (ja) 電子部品およびその実装構造
JPH05335463A (ja) ファインピッチ・リード付きic
JPH01166545A (ja) ジグザグ型ic
JP3229068B2 (ja) Tabフィルム及びそのtabフィルムを用いた半導体装置
JPH0276289A (ja) 電子部品のピン構造
JPH0729838U (ja) 座屈応力減少機構付垂直動作式プローブカード
JPH06181375A (ja) 実装補助部品及びこれを用いた半導体装置
JPH0983132A (ja) 回路基板用リード端子
JPS60140782A (ja) チツプ部品実装プリント基板
JPS6211295A (ja) 電子部品の実装方法
JPH11297754A (ja) 基 板
JPS59198745A (ja) 混成集積回路装置
JPH0722758A (ja) 多層回路基板
JPH02126647A (ja) ボンディング装置
JPH10185955A (ja) 検査用ヘッド
JPS5874064A (ja) リ−ドフレ−ム
JPH0250464A (ja) 格子配列形半導体素子パッケージ
JPH08313556A (ja) プローブとプローブ用アダプタとプローブ位置決め治具
JPS6252996A (ja) プリント板の部品取付パツド
JPH02172263A (ja) 集積回路の冷却構造
JPH04352488A (ja) 有機混成集積回路
JPH0430441A (ja) 半導体装置
JPH0371579A (ja) ソケット
JPS62195159A (ja) 混成集積回路装置およびその製造に用いられるリ−ドフレ−ム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081102

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081102

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20101102

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20111102

LAPS Cancellation because of no payment of annual fees