JP3120737B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP3120737B2 JP3120737B2 JP08221966A JP22196696A JP3120737B2 JP 3120737 B2 JP3120737 B2 JP 3120737B2 JP 08221966 A JP08221966 A JP 08221966A JP 22196696 A JP22196696 A JP 22196696A JP 3120737 B2 JP3120737 B2 JP 3120737B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- amplitude
- control
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号に対して
増幅器の利得を自動制御して安定した増幅器出力を供給
する自動利得制御回路に関する。
増幅器の利得を自動制御して安定した増幅器出力を供給
する自動利得制御回路に関する。
【０００２】
【従来の技術】従来の自動利得制御回路では、アナログ
利得制御により粗い利得制御を、ディジタル利得制御に
より細かい利得制御を行っている。
利得制御により粗い利得制御を、ディジタル利得制御に
より細かい利得制御を行っている。
【０００３】以下、特開昭55-97714号に開示されたハイ
ブリッド自動利得制御回路について図４を用いて説明す
る。利得セクション４０１はレジスタ入力信号Ｓｉｎを
レジスタ４０２の出力信号ＳＲ０１に応じて粗く利得制
御し、アナログ利得制御出力信号Ｓａｇｃｏを出力す
る。レジスタ４０２は利得制御信号Ｓｃ１を記憶してレ
ジスタ出力信号ＳＲ０１を出力する。Ａ／Ｄコンバータ
４０４はアナログ利得制御出力信号Ｓａｇｃｏをデジタ
ル変換し、デジタル変換されたＡ／Ｄ出力信号Ｓａｄｏ
を出力する。レジスタ４０６は利得制御信号Ｓｃ２を記
憶してレジスタ出力信号ＳＲ０２に応じてマルチプライ
ヤ４０５を細かく利得制御し、デジタル利得制御出力信
号Ｓｄｇｃｏを出力する。利得制御回路４０３はマルチ
プライヤ４０５からのデジタル利得制御出力信号Ｓｄｇ
ｃｏを入力し、粗い利得制御行うための利得制御信号Ｓ
ｃ１と細かい利得制御を行うための利得制御信号Ｓｃ２
とを出力する。このようにして復調回路への入力信号を
一定に保つ自動利得制御が行われる。
ブリッド自動利得制御回路について図４を用いて説明す
る。利得セクション４０１はレジスタ入力信号Ｓｉｎを
レジスタ４０２の出力信号ＳＲ０１に応じて粗く利得制
御し、アナログ利得制御出力信号Ｓａｇｃｏを出力す
る。レジスタ４０２は利得制御信号Ｓｃ１を記憶してレ
ジスタ出力信号ＳＲ０１を出力する。Ａ／Ｄコンバータ
４０４はアナログ利得制御出力信号Ｓａｇｃｏをデジタ
ル変換し、デジタル変換されたＡ／Ｄ出力信号Ｓａｄｏ
を出力する。レジスタ４０６は利得制御信号Ｓｃ２を記
憶してレジスタ出力信号ＳＲ０２に応じてマルチプライ
ヤ４０５を細かく利得制御し、デジタル利得制御出力信
号Ｓｄｇｃｏを出力する。利得制御回路４０３はマルチ
プライヤ４０５からのデジタル利得制御出力信号Ｓｄｇ
ｃｏを入力し、粗い利得制御行うための利得制御信号Ｓ
ｃ１と細かい利得制御を行うための利得制御信号Ｓｃ２
とを出力する。このようにして復調回路への入力信号を
一定に保つ自動利得制御が行われる。
【０００４】
【発明が解決しようとする課題】従来の自動利得制御回
路は上述したような回路構成を採っているので、ル−プ
利得が大きいときは誤りが大きくル−プ利得が小さいと
きは制御が遅くなるため、高速かつ安定した制御を行う
ためにはル−プ利得の制御が必要であること、粗い利得
制御を行うアナログ利得制御と細かい利得制御を行うデ
ィジタル利得制御部で構成されるため回路が複雑になる
こと等の問題があった。
路は上述したような回路構成を採っているので、ル−プ
利得が大きいときは誤りが大きくル−プ利得が小さいと
きは制御が遅くなるため、高速かつ安定した制御を行う
ためにはル−プ利得の制御が必要であること、粗い利得
制御を行うアナログ利得制御と細かい利得制御を行うデ
ィジタル利得制御部で構成されるため回路が複雑になる
こと等の問題があった。
【０００５】本発明は上記の点にかんがみてなされたも
ので、できるだけ簡単な回路構成で広いダイナミックレ
ンジで高速かつ安定した利得制御が実現できる自動利得
制御回路を提供することを目的とする。
ので、できるだけ簡単な回路構成で広いダイナミックレ
ンジで高速かつ安定した利得制御が実現できる自動利得
制御回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するために、第１の態様においては、利得制御信号に
基づき入力信号を利得制御して出力する利得可変増幅器
と、該利得可変増幅器の出力信号を復調してベースバン
ド信号を出力する復調器と、前記ベースバンド信号の振
幅を検出して振幅信号を出力する振幅検出回路と、目標
振幅信号を出力する目標振幅発生回路と、前記振幅信号
と前記目標振幅信号との差に基づく振幅誤差信号を出力
する引き算器と、ある１ビット間隔以上のトリガ信号を
出力するシーケンス制御回路と、Ｎ個の前記トリガ信号
に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中の
１つを前記振幅誤差信号に基づいて選択して設定する操
作をＭステップにわたって行い（１／Ｎ）Ｍ幅の精度を
持つ利得を設定する利得設定回路とを有し、前記利得設
定回路において、前記振幅誤差信号に対して一定時間の
不感部分を設け、 前記振幅誤差信号と前記トリガ信号を
入力としてＲＦアッテネータ制御信号を出力するＲＦア
ッテネータ制御回路と、ＲＦ信号の減衰率を前記アッテ
ネータ制御信号により切り替えて減衰信号を出力するＲ
Ｆアッテネータと、ダウンコンバート信号を出力する発
振器と、前記減衰信号を前記ダウンコンバート信号によ
りＩＦ信号にダウンコンバートして出力するミキサをさ
らに有し、前記トリガ信号に従って前記利得設定回路に
より前記利得制御信号をプリセットして前記ＲＦアッテ
ネータの減衰率の制御を行った後に、前記利得設定回路
が前記トリガ信号に従って全体の利得幅の１／Ｎ刻みの
Ｎ個の利得の中の１つを前記振幅誤差信号に基づいて選
択して設定する操作をＭステップにわたって行い（１／
Ｎ） Ｍ 幅の精度を持つ利得を設定するようにして自動利
得制御回路を構成した。
成するために、第１の態様においては、利得制御信号に
基づき入力信号を利得制御して出力する利得可変増幅器
と、該利得可変増幅器の出力信号を復調してベースバン
ド信号を出力する復調器と、前記ベースバンド信号の振
幅を検出して振幅信号を出力する振幅検出回路と、目標
振幅信号を出力する目標振幅発生回路と、前記振幅信号
と前記目標振幅信号との差に基づく振幅誤差信号を出力
する引き算器と、ある１ビット間隔以上のトリガ信号を
出力するシーケンス制御回路と、Ｎ個の前記トリガ信号
に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中の
１つを前記振幅誤差信号に基づいて選択して設定する操
作をＭステップにわたって行い（１／Ｎ）Ｍ幅の精度を
持つ利得を設定する利得設定回路とを有し、前記利得設
定回路において、前記振幅誤差信号に対して一定時間の
不感部分を設け、 前記振幅誤差信号と前記トリガ信号を
入力としてＲＦアッテネータ制御信号を出力するＲＦア
ッテネータ制御回路と、ＲＦ信号の減衰率を前記アッテ
ネータ制御信号により切り替えて減衰信号を出力するＲ
Ｆアッテネータと、ダウンコンバート信号を出力する発
振器と、前記減衰信号を前記ダウンコンバート信号によ
りＩＦ信号にダウンコンバートして出力するミキサをさ
らに有し、前記トリガ信号に従って前記利得設定回路に
より前記利得制御信号をプリセットして前記ＲＦアッテ
ネータの減衰率の制御を行った後に、前記利得設定回路
が前記トリガ信号に従って全体の利得幅の１／Ｎ刻みの
Ｎ個の利得の中の１つを前記振幅誤差信号に基づいて選
択して設定する操作をＭステップにわたって行い（１／
Ｎ） Ｍ 幅の精度を持つ利得を設定するようにして自動利
得制御回路を構成した。
【０００７】本発明の第２の態様においては、利得制御
信号に基づき入力信号を利得制御して出力する利得可変
増幅器と、該利得可変増幅器の出力信号を復調してベー
スバンド信号を出力する復調器と、前記ベースバンド信
号の振幅を検出して振幅信号を出力する振幅検出回路
と、目標振幅信号を出力する目標振幅発生回路と、前記
振幅信号と前記目標振幅信号との差に基づく振幅誤差信
号を出力する引き算器と、ある１ビット間隔以上のトリ
ガ信号を出力するシーケンス制御回路と、Ｎ個の前記ト
リガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利
得の中の１つを前記振幅誤差信号に基づいて選択して設
定する操作をＭステップにわたって行い（１／Ｎ）Ｍ幅
の精度を持つ利得を設定する利得設定回路とを有し、前
記利得設定回路において、前記トリガ信号に従って全体
の利得幅の１／Ｎ刻みのＮ個の利得の中の１つを前記振
幅誤差信号に基づいて選択して設定する操作をＭステッ
プにわたって行い（１／Ｎ）Ｍ幅の精度を持つ利得を設
定した後に、１次ループにより逐次連続的に利得制御を
行い、 前記振幅誤差信号と前記トリガ信号を入力として
ＲＦアッテネータ制御信号を出力するＲＦアッテネータ
制御回路と、ＲＦ信号の減衰率を前記アッテネータ制御
信号により切り替えて減衰信号を出力するＲＦアッテネ
ータと、ダウンコンバート信号を出力する発振器と、前
記減衰信号を前記ダウンコンバート信号によりＩＦ信号
にダウンコンバートして出力するミキサをさらに有し、
前記トリガ信号に従って前記利得設定回路により前記利
得制御信号をプリセットして前記ＲＦアッテネータの減
衰率の制御を行った後に、前記利得設定回路が前記トリ
ガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得
の中の１つを前記振幅誤差信号に基づいて選択して設定
する操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の
精度を持つ利得を設定するようにして自動利得制御回路
を構成した。
信号に基づき入力信号を利得制御して出力する利得可変
増幅器と、該利得可変増幅器の出力信号を復調してベー
スバンド信号を出力する復調器と、前記ベースバンド信
号の振幅を検出して振幅信号を出力する振幅検出回路
と、目標振幅信号を出力する目標振幅発生回路と、前記
振幅信号と前記目標振幅信号との差に基づく振幅誤差信
号を出力する引き算器と、ある１ビット間隔以上のトリ
ガ信号を出力するシーケンス制御回路と、Ｎ個の前記ト
リガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利
得の中の１つを前記振幅誤差信号に基づいて選択して設
定する操作をＭステップにわたって行い（１／Ｎ）Ｍ幅
の精度を持つ利得を設定する利得設定回路とを有し、前
記利得設定回路において、前記トリガ信号に従って全体
の利得幅の１／Ｎ刻みのＮ個の利得の中の１つを前記振
幅誤差信号に基づいて選択して設定する操作をＭステッ
プにわたって行い（１／Ｎ）Ｍ幅の精度を持つ利得を設
定した後に、１次ループにより逐次連続的に利得制御を
行い、 前記振幅誤差信号と前記トリガ信号を入力として
ＲＦアッテネータ制御信号を出力するＲＦアッテネータ
制御回路と、ＲＦ信号の減衰率を前記アッテネータ制御
信号により切り替えて減衰信号を出力するＲＦアッテネ
ータと、ダウンコンバート信号を出力する発振器と、前
記減衰信号を前記ダウンコンバート信号によりＩＦ信号
にダウンコンバートして出力するミキサをさらに有し、
前記トリガ信号に従って前記利得設定回路により前記利
得制御信号をプリセットして前記ＲＦアッテネータの減
衰率の制御を行った後に、前記利得設定回路が前記トリ
ガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得
の中の１つを前記振幅誤差信号に基づいて選択して設定
する操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の
精度を持つ利得を設定するようにして自動利得制御回路
を構成した。
【０００８】本発明の第３の態様においては、利得制御
信号に基づき入力信号を利得制御して出力する利得可変
増幅器と、該利得可変増幅器の出力信号を復調してベー
スバンド信号を出力する復調器と、前記ベースバンド信
号の振幅を検出して振幅信号を出力する振幅検出回路
と、目標振幅信号を出力する目標振幅発生回路と、前記
振幅信号と前記目標振幅信号との差に基づく振幅誤差信
号を出力する引き算器と、ある１ビット間隔以上のトリ
ガ信号を出力するシーケンス制御回路と、Ｎ個の前記ト
リガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利
得の中の１つを前記振幅誤差信号に基づいて選択して設
定する操作をＭステップにわたって行い（１／Ｎ）Ｍ幅
の精度を持つ利得を設定する利得設定回路とを有し、前
記利得設定回路において、前記振幅誤差信号を積分し
て、前記振幅誤差信号が前記目標誤差信号よりも大きい
ときはアップダウン信号をアップして出力し、前記振幅
誤差信号が前記目標誤差信号よりも小さいときは前記ア
ップダウン信号をダウンして出力するカウンタと、前記
（１／Ｎ）Ｍ幅の精度を持つ利得を設定するステッププ
リセット信号および前記カウンタからのアップダウン信
号を入力するＡＧＣカウンタとを有し、前記ＡＧＣカウ
ンタから前記ステッププリセット信号を出力することに
よって、前記トリガ信号に従って全体の利得幅の１／Ｎ
刻みのＮ個の利得の中の１つを前記振幅誤差信号に基づ
いて選択して設定する操作をＭステップにわたって行い
（１／Ｎ）Ｍ幅の精度を持つ利得を設定した後に、前記
ＡＧＣカウンタをイネーブルにすることによって、前記
カウンタからのアップダウン信号に基づいて前記ステッ
ププリセット信号をアップダウンした信号を前記ＡＧＣ
カウンタから出力し、該ステッププリセット信号をアッ
プダウンした信号によって逐次連続的に利得制御を行
い、 前記振幅誤差信号と前記トリガ信号を入力としてＲ
Ｆアッテネータ制御信号を出力するＲＦアッテネータ制
御回路と、ＲＦ信号の減衰率を前記アッテネータ制御信
号により切り替えて減衰信号を出力するＲＦアッテネー
タと、ダウンコンバート信号を出力する発振器と、前記
減衰信号を前記ダウンコンバート信号によりＩＦ信号に
ダウンコンバートして出力するミキサをさらに有し、前
記トリガ信号 に従って前記利得設定回路により前記利得
制御信号をプリセットして前記ＲＦアッテネータの減衰
率の制御を行った後に、前記利得設定回路が前記トリガ
信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の
中の１つを前記振幅誤差信号に基づいて選択して設定す
る操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精
度を持つ利得を設定するようようにして自動利得制御回
路を構成した。
信号に基づき入力信号を利得制御して出力する利得可変
増幅器と、該利得可変増幅器の出力信号を復調してベー
スバンド信号を出力する復調器と、前記ベースバンド信
号の振幅を検出して振幅信号を出力する振幅検出回路
と、目標振幅信号を出力する目標振幅発生回路と、前記
振幅信号と前記目標振幅信号との差に基づく振幅誤差信
号を出力する引き算器と、ある１ビット間隔以上のトリ
ガ信号を出力するシーケンス制御回路と、Ｎ個の前記ト
リガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利
得の中の１つを前記振幅誤差信号に基づいて選択して設
定する操作をＭステップにわたって行い（１／Ｎ）Ｍ幅
の精度を持つ利得を設定する利得設定回路とを有し、前
記利得設定回路において、前記振幅誤差信号を積分し
て、前記振幅誤差信号が前記目標誤差信号よりも大きい
ときはアップダウン信号をアップして出力し、前記振幅
誤差信号が前記目標誤差信号よりも小さいときは前記ア
ップダウン信号をダウンして出力するカウンタと、前記
（１／Ｎ）Ｍ幅の精度を持つ利得を設定するステッププ
リセット信号および前記カウンタからのアップダウン信
号を入力するＡＧＣカウンタとを有し、前記ＡＧＣカウ
ンタから前記ステッププリセット信号を出力することに
よって、前記トリガ信号に従って全体の利得幅の１／Ｎ
刻みのＮ個の利得の中の１つを前記振幅誤差信号に基づ
いて選択して設定する操作をＭステップにわたって行い
（１／Ｎ）Ｍ幅の精度を持つ利得を設定した後に、前記
ＡＧＣカウンタをイネーブルにすることによって、前記
カウンタからのアップダウン信号に基づいて前記ステッ
ププリセット信号をアップダウンした信号を前記ＡＧＣ
カウンタから出力し、該ステッププリセット信号をアッ
プダウンした信号によって逐次連続的に利得制御を行
い、 前記振幅誤差信号と前記トリガ信号を入力としてＲ
Ｆアッテネータ制御信号を出力するＲＦアッテネータ制
御回路と、ＲＦ信号の減衰率を前記アッテネータ制御信
号により切り替えて減衰信号を出力するＲＦアッテネー
タと、ダウンコンバート信号を出力する発振器と、前記
減衰信号を前記ダウンコンバート信号によりＩＦ信号に
ダウンコンバートして出力するミキサをさらに有し、前
記トリガ信号 に従って前記利得設定回路により前記利得
制御信号をプリセットして前記ＲＦアッテネータの減衰
率の制御を行った後に、前記利得設定回路が前記トリガ
信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の
中の１つを前記振幅誤差信号に基づいて選択して設定す
る操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精
度を持つ利得を設定するようようにして自動利得制御回
路を構成した。
【０００９】本発明の第４の態様においては、利得制御
信号に基づき入力信号を利得制御して出力する利得可変
増幅器と、該利得可変増幅器の出力信号を復調してベー
スバンド信号を出力する復調器と、前記ベースバンド信
号の振幅を検出して振幅信号を出力する振幅検出回路
と、目標振幅信号を出力する目標振幅発生回路と、前記
振幅信号と前記目標振幅信号との差に基づく振幅誤差信
号を出力する引き算器と、ある１ビット間隔以上のトリ
ガ信号を出力するシーケンス制御回路と、Ｎ個の前記ト
リガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利
得の中の１つを前記振幅誤差信号に基づいて選択して設
定する操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅
の精度を持つ利得を設定する利得設定回路とを有し、前
記利得設定回路において、前記振幅誤差信号に対して一
定時間の不感部分を設けるとともに、前記トリガ信号に
従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中の１
つを前記振幅誤差信号に基づいて選択して設定する操作
をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精度を持
つ利得を設定した後に、１次ループにより逐次連続的に
利得制御を行い、前記振幅誤差信号と前記トリガ信号を
入力としてＲＦアッテネータ制御信号を出力するＲＦア
ッテネータ制御回路と、ＲＦ信号の減衰率を前記アッテ
ネータ制御信号により切り替えて減衰信号を出力するＲ
Ｆアッテネータと、ダウンコンバート信号を出力する発
振器と、前記減衰信号を前記ダウンコンバート信号によ
りＩＦ信号にダウンコンバートして出力するミキサをさ
らに有し、前記トリガ信号に従って前記利得設定回路に
より前記利得制御信号をプリセットして前記ＲＦアッテ
ネータの減衰率の制御を行った後に、前記利得設定回路
が前記トリガ信号に従って全体の利得幅の１／Ｎ刻みの
Ｎ個の利得の中の１つを前記振幅誤差信号に基づいて選
択して設定する操作をＭステップにわたって行い（１／
Ｎ） Ｍ 幅の精度を持つ利得を設定するようにして自動利
得制御回路を構成した。
信号に基づき入力信号を利得制御して出力する利得可変
増幅器と、該利得可変増幅器の出力信号を復調してベー
スバンド信号を出力する復調器と、前記ベースバンド信
号の振幅を検出して振幅信号を出力する振幅検出回路
と、目標振幅信号を出力する目標振幅発生回路と、前記
振幅信号と前記目標振幅信号との差に基づく振幅誤差信
号を出力する引き算器と、ある１ビット間隔以上のトリ
ガ信号を出力するシーケンス制御回路と、Ｎ個の前記ト
リガ信号に従って全体の利得幅の１／Ｎ刻みのＮ個の利
得の中の１つを前記振幅誤差信号に基づいて選択して設
定する操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅
の精度を持つ利得を設定する利得設定回路とを有し、前
記利得設定回路において、前記振幅誤差信号に対して一
定時間の不感部分を設けるとともに、前記トリガ信号に
従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中の１
つを前記振幅誤差信号に基づいて選択して設定する操作
をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精度を持
つ利得を設定した後に、１次ループにより逐次連続的に
利得制御を行い、前記振幅誤差信号と前記トリガ信号を
入力としてＲＦアッテネータ制御信号を出力するＲＦア
ッテネータ制御回路と、ＲＦ信号の減衰率を前記アッテ
ネータ制御信号により切り替えて減衰信号を出力するＲ
Ｆアッテネータと、ダウンコンバート信号を出力する発
振器と、前記減衰信号を前記ダウンコンバート信号によ
りＩＦ信号にダウンコンバートして出力するミキサをさ
らに有し、前記トリガ信号に従って前記利得設定回路に
より前記利得制御信号をプリセットして前記ＲＦアッテ
ネータの減衰率の制御を行った後に、前記利得設定回路
が前記トリガ信号に従って全体の利得幅の１／Ｎ刻みの
Ｎ個の利得の中の１つを前記振幅誤差信号に基づいて選
択して設定する操作をＭステップにわたって行い（１／
Ｎ） Ｍ 幅の精度を持つ利得を設定するようにして自動利
得制御回路を構成した。
【００１０】
【作用】振幅誤差信号に基づいて全体の利得幅の１／Ｎ
の利得の中の１つを選択して設定するという操作をＭス
テップにわたって行うことにより高速で安定した制御が
実現できる。
の利得の中の１つを選択して設定するという操作をＭス
テップにわたって行うことにより高速で安定した制御が
実現できる。
【００１１】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明による自動利得制御回路の第
１の実施形態を示すブロック図である。利得可変増幅器
１０１はＩＦ信号Ｓｉｆを利得制御電圧Ｖｇｃにより利
得制御して増幅器出力信号Ｓａｍｐを出力する。復調器
１０２は増幅器出力信号Ｓａｍｐを復調してベ−スバン
ド信号Ｓｂを出力する。Ａ／Ｄコンバ−タ１０３はベ−
スバンド信号Ｓｂをデジタル値に変換してデジタルベ−
スバンド信号Ｓｄｂを出力する。振幅検出回路１０４は
デジタルベ−スバンド信号Ｓｄｂの振幅を求めて振幅信
号Ｓａｍｐｌを出力する。目標振幅発生回路１０５は振
幅信号Ｓａｍｐｌの目標値である目標振幅信号Ｓｔａｍ
ｐｌを出力する。引き算器１０６は振幅信号Ｓａｍｐｌ
から目標振幅信号Ｓｔａｍｐｌを引いて振幅誤差信号Ｓ
ｅａｍｐｌを出力する。
１の実施形態を示すブロック図である。利得可変増幅器
１０１はＩＦ信号Ｓｉｆを利得制御電圧Ｖｇｃにより利
得制御して増幅器出力信号Ｓａｍｐを出力する。復調器
１０２は増幅器出力信号Ｓａｍｐを復調してベ−スバン
ド信号Ｓｂを出力する。Ａ／Ｄコンバ−タ１０３はベ−
スバンド信号Ｓｂをデジタル値に変換してデジタルベ−
スバンド信号Ｓｄｂを出力する。振幅検出回路１０４は
デジタルベ−スバンド信号Ｓｄｂの振幅を求めて振幅信
号Ｓａｍｐｌを出力する。目標振幅発生回路１０５は振
幅信号Ｓａｍｐｌの目標値である目標振幅信号Ｓｔａｍ
ｐｌを出力する。引き算器１０６は振幅信号Ｓａｍｐｌ
から目標振幅信号Ｓｔａｍｐｌを引いて振幅誤差信号Ｓ
ｅａｍｐｌを出力する。
【００１３】シ−ケンス制御カウンタ１０７は設定され
たステップ数Ｍに基づいて利得制御のシ−ケンスを操作
するシ−ケンス制御信号Ｓｓｃを出力する。カウンタ１
０８はシ−ケンス制御信号Ｓｓｃに従って振幅誤差信号
Ｓｅａｍｐｌを一定時間積分して振幅信号Ｓａｍｐｌが
目標振幅信号Ｓｔａｍｐｌに対してどのくらいのレベル
にあるかを判定してレベル判定信号ＳLVL を出力する。
マルチプレクサ１０９はシ−ケンス制御信号Ｓｓｃに従
ってレベル判定信号ＳLVL の値に応じて全体の利得幅の
１／Ｎ刻みのＮ個（あらかじめ設定されている）の利得
の中の１つを選択し設定してステッププリセット信号Ｓ
ｓｐを出力するという操作をシーケンス制御カウンタ１
０７により設定されたステップ数Ｍ回にわたって行う。
Ｄ／Ａコンバ−タ１１０はステッププリセット信号Ｓｓ
ｐをアナログ値に変換して利得制御電圧Ｖｇｃとして出
力する。以上の動作により指数関数的に収束する高速な
デジタル自動利得制御が実現できる。
たステップ数Ｍに基づいて利得制御のシ−ケンスを操作
するシ−ケンス制御信号Ｓｓｃを出力する。カウンタ１
０８はシ−ケンス制御信号Ｓｓｃに従って振幅誤差信号
Ｓｅａｍｐｌを一定時間積分して振幅信号Ｓａｍｐｌが
目標振幅信号Ｓｔａｍｐｌに対してどのくらいのレベル
にあるかを判定してレベル判定信号ＳLVL を出力する。
マルチプレクサ１０９はシ−ケンス制御信号Ｓｓｃに従
ってレベル判定信号ＳLVL の値に応じて全体の利得幅の
１／Ｎ刻みのＮ個（あらかじめ設定されている）の利得
の中の１つを選択し設定してステッププリセット信号Ｓ
ｓｐを出力するという操作をシーケンス制御カウンタ１
０７により設定されたステップ数Ｍ回にわたって行う。
Ｄ／Ａコンバ−タ１１０はステッププリセット信号Ｓｓ
ｐをアナログ値に変換して利得制御電圧Ｖｇｃとして出
力する。以上の動作により指数関数的に収束する高速な
デジタル自動利得制御が実現できる。
【００１４】たとえば、上述の操作がＮ＝２、Ｍ＝３で
行われるとする。このときのレベル判定信号ＳLVL はＨ
ｉｇｈとＬｏｗの２値のみを採る。シ−ケンス制御信号
Ｓｓｃにより制御が始まると、まず図５のように利得制
御電圧Ｖｇｃが全体の中央値になるようにステッププリ
セット信号Ｓｓｐをプリセットする。
行われるとする。このときのレベル判定信号ＳLVL はＨ
ｉｇｈとＬｏｗの２値のみを採る。シ−ケンス制御信号
Ｓｓｃにより制御が始まると、まず図５のように利得制
御電圧Ｖｇｃが全体の中央値になるようにステッププリ
セット信号Ｓｓｐをプリセットする。
【００１５】一定時間カウンタ１０８により振幅誤差信
号Ｓｅａｍｐｌの積分が行われ、振幅信号Ｓａｍｐｌが
目標振幅信号Ｓｔａｍｐｌに比べて大きければレベル判
定信号ＳLVL はＨｉｇｈ、小さければＬｏｗとなる。レ
ベル信号ＳLVL がＨｉｇｈのときはステップ１のプリセ
ット値は図５の実線のように全体の中央値と最大値の中
央値にプリセットされる。ＳLVL がＬｏｗのときは点線
のように全体の中央値と最小値の中央値にプリセットさ
れる。同様にステップ２では（１／２）2 の幅で、レベ
ル信号ＳLVL がステップ１でＨｉｇｈ、ステップ２でＬ
ｏｗの場合、図５の実線のようにプリセットされる。さ
らにステップ３では（１／２）3 の幅でレベル信号Ｓ
LVL がＨｉｇｈの場合実線のようにプリセットされる。
従って、この場合指数的に（１／２）3 の幅の精度で利
得制御電圧Ｖｇｃの値が収束することになる。
号Ｓｅａｍｐｌの積分が行われ、振幅信号Ｓａｍｐｌが
目標振幅信号Ｓｔａｍｐｌに比べて大きければレベル判
定信号ＳLVL はＨｉｇｈ、小さければＬｏｗとなる。レ
ベル信号ＳLVL がＨｉｇｈのときはステップ１のプリセ
ット値は図５の実線のように全体の中央値と最大値の中
央値にプリセットされる。ＳLVL がＬｏｗのときは点線
のように全体の中央値と最小値の中央値にプリセットさ
れる。同様にステップ２では（１／２）2 の幅で、レベ
ル信号ＳLVL がステップ１でＨｉｇｈ、ステップ２でＬ
ｏｗの場合、図５の実線のようにプリセットされる。さ
らにステップ３では（１／２）3 の幅でレベル信号Ｓ
LVL がＨｉｇｈの場合実線のようにプリセットされる。
従って、この場合指数的に（１／２）3 の幅の精度で利
得制御電圧Ｖｇｃの値が収束することになる。
【００１６】本実施例の中でカウンタ１０８で振幅誤差
信号Ｓｅａｍｐｌの積分を行う際、利得可変増幅器１０
１の過渡応答のためレベル判定を誤る可能性がある。カ
ウンタ１０８による積分を始める前にシ−ケンス制御信
号Ｓｓｃによって不感部分を設け、この間の振幅誤差信
号Ｓｅａｍｐｌは積分に用いないことによって、利得可
変増幅器１０１の過渡応答によるレベル判定への影響を
避けることができる。図２は本発明による自動利得制御
回路の第２の実施形態を示すブロック図であり、図１と
同じ参照数字は同じ構成部分を示す。
信号Ｓｅａｍｐｌの積分を行う際、利得可変増幅器１０
１の過渡応答のためレベル判定を誤る可能性がある。カ
ウンタ１０８による積分を始める前にシ−ケンス制御信
号Ｓｓｃによって不感部分を設け、この間の振幅誤差信
号Ｓｅａｍｐｌは積分に用いないことによって、利得可
変増幅器１０１の過渡応答によるレベル判定への影響を
避けることができる。図２は本発明による自動利得制御
回路の第２の実施形態を示すブロック図であり、図１と
同じ参照数字は同じ構成部分を示す。
【００１７】利得可変増幅器１０１はＩＦ信号Ｓｉｆを
利得制御電圧Ｖｇｃにより利得制御して増幅器出力信号
Ｓａｍｐを出力する。復調器１０２は増幅器出力信号Ｓ
ａｍｐを復調してベ−スバンド信号Ｓｂを出力する。Ａ
／Ｄコンバ−タ１０３はベ−スバンド信号Ｓｂをデジタ
ル値に変換してデジタルベ−スバンド信号Ｓｄｂを出力
する。振幅検出回路１０４はデジタルベ−スバンド信号
Ｓｄｂの振幅を求めて振幅信号Ｓａｍｐｌを出力する。
目標振幅発生回路１０５は振幅信号Ｓａｍｐｌの目標値
である目標振幅信号Ｓｔａｍｐｌを出力する。引き算器
１０６は振幅信号Ｓａｍｐｌから目標振幅信号Ｓｔａｍ
ｐｌを引いて振幅誤差信号Ｓｅａｍｐｌを出力する。シ
−ケンス制御カウンタ１０７は設定されたステップ数Ｍ
に基づいて利得制御のシ−ケンスを操作するシ−ケンス
制御信号Ｓｓｃを出力する。
利得制御電圧Ｖｇｃにより利得制御して増幅器出力信号
Ｓａｍｐを出力する。復調器１０２は増幅器出力信号Ｓ
ａｍｐを復調してベ−スバンド信号Ｓｂを出力する。Ａ
／Ｄコンバ−タ１０３はベ−スバンド信号Ｓｂをデジタ
ル値に変換してデジタルベ−スバンド信号Ｓｄｂを出力
する。振幅検出回路１０４はデジタルベ−スバンド信号
Ｓｄｂの振幅を求めて振幅信号Ｓａｍｐｌを出力する。
目標振幅発生回路１０５は振幅信号Ｓａｍｐｌの目標値
である目標振幅信号Ｓｔａｍｐｌを出力する。引き算器
１０６は振幅信号Ｓａｍｐｌから目標振幅信号Ｓｔａｍ
ｐｌを引いて振幅誤差信号Ｓｅａｍｐｌを出力する。シ
−ケンス制御カウンタ１０７は設定されたステップ数Ｍ
に基づいて利得制御のシ−ケンスを操作するシ−ケンス
制御信号Ｓｓｃを出力する。
【００１８】カウンタ１０８はシ−ケンス制御信号Ｓｓ
ｃに従って振幅誤差信号Ｓｅａｍｐｌを一定時間積分し
て振幅信号Ｓａｍｐｌが目標振幅信号Ｓｔａｍｐｌに対
してどのくらいのレベルにあるかを判定してレベル判定
信号ＳLVL を出力する。マルチプレクサ１０９はシ−ケ
ンス制御信号Ｓｓｃに従ってレベル判定信号ＳLVL の値
に応じて全体の利得幅の１／Ｎ刻みのＮ個（あらかじめ
設定されている）の利得の中の１つを選択し設定してス
テッププリセット信号Ｓｓｐを出力するという操作をシ
ーケンス制御カウンタ１０７によりあらかじめ設定され
たステップＭ回にわたって行う。ここまでの回路構成と
回路動作は図１に示した第１の実施形態と同じである。
ｃに従って振幅誤差信号Ｓｅａｍｐｌを一定時間積分し
て振幅信号Ｓａｍｐｌが目標振幅信号Ｓｔａｍｐｌに対
してどのくらいのレベルにあるかを判定してレベル判定
信号ＳLVL を出力する。マルチプレクサ１０９はシ−ケ
ンス制御信号Ｓｓｃに従ってレベル判定信号ＳLVL の値
に応じて全体の利得幅の１／Ｎ刻みのＮ個（あらかじめ
設定されている）の利得の中の１つを選択し設定してス
テッププリセット信号Ｓｓｐを出力するという操作をシ
ーケンス制御カウンタ１０７によりあらかじめ設定され
たステップＭ回にわたって行う。ここまでの回路構成と
回路動作は図１に示した第１の実施形態と同じである。
【００１９】以下の点において第１の実施形態と異な
る。
る。
【００２０】カウンタ２０１は振幅誤差信号Ｓｅａｍｐ
ｌを積分して振幅誤差信号Ｓｅａｍｐｌが目標振幅信号
Ｓｔａｍｐｌより大きいときはアップダウン信号ＳUDを
アップ、小さいときはダウンとして逐次出力する。ＡＧ
Ｃカウンタ２０２は、シ−ケンス制御信号ＳSCに従っ
て、カウンタロ−ドモ−ドのときはステッププリセット
信号Ｓｓｐをロ−ドして利得制御信号Ｓａｇｃとして出
力し、カウンタイネ−ブルモ−ドのときはアップダウン
信号ＳUDにより利得制御信号Ｓａｇｃを逐次アップダウ
ンして出力する。Ｄ／Ａコンバ−タ１１０はステッププ
リセット信号Ｓｓｐをアナログ値に変換して利得制御電
圧Ｖｇｃを出力する。以上の動作により高速かつジッタ
の少ないデジタル自動利得制御が実現できる。
ｌを積分して振幅誤差信号Ｓｅａｍｐｌが目標振幅信号
Ｓｔａｍｐｌより大きいときはアップダウン信号ＳUDを
アップ、小さいときはダウンとして逐次出力する。ＡＧ
Ｃカウンタ２０２は、シ−ケンス制御信号ＳSCに従っ
て、カウンタロ−ドモ−ドのときはステッププリセット
信号Ｓｓｐをロ−ドして利得制御信号Ｓａｇｃとして出
力し、カウンタイネ−ブルモ−ドのときはアップダウン
信号ＳUDにより利得制御信号Ｓａｇｃを逐次アップダウ
ンして出力する。Ｄ／Ａコンバ−タ１１０はステッププ
リセット信号Ｓｓｐをアナログ値に変換して利得制御電
圧Ｖｇｃを出力する。以上の動作により高速かつジッタ
の少ないデジタル自動利得制御が実現できる。
【００２１】たとえば、第１の実施形態の（１／２）3
の利得幅の精度での制御を終えた後に、シ−ケンス制御
信号Ｓｓｃによりカウンタイネ−ブルモ−ドに切り替え
るとする。図６のようにステップ３を終了した時点で
（１／２）3 の幅の精度で収束している。ここで、アッ
プダウン信号ＳUDにより利得制御信号Ｓｇｃを逐次制御
するル−プ利得の小さい１次ル−プ利得の動作に切り替
える。高いル−プ利得による制御で予め（１／２）3 の
精度まで追い込んであるため収束時間は短く、またル−
プ利得が低い制御であるため図６のようにジッタの少な
い安定した値へと収束する。
の利得幅の精度での制御を終えた後に、シ−ケンス制御
信号Ｓｓｃによりカウンタイネ−ブルモ−ドに切り替え
るとする。図６のようにステップ３を終了した時点で
（１／２）3 の幅の精度で収束している。ここで、アッ
プダウン信号ＳUDにより利得制御信号Ｓｇｃを逐次制御
するル−プ利得の小さい１次ル−プ利得の動作に切り替
える。高いル−プ利得による制御で予め（１／２）3 の
精度まで追い込んであるため収束時間は短く、またル−
プ利得が低い制御であるため図６のようにジッタの少な
い安定した値へと収束する。
【００２２】上記第１および第２の実施形態において、
シーケンス制御カウンタ１０７により設定されるステッ
プ数Ｍおよびマルチプレクサ１０９により設定される利
得は場の分割数Ｎは電波の伝播環境が一定である場合に
は一定でよいが、無線通信環境が変化するような場合に
は外部からパラメータを入力することにより適宜可変す
ることができるようにしておくのがよい。
シーケンス制御カウンタ１０７により設定されるステッ
プ数Ｍおよびマルチプレクサ１０９により設定される利
得は場の分割数Ｎは電波の伝播環境が一定である場合に
は一定でよいが、無線通信環境が変化するような場合に
は外部からパラメータを入力することにより適宜可変す
ることができるようにしておくのがよい。
【００２３】図３は本発明による自動利得制御回路の第
３の実施形態を示すブロック図であり、図２と同じ参照
数字は同じ構成部分を示す。
３の実施形態を示すブロック図であり、図２と同じ参照
数字は同じ構成部分を示す。
【００２４】ＲＦアッテネ−タ３０１はＲＦ信号Ｓｒｆ
をＲＦアッテネ−タ制御信号Ｓｒｆａｃにより減衰して
減衰ＲＦ信号Ｓａｒｆを出力する。ミキサ３０３は減衰
ＲＦ信号Ｓａｒｆを発振器３０２からのダウンコンバ−
ト信号Ｓｄｃによりダウンコンバ−トし、ＩＦ信号Ｓｉ
ｆとして出力する。利得可変増幅器１０１はＩＦ信号Ｓ
ｉｆを利得制御電圧Ｖｇｃにより利得制御して増幅器出
力信号Ｓａｍｐとして出力する。復調器１０２は増幅器
出力信号Ｓａｍｐを復調してベ−スバンド信号Ｓｂを出
力する。Ａ／Ｄコンバ−タ１０３はベ−スバンド信号Ｓ
ｂをデジタル値に変換してデジタルベ−スバンド信号Ｓ
ｄｂを出力する。振幅検出回路１０４はデジタルベ−ス
バンド信号Ｓｄｂの振幅を求めて振幅信号Ｓａｍｐｌを
出力する。目標振幅発生回路１０５は振幅信号Ｓａｍｐ
ｌの目標値である目標振幅信号Ｓａｍｐｌを出力し、引
き算器１０６は振幅信号Ｓａｍｐｌからこの目標振幅信
号Ｓｔａｍｐｌを引いて振幅誤差信号Ｓｅａｍｐｌを出
力する。シ−ケンス制御カウンタ１０７は利得制御のシ
−ケンスを操作するシ−ケンス制御信号Ｓｓｃを出力す
る。カウンタ１０８はシ−ケンス制御信号Ｓｓｃに従っ
て振幅誤差信号Ｓｅａｍｐｌを一定時間積分して振幅信
号Ｓａｍｐｌが目標振幅信号Ｓｔａｍｐｌに対してどの
くらいのレベルにあるかを判定してレベル判定信号Ｓ
LVL を出力する。マルチプレクサ１０９はシ−ケンス制
御信号Ｓｓｃに従ってレベル判定信号ＳLVL の値に応じ
て全体の利得幅の１／Ｎ刻みのＮ個の利得の中の１つを
選択し設定してステッププリセット信号Ｓｓｐを出力す
るという操作をＭステップにわたって行う。ＲＦアッテ
ネ−タ制御回路３０４はシ−ケンス制御信号Ｓｓｃに従
ってレベル判定信号ＳLVL の値に応じてＲＦアッテネ−
タ制御信号Ｓｒｆａｃを出力する。
をＲＦアッテネ−タ制御信号Ｓｒｆａｃにより減衰して
減衰ＲＦ信号Ｓａｒｆを出力する。ミキサ３０３は減衰
ＲＦ信号Ｓａｒｆを発振器３０２からのダウンコンバ−
ト信号Ｓｄｃによりダウンコンバ−トし、ＩＦ信号Ｓｉ
ｆとして出力する。利得可変増幅器１０１はＩＦ信号Ｓ
ｉｆを利得制御電圧Ｖｇｃにより利得制御して増幅器出
力信号Ｓａｍｐとして出力する。復調器１０２は増幅器
出力信号Ｓａｍｐを復調してベ−スバンド信号Ｓｂを出
力する。Ａ／Ｄコンバ−タ１０３はベ−スバンド信号Ｓ
ｂをデジタル値に変換してデジタルベ−スバンド信号Ｓ
ｄｂを出力する。振幅検出回路１０４はデジタルベ−ス
バンド信号Ｓｄｂの振幅を求めて振幅信号Ｓａｍｐｌを
出力する。目標振幅発生回路１０５は振幅信号Ｓａｍｐ
ｌの目標値である目標振幅信号Ｓａｍｐｌを出力し、引
き算器１０６は振幅信号Ｓａｍｐｌからこの目標振幅信
号Ｓｔａｍｐｌを引いて振幅誤差信号Ｓｅａｍｐｌを出
力する。シ−ケンス制御カウンタ１０７は利得制御のシ
−ケンスを操作するシ−ケンス制御信号Ｓｓｃを出力す
る。カウンタ１０８はシ−ケンス制御信号Ｓｓｃに従っ
て振幅誤差信号Ｓｅａｍｐｌを一定時間積分して振幅信
号Ｓａｍｐｌが目標振幅信号Ｓｔａｍｐｌに対してどの
くらいのレベルにあるかを判定してレベル判定信号Ｓ
LVL を出力する。マルチプレクサ１０９はシ−ケンス制
御信号Ｓｓｃに従ってレベル判定信号ＳLVL の値に応じ
て全体の利得幅の１／Ｎ刻みのＮ個の利得の中の１つを
選択し設定してステッププリセット信号Ｓｓｐを出力す
るという操作をＭステップにわたって行う。ＲＦアッテ
ネ−タ制御回路３０４はシ−ケンス制御信号Ｓｓｃに従
ってレベル判定信号ＳLVL の値に応じてＲＦアッテネ−
タ制御信号Ｓｒｆａｃを出力する。
【００２５】たとえば、ＲＦアッテネ−タ３０１におけ
る減衰はＯＮ、ＯＦＦのいずれかであるとする。シ−ケ
ンス制御信号Ｓｓｃにより制御が始まると、図７のよう
に利得制御電圧ＶｇｃをＲＦアッテネ−タのＯＮ／ＯＦ
Ｆ判定のためプリセットする。一定時間カウンタ１０８
により振幅誤差信号Ｓｅａｍｐｌの積分が行われ、振幅
信号Ｓａｍｐｌが目標振幅信号Ｓｔａｍｐｌに比べて大
きければレベル判定信号ＳLVL はＨｉｇｈ、小さければ
Ｌｏｗとなる。レベル判定信号ＳLVL がＨｉｇｈのとき
はＲＦアッテネ−タ３０１をＯＮしてＲＦ信号Ｓｒｆを
減衰して出力する。レベル判定信号ＳLVL がＬｏｗのと
きはＲＦアッテネ−タ３０１をＯＦＦしてＲＦ信号Ｓｒ
ｆを減衰せずに出力する。この後、ステップ１、２、
３、・・・において第１の実施形態における（１／２）
3 利得幅の精度での制御と同じ制御を図７に示すように
行う。このように自動利得制御のシ−ケンスの始まりに
ＲＦアッテネ−タのＯＮ／ＯＦＦの制御を入れることに
よりＲＦアッテネ−タの減衰値分だけＲＦ信号Ｓｒｆの
入力上限が上がるため自動利得制御のダイナミックレン
ジが改善できる。
る減衰はＯＮ、ＯＦＦのいずれかであるとする。シ−ケ
ンス制御信号Ｓｓｃにより制御が始まると、図７のよう
に利得制御電圧ＶｇｃをＲＦアッテネ−タのＯＮ／ＯＦ
Ｆ判定のためプリセットする。一定時間カウンタ１０８
により振幅誤差信号Ｓｅａｍｐｌの積分が行われ、振幅
信号Ｓａｍｐｌが目標振幅信号Ｓｔａｍｐｌに比べて大
きければレベル判定信号ＳLVL はＨｉｇｈ、小さければ
Ｌｏｗとなる。レベル判定信号ＳLVL がＨｉｇｈのとき
はＲＦアッテネ−タ３０１をＯＮしてＲＦ信号Ｓｒｆを
減衰して出力する。レベル判定信号ＳLVL がＬｏｗのと
きはＲＦアッテネ−タ３０１をＯＦＦしてＲＦ信号Ｓｒ
ｆを減衰せずに出力する。この後、ステップ１、２、
３、・・・において第１の実施形態における（１／２）
3 利得幅の精度での制御と同じ制御を図７に示すように
行う。このように自動利得制御のシ−ケンスの始まりに
ＲＦアッテネ−タのＯＮ／ＯＦＦの制御を入れることに
よりＲＦアッテネ−タの減衰値分だけＲＦ信号Ｓｒｆの
入力上限が上がるため自動利得制御のダイナミックレン
ジが改善できる。
【００２６】本実施の形態においても、マルチプレクサ
１０９による利得幅の分割数Ｎおよびシーケンス制御カ
ウンタ１０７による処理の繰り返しステップ数Ｍは無線
通信環境によっては可変にしておくと都合がよいことが
ある。
１０９による利得幅の分割数Ｎおよびシーケンス制御カ
ウンタ１０７による処理の繰り返しステップ数Ｍは無線
通信環境によっては可変にしておくと都合がよいことが
ある。
【００２７】本発明の第１および第２の実施形態におい
ては、利得制御べき入力信号としてＩＦ信号について例
示したが、いずれの場合においても、利得可変増幅器１
０１と復調器１０２との間に、第３の実施形態の場合と
同様に発振器３０２とミキサ３０３とを接続することに
よりＲＦ信号に対しても用いるようにすることができ
る。
ては、利得制御べき入力信号としてＩＦ信号について例
示したが、いずれの場合においても、利得可変増幅器１
０１と復調器１０２との間に、第３の実施形態の場合と
同様に発振器３０２とミキサ３０３とを接続することに
よりＲＦ信号に対しても用いるようにすることができ
る。
【００２８】
【発明の効果】本発明の第１の態様によれば、高速かつ
安定した自動利得制御回路を簡単な回路構成で実現する
ことができる。またカウンタによる積分開始前に不感部
分を設けることにより、利得可変増幅器の過渡応答のレ
ベル判定への影響を避けることができる。第２の態様に
よれば、高速でジッタの少ないデジタル自動利得制御回
路が実現できる。第３の態様によれば、Ｒｆ信号に対し
てダイナミックレンジの広い自動利得制御回路が実現で
きる。
安定した自動利得制御回路を簡単な回路構成で実現する
ことができる。またカウンタによる積分開始前に不感部
分を設けることにより、利得可変増幅器の過渡応答のレ
ベル判定への影響を避けることができる。第２の態様に
よれば、高速でジッタの少ないデジタル自動利得制御回
路が実現できる。第３の態様によれば、Ｒｆ信号に対し
てダイナミックレンジの広い自動利得制御回路が実現で
きる。
【図１】本発明による自動利得制御回路の第１の実施形
態のブロック図である。
態のブロック図である。
【図２】本発明による自動利得制御回路の第２の実施形
態のブロック図である。
態のブロック図である。
【図３】本発明による自動利得制御回路の第３の実施形
態のブッロク図である。
態のブッロク図である。
【図４】従来の自動利得制御回路の一例の構成を示すブ
ロック図である。
ロック図である。
【図５】本発明の第１の実施形態の利得制御電圧の変化
を示す図である。
を示す図である。
【図６】本発明の第２の実施形態の利得制御電圧の変化
を示す図である。
を示す図である。
【図７】本発明の第３の実施形態の利得制御電圧の変化
を示す図である。
を示す図である。
１０１ 利得可変増幅器 １０２ 復調器 １０３、４０４ Ａ／Ｄコンバ−タ １０４ 振幅検出回路 １０５ 目標振幅発生回路 １０６ 引き算器 １０７ シ−ケンス制御カウンタ １０８、２０１ カウンタ １０９、４０５ マルチプレクサ １１０ Ｄ／Ａコンバ−タ ２０２ ＡＧＣカウンタ ３０１ ＲＦアッテネ−タ ３０２ 発振器 ３０３ ミキサ ３０４ ＲＦアッテネ−タ制御回路 ４０１ 利得セクション ４０２、４０６レジスタ ４０３ 利得制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−235847（ＪＰ，Ａ) 特開 平４−267613（ＪＰ，Ａ) 特開 平４−117011（ＪＰ，Ａ) 特開 昭61−111008（ＪＰ，Ａ) 特開 昭60−186131（ＪＰ，Ａ) 特開 昭60−187115（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 3/20 - 3/34
Claims (5)
- 【請求項１】利得制御信号に基づき入力信号を利得制御
して出力する利得可変増幅器と、該利得可変増幅器の出
力信号を復調してベースバンド信号を出力する復調器
と、前記ベースバンド信号の振幅を検出して振幅信号を
出力する振幅検出回路と、目標振幅信号を出力する目標
振幅発生回路と、前記振幅信号と前記目標振幅信号との
差に基づく振幅誤差信号を出力する引き算器と、ある１
ビット間隔以上のトリガ信号を出力するシーケンス制御
回路と、Ｎ個の前記トリガ信号に従って全体の利得幅の
１／Ｎ刻みのＮ個の利得の中の１つを前記振幅誤差信号
に基づいて選択して設定する操作をＭステップにわたっ
て行い（１／Ｎ）Ｍ幅の精度を持つ利得を設定する利得
設定回路とを有し、 前記利得設定回路において、前記振幅誤差信号に対して
一定時間の不感部分を設け、 前記振幅誤差信号と前記トリガ信号を入力としてＲＦア
ッテネータ制御信号を出力するＲＦアッテネータ制御回
路と、ＲＦ信号の減衰率を前記アッテネータ制御信号に
より切り替えて減衰信号を出力するＲＦアッテネータ
と、ダウンコンバート信号を出力する発振器と、前記減
衰信号を前記ダウンコンバート信号によりＩＦ信号にダ
ウンコンバートして出力するミキサをさらに有し、前記
トリガ信号に従って前記利得設定回路により前記利得制
御信号をプリセットして前記ＲＦアッテネータの減衰率
の制御を行った後に、前記利得設定回路が前記トリガ信
号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中
の１つを前記振幅誤差信号に基づいて選択して設定する
操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精度
を持つ利得を設定することを 特徴とする自動利得制御回
路。 - 【請求項２】利得制御信号に基づき入力信号を利得制御
して出力する利得可変増幅器と、該利得可変増幅器の出
力信号を復調してベースバンド信号を出力する復調器
と、前記ベースバンド信号の振幅を検出して振幅信号を
出力する振幅検出回路と、目標振幅信号を出力する目標
振幅発生回路と、前記振幅信号と前記目標振幅信号との
差に基づく振幅誤差信号を出力する引き算器と、ある１
ビット間隔以上のトリガ信号を出力するシーケンス制御
回路と、Ｎ個の前記トリガ信号に従って全体の利得幅の
１／Ｎ刻みのＮ個の利得の中の１つを前記振幅誤差信号
に基づいて選択して設定する操作をＭステップにわたっ
て行い（１／Ｎ）Ｍ幅の精度を持つ利得を設定する利得
設定回路とを有し、 前記利得設定回路において、前記トリガ信号に従って全
体の利得幅の１／Ｎ刻みのＮ個の利得の中の１つを前記
振幅誤差信号に基づいて選択して設定する操作をＭステ
ップにわたって行い（１／Ｎ）Ｍ幅の精度を持つ利得を
設定した後に、１次ループにより逐次連続的に利得制御
を行い、 前記振幅誤差信号と前記トリガ信号を入力としてＲＦア
ッテネータ制御信号を出力するＲＦアッテネータ制御回
路と、ＲＦ信号の減衰率を前記アッテネータ制御信号に
より切り替えて減衰信号を出力するＲＦアッテネータ
と、ダウンコンバート信号を出力する発振器と、前記減
衰信号を前記ダウンコンバート信号によりＩＦ信号にダ
ウンコンバートして出力するミキサをさらに有し、前記
トリガ信号に従って前記利得設定回路により前記利得制
御信号をプリセットして前記ＲＦアッテネータの減衰率
の制御を行った後に、前記利得設定回路が前記トリガ信
号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中
の１つを前記振幅誤差信号に基づいて選択して設定する
操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精度
を持つ利得を設定することを 特徴とする自動利得制御回
路。 - 【請求項３】利得制御信号に基づき入力信号を利得制御
して出力する利得可変増幅器と、該利得可変増幅器の出
力信号を復調してベースバンド信号を出力する復調器
と、前記ベースバンド信号の振幅を検出して振幅信号を
出力する振幅検出回路と、目標振幅信号を出力する目標
振幅発生回路と、前記振幅信号と前記目標振幅信号との
差に基づく振幅誤差信号を出力する引き算器と、ある１
ビット間隔以上のトリガ信号を出力するシーケンス制御
回路と、Ｎ個の前記トリガ信号に従って全体の利得幅の
１／Ｎ刻みのＮ個の利得の中の１つを前記振幅誤差信号
に基づいて選択して設定する操作をＭステップにわたっ
て行い（１／Ｎ）Ｍ幅の精度を持つ利得を設定する利得
設定回路とを有し、 前記利得設定回路において、前記振幅誤差信号を積分し
て、前記振幅誤差信号が前記目標誤差信号よりも大きい
ときはアップダウン信号をアップして出力し、前記振幅
誤差信号が前記目標誤差信号よりも小さいときは前記ア
ップダウン信号をダウンして出力するカウンタと、前記
（１／Ｎ）Ｍ幅の精度を持つ利得を設定するステッププ
リセット信号および前記カウンタからのアップダウン信
号を入力するＡＧＣカウンタとを有し、 前記ＡＧＣカウンタから前記ステッププリセット信号を
出力することによって、前記トリガ信号に従って全体の
利得幅の１／Ｎ刻みのＮ個の利得の中の１つを前記振幅
誤差信号に基づいて選択して設定する操作をＭステップ
にわたって行い（１／Ｎ）Ｍ幅の精度を持つ利得を設定
した後に、前記ＡＧＣカウンタをイネーブルにすること
によって、前記カウンタからのアップダウン信号に基づ
いて前記ステッププリセット信号をアップダウンした信
号を前記ＡＧＣカウンタから出力し、該ステッププリセ
ット信号をアップダウンした信号によって逐次連続的に
利得制御を行い、 前記振幅誤差信号と前記トリガ信号を入力としてＲＦア
ッテネータ制御信号を出力するＲＦアッテネータ制御回
路と、ＲＦ信号の減衰率を前記アッテネータ制御信号に
より切り替えて減衰信号を出力するＲＦアッテネータ
と、ダウンコンバート信号を出力する発振器と、前記減
衰信号を前記ダウンコンバート信号によりＩＦ信号にダ
ウンコンバートして出力するミキサをさらに有し、前記
トリガ信号に従って前記利得設定回路により前記利得制
御信号をプリセットして前記ＲＦアッテネータの減衰率
の制御を行った後に、前記利得設定回路が前記トリガ信
号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中
の１つを前記振幅誤差信号に基づいて選択して設定する
操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精度
を持つ利得を設定することを 特徴とする自動利得制御回
路。 - 【請求項４】利得制御信号に基づき入力信号を利得制御
して出力する利得可変増幅器と、該利得可変増幅器の出
力信号を復調してベースバンド信号を出力する復調器
と、前記ベースバンド信号の振幅を検出して振幅信号を
出力する振幅検出回路と、目標振幅信号を出力する目標
振幅発生回路と、前記振幅信号と前記目標振幅信号との
差に基づく振幅誤差信号を出力する引き算器と、ある１
ビット間隔以上のトリガ信号を出力するシーケンス制御
回路と、Ｎ個の前記トリガ信号に従って全体の利得幅の
１／Ｎ刻みのＮ個の利得の中の１つを前記振幅誤差信号
に基づいて選択して設定する操作をＭステップにわたっ
て行い（１／Ｎ）Ｍ幅の精度を持つ利得を設定する利得
設定回路とを有し、 前記利得設定回路において、前記振幅誤差信号に対して
一定時間の不感部分を設けるとともに、前記トリガ信号
に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中の
１つを前記振幅誤差信号に基づいて選択して設定する操
作をＭステップにわたって行い（１／Ｎ）Ｍ幅の精度を
持つ利得を設定した後に、１次ループにより逐次連続的
に利得制御を行い、 前記振幅誤差信号と前記トリガ信号を入力としてＲＦア
ッテネータ制御信号を出力するＲＦアッテネータ制御回
路と、ＲＦ信号の減衰率を前記アッテネータ制御信号に
より切り替えて減衰信号を出力するＲＦアッテネータ
と、ダウンコンバート信号を出力する発振器と、前記減
衰信号を前記ダウンコンバート信号によりＩＦ信号にダ
ウンコンバートして出力するミキサをさらに有し、前記
トリガ信号に従って前記利得設定回路により前記利得制
御信号をプリセットして前記ＲＦアッテネータの減衰率
の制御を行った後に、前記利得設定回路が前記トリガ信
号に従って全体の利得幅の１／Ｎ刻みのＮ個の利得の中
の１つを前記振幅誤差信号に基づいて選択して設定する
操作をＭステップにわたって行い（１／Ｎ） Ｍ 幅の精度
を持つ利得を設定することを 特徴とする自動利得制御回
路。 - 【請求項５】前記ＮおよびＭが可変である請求項１ない
し４のいずれか１項に記載の自動利得制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08221966A JP3120737B2 (ja) | 1996-08-23 | 1996-08-23 | 自動利得制御回路 |
| US08/914,068 US5917372A (en) | 1996-08-23 | 1997-08-18 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08221966A JP3120737B2 (ja) | 1996-08-23 | 1996-08-23 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065470A JPH1065470A (ja) | 1998-03-06 |
| JP3120737B2 true JP3120737B2 (ja) | 2000-12-25 |
Family
ID=16774964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08221966A Expired - Fee Related JP3120737B2 (ja) | 1996-08-23 | 1996-08-23 | 自動利得制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5917372A (ja) |
| JP (1) | JP3120737B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976819A (en) * | 1995-11-21 | 1999-11-02 | National Jewish Medical And Research Center | Product and process to regulate actin polymerization in T lymphocytes |
| US6219380B1 (en) * | 1997-04-28 | 2001-04-17 | Industrial Technology Research Institute | Pulse position modulation based transceiver architecture with fast acquisition slot-locked-loop |
| US6369857B1 (en) * | 1999-05-13 | 2002-04-09 | Sarnoff Corporation | Receiver for analog and digital television signals |
| JP2001103394A (ja) * | 1999-10-01 | 2001-04-13 | Matsushita Electric Ind Co Ltd | デジタル放送受信装置 |
| US6748038B1 (en) * | 1999-10-08 | 2004-06-08 | Stmicroelectronics, Inc. | Method and circuit for determining signal amplitude |
| US6782063B1 (en) * | 2000-09-12 | 2004-08-24 | The United States Of America As Represented By The Secretary Of The Navy | Automatic gain control |
| US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
| JP3770819B2 (ja) * | 2001-09-28 | 2006-04-26 | 株式会社ルネサステクノロジ | 無線通信受信装置 |
| US6859230B2 (en) * | 2001-11-07 | 2005-02-22 | Omnivision Technologies, Inc. | Method of fast automatic exposure or gain control in a MOS image sensor |
| US20030125959A1 (en) * | 2001-12-31 | 2003-07-03 | Palmquist Robert D. | Translation device with planar microphone array |
| JP3576537B2 (ja) * | 2002-05-10 | 2004-10-13 | 松下電器産業株式会社 | 無線送信装置および無線送信方法 |
| TW544989B (en) * | 2002-07-25 | 2003-08-01 | Mediatek Inc | Leakage free automatic gain control device |
| US6903611B2 (en) * | 2002-07-25 | 2005-06-07 | Mediatek Inc. | Automatic gain control device |
| JP3914235B2 (ja) * | 2002-08-20 | 2007-05-16 | 三菱電機株式会社 | 利得制御方法および利得制御装置並びにその利得制御装置を備えた受信機および携帯電話機。 |
| US7085334B2 (en) * | 2002-09-30 | 2006-08-01 | Lsi Logic Corporation | Automatic gain control with analog and digital gain |
| JP4163531B2 (ja) * | 2003-03-06 | 2008-10-08 | 三星電子株式会社 | 自動利得制御装置 |
| EP1473831A1 (en) * | 2003-04-28 | 2004-11-03 | CoreOptics, Inc., c/o The Corporation Trust Center | Method and circuit for controlling amplification |
| US7218258B2 (en) * | 2004-02-05 | 2007-05-15 | Broadcom Corporation | Method and system for mixed analog-digital automatic gain control |
| KR100683008B1 (ko) * | 2005-12-07 | 2007-02-15 | 한국전자통신연구원 | 케이블 모뎀에서의 자동 이득 제어 장치 및 그를 이용한잠금 시간 도출 방법 |
| US7295073B2 (en) * | 2006-01-19 | 2007-11-13 | Mediatek Inc. | Automatic gain control apparatus |
| DE102007045309A1 (de) * | 2007-09-21 | 2009-04-09 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zur Leistungsregelung und Verstärkeranordnung |
| CN102195675B (zh) * | 2010-03-10 | 2016-03-30 | 青岛东软载波科技股份有限公司 | 载波侦听方法、电路及微控制器 |
| WO2012147138A1 (ja) * | 2011-04-26 | 2012-11-01 | パナソニック株式会社 | 受信機 |
| GB2506458B (en) | 2013-01-15 | 2015-01-14 | Imagination Tech Ltd | Method and circuit for controlling an automatic gain control circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4213097A (en) * | 1978-10-19 | 1980-07-15 | Racal-Milgo, Inc. | Hybrid automatic gain control circuit |
| JP2800500B2 (ja) * | 1991-10-01 | 1998-09-21 | 松下電器産業株式会社 | バースト送信出力制御回路 |
| JP3316351B2 (ja) * | 1995-09-27 | 2002-08-19 | シャープ株式会社 | Ａｇｃ装置 |
-
1996
- 1996-08-23 JP JP08221966A patent/JP3120737B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-18 US US08/914,068 patent/US5917372A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065470A (ja) | 1998-03-06 |
| US5917372A (en) | 1999-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3120737B2 (ja) | 自動利得制御回路 | |
| KR100329674B1 (ko) | 디지털수신기내에서이득을지동적으로제어하는장치및방법 | |
| KR100221149B1 (ko) | 폐루프 및 개루프 출력제어장치를 갖는 무선 전화기를 위한 포화 방지장치 | |
| US5451948A (en) | Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing | |
| KR960000524B1 (ko) | 라디오 수신기 | |
| EP1434345B1 (en) | Telecommunications receiver with automatic gain control | |
| KR0168790B1 (ko) | 수신신호세기의 동적범위를 확장시키는 셀룰라 통신시스템의 수신기 | |
| JP2007267357A (ja) | 利得制御受信機 | |
| JP3699026B2 (ja) | 無線受信機自動利得制御方法及び装置 | |
| US7076222B2 (en) | Digital controlled AGC | |
| US5519888A (en) | Receiver incorporating an other users noise simulator (OUNS) for use in a communication system | |
| CN109639250A (zh) | 一种数字自动增益控制方法及系统 | |
| JPH11154839A (ja) | 自動利得制御方式 | |
| JP3542921B2 (ja) | 自動利得制御回路 | |
| JPH0794981A (ja) | 自動利得制御回路 | |
| JPH07245539A (ja) | 自動利得制御回路 | |
| US20070147554A1 (en) | Receiver and transmitter/receiver | |
| US7447283B2 (en) | Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor | |
| JP4148813B2 (ja) | 受信回路およびこれを用いた移動無線受信機 | |
| JP3459515B2 (ja) | ラジオ受信機 | |
| KR101509498B1 (ko) | 2 - 스텝 아날로그 디지털 혼합 자동 이득 제어장치 및 이를 이용한 자동 이득 제어방법 | |
| KR100716540B1 (ko) | 디지털 자동이득제어 장치 | |
| JP4292655B2 (ja) | サンプリング装置 | |
| JPH10303775A (ja) | 受信装置 | |
| JP2001352266A (ja) | 受信電界強度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000418 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000919 |
|
| LAPS | Cancellation because of no payment of annual fees |