JP3111102B2

JP3111102B2 - ビデオ信号の時間軸変換装置

Info

Publication number: JP3111102B2
Application number: JP03337210A
Authority: JP
Inventors: 和男黒田
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 1991-12-19
Filing date: 1991-12-19
Publication date: 2000-11-20
Anticipated expiration: 2015-11-20
Also published as: US5329366A; JPH05176288A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオ信号の時間軸変換
装置に係り、より詳細にはフィールドメモリを用いて、
通常のビデオ信号より速度の遅いビデオ信号を通常の速
度の信号に変換するビデオ信号の時間軸変換装置に関す
る。

【０００２】

【従来の技術】従来のＬＤ等のビデオ信号再生装置は、
スロー、ファースト等の可変速再生時においてはトラッ
クジャンプを行い同一のフレームを２回出力したり、あ
るいは中間のフレームを読み飛ばして画像信号を再生し
ていた。しかし、この場合、音声信号も画像信号同様に
同一箇所が連続して出力されたり、中間の音声が欠落し
たりするため、周期的に音声の異常が起きるという欠点
があった。

【０００３】また、このような欠点を解消しうる方法と
してフィールドメモリを用いる方法がある。すなわち、
少なくとも１フィールド分のビデオメモリを用い、ＬＤ
等からの可変速再生ビデオ信号をその周波数に対応した
書き込みクロックでメモリに書き込む一方、通常のビデ
オ信号の再生周波数に対応した読み出しクロックで読み
出しを行う。このような再生装置のメモリ部分の構成を
図７に示す。

【０００４】図７において、このメモリ部分はＡ／Ｄコ
ンバータ１と、書き込み基準信号発生器２と、フィール
ドメモリ１０と、同期信号付加回路４と、カラー位相処
理回路５と、Ｄ／Ａコンバータ６と、読み出し基準信号
発生器７とから構成されている。入力ビデオ信号は、通
常のビデオ信号の周波数に対して±数％の速度の信号で
あり、Ａ／Ｄコンバータ１でＡ／Ｄ変換され、フィール
ドメモリへ記憶される。このフィールドメモリ１０は少
なくとも１フィールド分のデータを記憶できる容量を有
している。また、フィールドメモリへのデータの書き込
みは、書き込み基準信号発生器２により生成される入力
ビデオ信号の周波数に対応したクロックＣＫ１及び書き
込みリセット信号ＷＲに基づいて行われる。一方、フィ
ールドメモリ１０からのデータの読み出しは、読み出し
基準信号発生装置７により生成される読み出しクロック
ＣＫ２及び読み出しリセット信号ＲＲに基づいて行われ
る。ここで、読み出しクロックＣＫ２は、通常速度のビ
デオ信号に対応した固定周波数（１４．３ＭＨｚ）のク
ロックが用いられ、読み出しリセット信号ＲＲもこれに
対応した固定周波数の信号が用いられるので、正常なビ
デオ信号再生が可能戸なる。フィールドメモリ１０から
読み出された信号は、同期信号付加回路４で同期信号が
付加され、カラー位相処理を施された後、Ｄ／Ａコンバ
ータ６でＤ／Ａ変換され、アナログビデオ信号として出
力される。なお、上述した時間軸変換方法の詳細は、実
願昭６２ー０２７６５３号に記載されている。

【０００５】この様な、可変速再生の時に生じる問題と
して、「追い越し」と呼ばれる現象がある。これは、フ
ィールドメモリへのデータの書き込みクロックと読みだ
しクロックの周波数が異なることに起因するものであ
る。すなわち、書き込みクロックが読みだしクロックよ
り速い場合、書き込みクロックと読みだしクロックの前
後関係が逆転し、周期的に追い越しが生じる。また、書
き込みクロックが読みだしクロックより遅い場合にも同
様に追い越しが生じる。書き込みクロックが読みだしク
ロックより遅い場合には、出力ビデオ信号の画像に図８
に示すような不具合が生じる。

【０００６】図８でＡ〜Ｅはいずれも１枚のフィールド
画像を示している。書き込みクロックが読みだしクロッ
クに比べて遅い場合であるので、読み出しクロックが書
き込みクロックを追い越すことになる。図の点線部分で
追い越しが起きるとすると、フィールド画像Ａについて
は、書き込みクロックが読み出しクロックに先行してし
ているため、問題は無い。しかし、フィールド画像Ｂの
書き込み中に追い越しが起きるので、それ以降は読み出
しが書き込みに先行してしまうことになる。従って、フ
ィールド画像Ｂについては点線以降のデータがメモリに
書き込まれる前に読み出しがされるため、フィールド画
像Ａが再度読み出されることになる。その結果、フィー
ルド画像Ｂの下側はフィールド画像Ａに起き代わってし
まうという問題が起きる。

【０００７】このように、追い越しが起きた場合には、
追い越しの前後で一枚のフィールド画像の上下の部分が
異なるフィールドの画像になるが、現実には、連続する
フィールド画の内容は類似しているという理由から、上
述の再生方法では特別に対策は行っていなかった（上掲
実用新案登録出願参照）。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
ような現象は、再生しようとするビデオ画像が動きの大
きい場合に無視できない問題となる。例えば、左右に比
較的速い速度で移動する物体の画像では、フィールド画
像Ａとフィールド画像Ｂの内容がかなり異なるため、図
９に示すように物体の画像が忠実に再生されないことに
なる。

【０００９】このような場合の対策として、図１０に示
すように、追い越しが生じるフィールド画のメモリへの
書き込みを禁止する方法が考えられる。しかし、この方
法による場合、書き込みを禁止したフィールド画像Ｂは
欠落し、同一のフィールド画像Ａが３回続けて出力され
るという欠点がある。

【００１０】本発明の目的は、入力ビデオ信号の速度が
通常のビデオ信号の速度に比べて遅い場合においても、
その速度差に起因して生じる追い越しの画像への影響の
少ないビデオ信号の出力を可能とするビデオ信号の時間
軸変換装置を提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載の発明は、ビデオ信号の時間軸変換
装置において、少なくとも１フィールド分のビデオ信号
の蓄積が可能なメインメモリを有し、入力ビデオ信号の
周波数に対応した書き込み基準信号に基づいて前記入力
ビデオ信号を前記メインメモリに書き込み、一定周波数
の読み出し基準信号に基づいて前記メインメモリからの
ビデオ信号の読み出しを行うビデオ信号の時間軸変換装
置において、少なくとも１フィールド分のビデオ信号の
蓄積が可能なサブメモリと、前記書き込み基準信号と前
記読み出し基準信号との時間差を検出し、前記書き込み
基準信号と前記読み出し基準信号との周波数の差と前記
時間差とを比較することにより次のフィールドで読み出
しが書き込みを追い越すことを検出した時に追い越し検
出信号を出力する追い越し検出回路と、前記追い越し検
出信号に基づいて、前記追い越し検出信号が検出されな
い間は前記入力ビデオ信号を前記メインメモリに書き込
むと共に前記メインメモリから読み出しを行い、追い越
しが生じる１つ前のフィールドについて前記入力ビデオ
信号を前記メインメモリ及び前記サブメモリの両方へ書
き込み、追い越しが生じるフィールドについては前記サ
ブメモリから前記入力ビデオ信号を読み出すメモリ制御
回路と、を有するように構成される。

【００１２】また、請求項２記載の発明は、少なくとも
１フィールド分のビデオ信号の蓄積が可能なメインメモ
リを有し、入力ビデオ信号の周波数に対応した書き込み
基準信号に基づいて前記入力ビデオ信号を前記メインメ
モリに書き込み、一定周波数の読み出し基準信号に基づ
いて前記メインメモリからビデオ信号の読み出しを行う
ビデオ信号の時間軸変換装置において、少なくとも前記
書き込み基準信号と前記読み出し基準信号と速度の差分
に相当するフィールド分のビデオ信号の蓄積が可能なサ
ブメモリと、前記書き込み基準信号と前記読み出し基準
信号との時間差を検出し、前記時間差が前記書き込み基
準信号と前記読み出し基準信号との周波数の差に対応す
る一定値を越えた場合に追い越し検出信号を出力する追
い越し検出回路と、通常モードとスリップモードとの２
つの制御モードを有し、前記書き込み基準信号が前記読
み出し基準信号より遅い場合に、前記追い越し検出信号
に基づいて、前記通常モードと前記スリップモードとの
切り替えを行い、前記通常モードにおいては前記メイン
メモリのみを用いて前記入力ビデオ信号の書き込み及び
読み出し制御を行い、前記スリップモードにおいては前
記メインメモリ及び前記サブメモリの両方を一体として
用いて前記入力ビデオ信号の書き込み及び読み出し制御
を行うメモリ制御回路とを有するよう構成される。

【００１３】

【作用】請求項１記載の発明によれば、追い越し検出回
路は書き込み基準信号と読み出し基準信号の速度差に基
づいて、追い越し検出信号をメモリ制御回路へ出力す
る。メモリ制御回路は、追い越し検出信号に基づき、追
い越しが生じると予想されるフィールドの１つ前のフィ
ールド画像をメインメモリとサブメモリの両方に記憶
し、追い越しが生じるフィールドではサブメモリから１
つ前のフィールド画像を読み出すよう制御する。

【００１４】また、請求項２記載の発明によれば、追い
越し検出回路は書き込み基準信号と読み出し基準信号の
速度差に基づいて、追い越し検出信号をメモリ制御回路
へ出力する。メモリ制御回路は、書き込み基準信号が前
記読み出し基準信号より遅い場合に、追い越し検出信号
に基づいて、通常モードとスリップモードとの切り替え
を行い、通常モードにおいてはメインメモリのみを用い
て入力ビデオ信号の書き込み及び読み出し制御を行い、
スリップモードにおいてはメインメモリ及びサブメモリ
の両方を一体として用いて入力ビデオ信号の書き込み及
び読み出し制御を行う。

【００１５】

【実施例】次に、本発明の好適な実施例について図面に
基づいて説明する。 [I] 第１実施例図１に本発明の第１実施例の構成を示す。この実施例の
構成は、大別してビデオ信号処理ブロックと制御信号処
理ブロックに分けられる。ビデオ信号処理ブロックは、
Ａ／Ｄコンバータ１と、ビデオメモリ部２０と、同期信
号付加回路４と、カラー位相処理回路５と、Ｄ／Ａコン
バータ６とからなる。また、ビデオメモリ部２０は、メ
インメモリ２１と、サブメモリ２２とスイッチＳＷ１，
ＳＷ２とからなる。一方、制御信号処理ブロックは、書
き込み基準信号発生器２と、ＣＰＵ３と、読み出し基準
信号発生回路７と、追い越し検出回路８と、メモリ制御
回路４０とにより構成されている。

【００１６】ビデオ信号処理ブロックは、ビデオメモリ
部２０以外は、図７に示した従来例と同様の動作をする
のでその説明は省略する。ビデオメモリ部２０内のメイ
ンメモリ２１及びサブメモリ２２は、それぞれ少なくと
も１フィールド分のデータの蓄積が可能な容量を有して
おり、スイッチＳＷ１，ＳＷ２により入力、出力の選択
がされる。

【００１７】次に、制御信号ブロックの動作を説明す
る。書き込み基準信号発生器２は、入力ビデオ信号から
分離抽出された同期信号を入力され、これに同期した書
き込みクロックＣＫ１及び書き込みリセット信号ＷＲを
ビデオメモリ部２０へ入力する。従って、入力ビデオ信
号は、その周波数に対応した速度のクロックでビデオメ
モリ２１、２２に書き込まれる。一方、読み出し基準信
号発生回路７は、常に通常のビデオ信号の周波数に対応
した読み出しクロックＣＫ２（１４．３ＭＨｚ）及び読
み出しリセット信号ＲＲ（約６０Ｈｚ）をビデオメモリ
部２０へ入力し、これに基づいてメモリからのデータの
読み出しを行う。従って、入力ビデオ信号の周波数が前
記通常ビデオ信号の周波数からずれていても、通常のビ
デオ信号周波数で読み出しがされるため、出力されるビ
デオ信号は通常のビデオ信号周波数となり、再生装置で
の正常な再生が可能となる。

【００１８】ＣＰＵ３では、入力ビデオ信号の周波数に
対応した設定値が演算され、追い越し検出回路８へ入力
される。追い越し検出回路８へは、さらに書き込み信号
発生器２から書き込みリセット信号ＷＲが、また読み出
し基準信号発生回路７から読み出しクロックＣＫ２及び
読み出しリセット信号ＲＲがそれぞれ入力される。追い
越し検出回路８は、これらの信号に基づいて追い越しを
検出する。例えば、入力ビデオ信号が通常のビデオ信号
より１０％遅い（周波数が１０％低い）場合、１フィー
ルド中の水平ライン数が２６２．５ラインであることか
ら書き込みリセット信号ＷＲと読み出しリセット信号Ｒ
Ｒとの差は、１フィールドにつき約２６ライン分（２６
２．５×０．１）ずつ詰まっていくことになる。従っ
て、例えば書き込みリセット信号ＷＲが来てから読み出
しリセット信号ＲＲが来るまで（図８のＤの区間）の水
平ライン数をカウントし、これが２６ライン以下になっ
た場合を検出すれば次のフィールドで追い越しが起きる
ことが検出できる。そこで、この場合はＣＰＵ３の設定
値を２６にしておき、この設定値と前記水平ライン数と
の比較結果を追い越し検出信号Ｓ１として出力すれば良
い。また、逆に読み出しリセット信号ＲＲが来てから書
き込みリセット信号ＷＲ読み出しリセット信号ＲＲが来
るまでの水平ライン数をカウントした場合は、ＣＰＵ３
の設定値を（２６２．５ー２６）とすることにより同様
に追い越しを検出することができる。なお、この追い越
し検出回路の詳細は特願平３−３３５２５３号に記載さ
れている。

【００１９】追い越し検出回路８は、上述のようにして
追い越しの起きるフィールドを検出し、検出信号Ｓ１を
メモリ制御回路４０へ出力する。メモリ制御回路は、例
えば図２に示すように、検出信号Ｓ１に基づいて、コン
トロール信号ＣＳ１でＳＷ１をＯＮにし、追い越しの起
きると予想されるフィールドの１つ前のフィールド画を
メインメモリ２１及びサブメモリ２２の両方に記憶する
よう書き込み制御を行う。メモリ制御回路４０からは、
アドレスコントロール信号ＣＡがメインメモリ２１及び
サブメモリ２２へ入力されており、ビデオ信号はメモリ
内の所定のアドレスに書き込まれる。なお、図２でＳＷ
１は入力ビデオ信号のＡ画像の期間でＯＮとし、Ｂ画像
の期間でＯＦＦとすればそれ以外の期間ではＯＮ／ＯＦ
Ｆのいずれであっても良い。次に、メモリ制御回路４０
は、コントロール信号ＣＳ２でＳＷ２を切り替え、追い
越しの起きるフィールドではサブメモリ２２からデータ
の読み出しを行うよう読み出し制御を行う。

【００２０】この様な制御を、追い越しの起きる度に行
うことにより、追い越しの起きるフィールドでは、１フ
ィールド前のフィールド画を再度読み出すことで、追い
越しの前後で異なるフィールド画が読み出されるという
不具合が解消される。また、連続して読み出される同一
のフィールド画も２枚で済み、追い越しの出力画像への
影響が軽減される。

【００２１】[II] 第２実施例第２実施例は、第１実施例と同様の効果を、使用するメ
モリの容量を節減した形で実現するものである。

【００２２】図３に本発明の第２実施例の構成を示す。
第２実施例が第１実施例と異なる点は、ビデオメモリ部
３０内のサブメモリ３２の容量が小さくなっている点、
及び書き込みリセット信号ＷＲがメモリ制御回路４０を
介してビデオメモリ部３０へ供給されている点である。
その他の点は、第１実施例と同様であるので、詳しい説
明は省略する。

【００２３】ビデオメモリ部３０において、メインメモ
リ３１は第１実施例の場合と同じく少なくとも画像デー
タ１フィールド分の容量を有している。一方、サブメモ
リ３２として必要な容量は、入力ビデオ信号の速度（周
波数）により定められ、入力ビデオ信号（書き込み基準
信号）の速度と通常のビデオ信号（読み出し基準信号）
の速度の差分に相当するフィールド分の容量があれば足
りる。従って、例えば入力ビデオ信号が通常のビデオ信
号より１０％遅い場合は、少なくとも１フィールド分の
容量の１０％の容量があれば良い。以下の説明は、この
場合について行うこととする。

【００２４】図３において、追い越しの検出は第１実施
例の場合と同様に行われ、その検出信号Ｓ１がメモリ制
御回路４０へ入力される。メモリ制御回路４０は、この
検出信号Ｓ１に基づいて、通常モードとスリップモード
との切り替えを行う。以下にこの２つのモードについて
説明する。

【００２５】通常モードは、追い越しが起きる前の状態
のモードであり、ビデオメモリ部３０のうちメインメモ
リ３１のみが使用される。従って、ＳＷ３はＯＦＦ状態
になっている。このモードでは、図４に示すように、メ
インメモリ３１の所定のアドレス（０〜２６３ライン
目）にＡ／Ｄコンバータ１からの１フィールド分の信号
が順次書き込まれ、読み出される。

【００２６】通常モードでの動作中に追い越し検出回路
８が追い越しを検出すると、メモリ制御回路４０は、通
常モードからスリップモードへの切り替えを行い、ＳＷ
３をＯＮ状態にする。これと同時に、メモリ制御回路４
０は、以下のように書き込みリセット信号ＷＲ及びメモ
リの書き込みアドレスＣＡの制御を行う。

【００２７】スリップモードでは、図４に示すようにメ
インメモリ３１の１０％分の容量を有するサブメモリ３
２がメインメモリ３１と一体として使用される。よっ
て、メモリは全体で、２８９（２６３×１．１）水平ラ
イン分の容量を有することになる。そこで、スリップモ
ードでは、２６３ライン目で書き込みアドレスのリセッ
トを行わず、サブメモリ３２のエリアへ続けてデータの
書き込みを行う。従って、、図４に示すように、フィー
ルド画像Ｂはサブメモリ３２の先頭から書き込まれ、ア
ドレス２８９ライン目以降はメインメモリ３１の先頭
（アドレス０ライン目）へ戻って書き込みが続けられ
る。さらに、フィールド画像Ｃのデータは、フィールド
画像Ｂの書き込みが終了した地点のアドレスから連続し
て書き込まれる。また、フィールド画像Ｄ以降のデータ
も同様に書き込まれる。

【００２８】この場合の入出力ビデオ信号のメモリ割り
当てを図５に示す。図５は入力ビデオ信号のフィールド
画像Ｂの上から２６ライン以内（Ｐ１の部分）で追い越
しが起きる場合を示しており、この追い越しの起きる時
点ではフィールド画像Ｂはサブメモリ３２に書き込まれ
る。その間に読み出しアドレスはメモリの先頭（アドレ
ス０）に戻り（Ｐ２の点）、再度フィールド画像Ａが読
み出される（Ｐ３の画像）。一方、フィールド画Ｂは、
サブメモリの先頭（アドレス２６４）から書き込まれて
いるので、読み出しアドレスは再度フィールド画Ａを読
み出した後、今度は書き込みと同じ様にサブメモリ３２
内を読んでからメインメモリ３１の先頭へ戻り、読み出
しを続ければ、フィールド画像Ｂ以降の画像を正常に読
み出すことができる。この様にして、書き込み始めるア
ドレスを順次ずらせていき、再び書き込みがメインメモ
リ３１の先頭から行われる点に戻った時点（図４、５の
フィールド画Ｌ）で、メモリ制御回路４０は通常モード
に切り替えを行う。それ以降は、再び追い越し検出回路
８が追い越しを検出するまで、通常モードでの動作を続
ける。

【００２９】以上のように、書き込みと読み出しのアド
レスを制御することにより、サブメモリ３２容量を節減
した形で、第１実施例と同一の効果を得ることができ
る。図６に、入力ビデオ信号の速度が通常のビデオ信号
の速度より１０％遅く、サブメモリ３２の容量がメイン
メモリ３１の２０％である場合のメモリ割り当てを示
す。図５の場合に比べ、サブメモリ３２が２倍の容量を
有するので、スリップモードの時間が１／２になってい
る。

【００３０】なお、入力ビデオ信号の速度が微妙に変化
する場合には、その変化量に応じて使用するサブメモリ
の容量を可変とすることで対応することができる。実際
のビデオメモリは、例えばＮＴＳＣ信号の場合、ＰＡＬ
信号用のビデオメモリを用いることにより実現できる。

【００３１】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、追い越しが起きるフィールドでは、サブメ
モリに記憶しておいたフィールド画像を読み出すことと
したので、追い越しの再生画像への影響を軽減すること
ができる。

【００３２】また、請求項２記載の発明によれば、少な
くとも入力ビデオ信号と通常のビデオ信号との速度の差
分に相当するフィールド分のサブメモリをメインメモリ
と一体として使用することとしたので、同様の効果を維
持しつつメモリの節減を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成図である。

【図２】本発明の第１実施例のメモリ制御の説明図であ
る。

【図３】本発明の第２実施例の構成図である。

【図４】本発明の第２実施例のメモリ制御の説明図であ
る。

【図５】本発明の第２実施例のメモリ割り当て図(1) で
ある。

【図６】本発明の第２実施例のメモリ割り当て図(2) で
ある。

【図７】従来のビデオ信号の時間軸変換装置の構成図で
ある。

【図８】従来のビデオ信号の時間軸変換装置の問題点説
明図(1) である。

【図９】従来のビデオ信号の時間軸変換装置の問題点説
明図(2) である。

【図１０】従来のビデオ信号の時間軸変換装置の問題点
説明図(3) である。

【符号の説明】

１…Ａ／Ｄコンバータ２…書き込み基準信号発生器３…ＣＰＵ４…同期信号付加回路５…カラー位相処理回路６…Ｄ／Ａコンバータ７…読み出し基準信号発生回路８…追い越し検出回路１０…フィールドメモリ２０…ビデオメモリ部２１…メインメモリ２２…サブメモリ３０…ビデオメモリ部３１…メインメモリ３２…サブメモリ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/91 - 5/956 G11B 20/02 H04N 9/79 - 9/898

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも１フィールド分のビデオ信号
の蓄積が可能なメインメモリを有し、入力ビデオ信号の
周波数に対応した書き込み基準信号に基づいて前記入力
ビデオ信号を前記メインメモリに書き込み、一定周波数
の読み出し基準信号に基づいて前記メインメモリからの
ビデオ信号の読み出しを行うビデオ信号の時間軸変換装
置において、少なくとも１フィールド分のビデオ信号の蓄積が可能な
サブメモリと、前記書き込み基準信号と前記読み出し基準信号との時間
差を検出し、前記書き込み基準信号と前記読み出し基準
信号との周波数の差と前記時間差とを比較することによ
り次のフィールドで読み出しが書き込みを追い越すこと
を検出した時に追い越し検出信号を出力する追い越し検
出回路と、前記追い越し検出信号に基づいて、前記追い越し検出信
号が検出されない間は前記入力ビデオ信号を前記メイン
メモリに書き込むと共に前記メインメモリから読み出し
を行い、追い越しが生じる１つ前のフィールドについて
前記入力ビデオ信号を前記メインメモリ及び前記サブメ
モリの両方へ書き込み、追い越しが生じるフィールドに
ついては前記サブメモリから前記入力ビデオ信号を読み
出すメモリ制御回路と、を有することを特徴とするビデ
オ信号の時間軸変換装置。
【請求項２】少なくとも１フィールド分のビデオ信号
の蓄積が可能なメインメモリを有し、入力ビデオ信号の
周波数に対応した書き込み基準信号に基づいて前記入力
ビデオ信号を前記メインメモリに書き込み、一定周波数
の読み出し基準信号に基づいて前記メインメモリからの
ビデオ信号の読み出しを行うビデオ信号の時間軸変換装
置において、少なくとも前記書き込み基準信号と前記読み出し基準信
号との速度の差分に相当するフィールド分のビデオ信号
の蓄積が可能なサブメモリと、前記書き込み基準信号と前記読み出し基準信号との時間
差を検出し、前記時間差が前記書き込み基準信号と前記
読み出し基準信号との周波数の差に対応する一定値を越
えた場合に追い越し検出信号を出力する追い越し検出回
路と、通常モードとスリップモードとの２つの制御モードを有
し、前記書き込み基準信号が前記読み出し基準信号より
遅い場合に、前記追い越し検出信号に基づいて、前記通
常モードと前記スリップモードとの切り替えを行い、前
記通常モードにおいては前記メインメモリのみを用いて
前記入力ビデオ信号の書き込み及び読み出し制御を行
い、前記スリップモードにおいては前記メインメモリ及
び前記サブメモリの両方を一体として用いて前記入力ビ
デオ信号の書き込み及び読み出し制御を行うメモリ制御
回路と、を有することを特徴とするビデオ信号の時間軸
変換装置。