JP3110763B2

JP3110763B2 - フィルムのようなビデオを生成する装置及び方法

Info

Publication number: JP3110763B2
Application number: JP07519761A
Authority: JP
Inventors: グレンビープルジボルスキー; ロバートエフギブソン; ジョンエイチハーン; ロイドアールザサードハック
Original assignee: グレンビープルジボルスキー; ロバートエフギブソン; ジョンエイチハーン; ロイドアールザサードハック
Priority date: 1994-01-25
Filing date: 1995-01-24
Publication date: 2000-11-20
Anticipated expiration: 2015-11-20
Also published as: JPH09508507A; AU686330B2; MX9602939A; CA2180453A1; US5475425B1; EP0742984A1; WO1995020292A1; US5475425A; EP0742984B1; ATE251369T1; DE69531857T2; EP1175091A3; AU1692995A; DE69531857D1; EP1175091A2; CA2180453C; KR100254525B1; EP0742984A4

Description

【発明の詳細な説明】発明の分野本発明は、映画フィルムのブロードキャスト・ルック
をシミュレートするビデオ・カメラ及び方法に関する。
より特定的には、本発明は、映画フィルムの実時間ディ
ジタル・ビデオ・シミュレーションのためのビデオ・カ
メラ設計及び方法を提供する。

発明の背景テレビジョン・ブロードキャストは、一般に二つの明
らかに異なる“ルックス（looks）”を供給するものと
考えることができる。テレビジョン・ブロードキャスト
の視聴者は、ビデオ・カメラからのブロードキャストの
ルックと映画フィルムからのブロードキャストのルック
との間の相違を一般的に見分けることができる。例え
ば、ニュース、ゲーム・ショー及び午後の連続ホームメ
ロドラマは、その信号がビデオテープに記録されるビデ
オ・カメラの典型的なショットである。対照的に、映画
フィルム上で生起されたプログラミングのブロードキャ
ストは、ビデオ・カメラ・ブロードキャストのものとは
異なりかつよりリッチな“ルック”を表しているとしば
しば考えられる。

映画フィルムは、編集及びブロードキャストの目的で
ビデオテープに一般に変換される。しかしながら、その
ような情況下でも、映画フィルムは、固有のよりリッチ
なフィルム“ルック”を維持する。このよりリッチなル
ックは、ビデオ・カメラから記録されたブロードキャス
トのルックと比較してより高品質で、より高価な映画フ
ィルムのプロダクション処理に関連付けられる。

映画フィルムに生起するワークのプロダクションは、
一般にビデオ生起ワークのプロダクションの３倍から５
倍の費用が掛かる。更に、映画プロダクションは、クル
ー・ポジション（crew positions）及びブロードキャス
ト・ビデオ装置よりも遙に高価であるフィルム装置をし
ばしば必要とする。

通常のビデオ・カメラ上で作られたブロードキャスト
のルックとビデオ信号へ変換または転換された映画フィ
ルムから作られたブロードキャストのルックとの間の視
覚的に感知できる相違は、生成されるワーク及びブロー
ドキャストされることが企図されるような媒体（メディ
ア）の特質、並びにそれが到達しようと試みている市場
（マーケット）に対して重要でありうる。これら二つの
系統的分類（methodologies）の間の外観におけるこの
相違は、映画カメラが同じことをするような方法と比較
して通常のビデオ・カメラがイメージを捉えかつ表示す
るような方法との間の相違に部分的にアトリビュート可
能である。

ビデオ・カメラ・ブロードキャストとビデオ信号に変
換または転換された映画フィルムのブロードキャストと
の間の第１の相違は、どのように映画フィルム・カメラ
が時間を捉えるかまたは凍結するかと比較してビデオ・
カメラが時間を捉えるかまたは凍結するような方法に関
する。これら二つの系統的分類間のブロードキャスト出
力における第２の相違は、映画フィルムの視覚的外観に
対するフィルム・エマルジョン・グレインの寄与に関す
る。

通常のビデオ・カメラは、光感度ピックアップ管また
はソリッド・ステート（半導体）、電荷結合素子（CC
D）型イメージ・センサの一連の水平電子走査としてア
クションを捉える。ビデオ・カメラのレンズの前のアク
ションは、一連のインターレース・フィールドまたはハ
ーフ・フレームとして出力される。一つの完全なビデオ
・フレームを構成するために二つのビデオ・フィールド
が要求される。第１のビデオ・フィールドは、奇数番号
の走査線からなり、第２のビデオ・フィールドは、偶数
番号の走査線からなる。

60Hzの電力を用いるアメリカ合衆国及び他の国では、
ブロードキャスト・フィールド速度は、おおよそ60フィ
ールド／秒であり、約30フレーム／秒のフレーム速度を
もたらす。

映画フィルム・カメラは、所定速度でカメラ・シャッ
タを開閉することによって一連のスチル写真としてアク
ションを捉える。素早い連続で見たときに、これらのス
チル・イメージは、動きの錯視（イルージョン）を生成
する。60Hzの電力を有するアメリカ合衆国及び他の国で
は、標準カメラ及びフィルム投影スピードは、24フレー
ム／秒である。50Hzの電力を有する国は、それらのフィ
ルム投影スピードとして25フレーム／秒を用いる。

通常のNational Television Standards Committee（N
TSC）に準拠するビデオ・システムで映画フィルムを見
るために、フィルムの24イメージ／秒は、60ビデオ・フ
ィールド（または30ビデオ・フレーム）／秒に変換され
なければならない。このフィルムとビデオ間の変換処理
は、24イメージ／秒の映画フィルムから毎秒６つの追加
ビデオ・フレームが生成されることを要求する。通常、
これらの毎秒６つの余分なビデオ・フレームは、２つの
フィールドよりも３つのフィールドに対して一つおきに
フィルム・イメージを走査することによって生成され
る。24イメージ／秒を30ビデオ・フレーム／秒に変換す
るこの処理は、“３−２変換”と呼ばれる。この処理
は、ブロードキャストのために映画フィルムをビデオに
変換する系統的分類としてブロードキャスト業界ではよ
く知られている。

通常のビデオ・カメラでは、１秒の時間は、60の個別
ビデオ・フィールドを生成する。各秒を60の個別ビデオ
・フィールドに分割することによって、通常のビデオ・
カメラは、ブロードキャストするときに動きの滑らかな
連続性をもたらす。

英国及びヨーロッパの多くの国のような、NTSCテレビ
ジョン・システムを用いない国及び場所に対して、３−
２変換処理は、用いられない。これは、これらの国の映
画フィルムが写真に撮られかつ25フレーム／秒で投影さ
れるからであり、フィルムの各フレームは、二つのビデ
オ・フィールドまたは一つの完全なビデオ・フレームを
もたらす。時々、テレビジョン・ブロードキャストのた
めのフィルムは、30フレーム／秒の増加したイメージ捕
捉の速度で写真に撮られる。これが行われたときには、
フィルムをビデオに変換するための３−２変換に対する
必要性は、除去される。

３−２フィルムとビデオ間の変換処理は、ビデオ・シ
ーケンスを生成し、それによりオリジナル映画フィルム
の画面内の動きは、不連続的に表示される。そのような
ブロードキャストの視聴者は、オリジナル・フィルムの
画面内の素早い動きに対する“ステッピング”または
“スキッピング”アクションに気付きうる。対照的に、
ビデオ・カメラがイメージを捉えるような方法により、
このステッピングまたはスキッピングは、ほとんど検出
されない。

上記したように、映画フィルムのルックに寄与する第
２の主な要因は、フィルム媒体それ自身である。フィル
ムを覆う感光性フィルム・エマルジョンの光化学は、グ
ラニュラ・イメージを結果として生ずる。フィルム媒体
上のグレインは、同様な露光及び密度の領域の中に局所
化された、同様な大きさの粒子のランダム・パターンと
して現される。粒子の局所化されたランダム・パターン
は、映画フィルムのルックに関連付けられる視覚“テキ
スチャ”を生成する微細モザイクを生成する。

各フィルム・イメージがその上で写真に撮られかつフ
ィルム・ストックの異なる断片（ピース）から現像され
るので、グレインの強度が同じである傾向であるが、正
確なグレイン粒子配置は、フレーム毎に独自に異なる。
結果として、静止画面の写真撮影でさえも、フィルム媒
体上で一定に変化するグラニュラリティをもたらす。グ
レイン効果の強度は、フィルム・ストックにより変化す
ることができる。光に対するより高い感度を有するフィ
ルム・ストックは、光に多少敏感でないフィルムよりも
可視的なグレインを一般に表わす。

あるレベルの電子ノイズは、全てのビデオ・カメラに
よって一般に生成される。ランダム高周波ノイズのある
形は、ビデオ・システム上のグラニュラリティの一つの
型として現すこができる。しかしながら、この型のグラ
ニュラリティは、映画フィルムの光化学によって生成さ
れたグラニュラリティとは、視覚的には、同じ程度及び
特性のものではない。ランダム電子ノイズは、空間依存
性を有していないしかつ一般に一つの走査線高いだけで
ある。

映画フィルム及び映画カメラを用いて生成されたもの
と比較してビデオ・カメラ上で最初に生成されたワーク
のブロードキャスト間の視覚的相違は、当業者によく知
られている。上述したようなこれらの相違の主な原因
は、ビデオ信号に変換または転換された映画フィルムの
視覚的外観の実時間シミュレーションに対してビデオ・
カメラ、並びにそのようなシミュレーションを実効する
方法を供給することを援助するために本発明に関連して
用いられる。ビデオ媒体を通して映画品質（movie qual
ity）ブロードキャストを生成することの願望は、長く
感じられていたし、これら及び他の関連オブジェクトを
達成するためのいくつかの試みがあったが、そのいずれ
も本発明の固有の素子及び段階を採り入れていない。

ビデオ・イメージ・フィルム・シミュレーションのた
めの方法及び装置は、その記載がここに参考文献として
採り入れられる、Faberに付与された米国特許第4,935,8
16号に記載されている。Faberは、予め記憶されたビデ
オテープまたは通常のビデオ・カメラから通常のビデオ
信号を受信しかつテレビジョン・ブロードキャストまた
はビデオテープ上に記録することに対して直接出力され
るべき映画フィルム記録イメージの外観を供給するため
に信号を処理する方法及び装置を開示する。Faberは、
記録されたイメージのビデオがグレインを含まずかつビ
デオ・システムのノイズまたは“スノー”が一般に望ま
しくないということを示している。Faberは、鮮明な映
像（clear picture）のために電子回路、カメラ、レコ
ーダ及びテレビジョン・セットからのノイズを除去する
ために電子フィルタリングが用いられることを示してい
る。

Faberは、動画を記録するための３つの基本アプロー
チを識別する；（１）現像されかつ投影フィルムにプリ
ントされる映画カメラを用いて露光され、次いでプロジ
ェクタまたはスクリーンを用いて見せられる、写真フィ
ルム；（２）イメージが、テレビジョンまたはビデオ・
カメラから磁気テープ上に直接記録されるビデオテーピ
ング；及び（３）動画イメージの最初の記録に続いて記
録されたビデオを赤、緑及び青の構成要素に分解し、次
いで写真フィルム上で走査され、そして次に処理されか
つ“テシレン（telecine）”処理を用いてビデオテープ
に戻される、ために用いられるビデオ・カメラ及びビデ
オテープ。Faberは、これらのアプローチのそれぞれが
ある一定の技術的制限及びそれらに関連付けられた望ま
しくない費用を有するということを示す。

これらの欠点に対するFaberの解決策は、ビデオ・カ
メラまたは予め記録されたビデオテープからビデオ信号
を入力しかつ映像情報に対して第１の実時間信号、同期
及びカラー・バースト情報に対して第２の実時間信号、
第１の遅延信号及び第２の遅延信号を供給するためにそ
れを分割することである。faberは、フィルムの“グレ
イン”をシミュレートするために第１の実時間信号の映
像部分を有するクリップ・フィルタ・ホワイト・ノイズ
を供給し、次いで第１の遅延に長さが等しい第３の遅延
を通してルートされる二つの相関フィールドを形成す
る。所定の遅延で計時されるべきフィールドの補間（in
terpolation）を逐次的に繰り返すことによって、処理
したときに合成ビデオ出力は、最初の４つのフィールド
のそれぞれが先行及び後続しているフレーム・ペアの補
間であり、第５のフィールドが第３の補間されたフィー
ルドの繰り返しであるような５つのフィールド・セット
を備えている。

フィルムのようなビデオ・カメラを生成することのコ
マーシャル・エフォート（製品化の努力）は、Ikegami
EC35及びCEI/Panavisionビデオ・カメラとして知られ
た製品を含む。これら二つの市販製品は、1980年代の初
期に導入され、かつ変更されたハンディータイプ（手持
ち）管型カラー・カメラに対してフィルム・レンズを適
用することの試みの同様なコンセプトを両方とも採り入
れていた。これら二つの市販製品の外観は、フィルム・
カメラのようなものであるが、出力映像は、一般に高品
質ビデオ・カメラと同じであり、映画カメラのルックを
シミュレートすることにおいて効果的ではない。

映画フィルムのルックをエミュレートするとができる
ビデオ信号を生成することにおける上述した試みのいず
れも、以下に説明する本発明のアトリビュートを有して
いる、市販かつ効果的製品を生成することにおいて成功
しなかった。

発明の目的および概要従来技術の欠点は、本発明を用いて実質的に低減また
は除去されうる。本発明によれば、ビデオ信号に変換ま
たは転換された映画フィルムの視覚的表現の実時間シミ
ュレーションに対するビデオ・カメラが供給される。ビ
デオ・カメラは、半導体イメージ・センサの非インター
レース・スキャニングを用いて映画カメラのシャッター
の効果をシミュレートする。各完全なイメージ・スキャ
ンからのデータは、局所カメラ・メモリにディジタル的
に記憶され、かつそれは、その後所望のスピードで局所
メモリから読み取られる。本発明のカメラ及び方法は、
次いで、通常のインターレースされたビデオ信号として
出力される前に、記憶されたビデオ信号を二次元ディジ
タル・グレイン効果発生器と組合せる。

ブロードキャスト映画フィルムのルックを生成するた
めの方法が供給され、ここで方法は、CCDイメージ・セ
ンサの走査速度を増大して非インターレース・ビデオ画
像を出力し、該ビデオ・イメージをアナログからディジ
タル・フォームに変換し、該ビデオ・イメージをメモリ
に書込み、所定の速度で該メモリからビデオ出力データ
・バスへ該ビデオ・イメージを読取り、フィルム・グレ
インをシミュレートするために二次元電子人工構造（ar
tifacts）の選択調整可能量を加え、かつブロードキャ
ストまたはビデオテープ・レコーディングのために該ビ
デオ・イメージをディジタルからアナログ・フォームへ
変換する段階を具備する。

本発明の局所メモリ及び関連制御回路素子は、24フレ
ーム／秒フィルム変換の３−２シミュレーション、並び
にショットされかつ30フレーム／秒でビデオ・テープへ
転送された映画フィルムの１対１シミュレーションを供
給する。本発明は、ビデオの全解像度フレームを凍結す
る能力を有するビデオ・メモリを更に供給する。本発明
では、イメージがディジタル的に記憶されるので、フィ
ルム・グレインのシミュレーションは、ディジタル・ビ
デオがディジタル・ビデオが通常のインターレース出力
信号に変換される前に、二次元、ランダム・モザイク構
造として加えることができる。種々のフィルム・エマル
ジョン及び効果をシミュレートするためにグレインの大
きさ及び量の調整を許容するグレイン効果回路素子が供
給される。

本発明の目的は、黒及び白またはカラーのいずれか
で、映画フィルムのルックをエミュレートするビデオ出
力を生成するために用いることができるビデオ・カメラ
を提供することである。本発明の更なる目的は、ビデオ
に変換された映画フィルムのルックを生成する方法を供
給することである。

更に本発明の別の目的は、調整可能な電子的に生成さ
れたグレインをビデオ信号に供給し、インターレース・
通常NTSC TVモードでメモリから読出すと同時に非イン
ターレース・増大スピード・モードにおいてメモリへ書
込むための能力を有し、映画フィルムのシミュレート・
ルックを生成するためのスイッチ選択可能方法を供給
し、かつ全解像度ビデオ映像を凍結することができるビ
デオ・メモリ回路を供給する、増大したスキャン速度で
非インターレース、シーケンシャル・モードにおいて動
作する方法を提供することである。

本発明の更に別の目的は、それぞれ英国及びフランス
のPAL及びSECAM標準内でカメラ及び方法を動作させ、並
びにここでクレームされたカメラ及び方法を高品位（高
解像度）テレビジョン（HDTV）に関連して動作させるこ
とである。

本発明の更なる目的は、映画品質ルックスを供給する
ビデオ出力信号を生成することにおける製造コストを低
減し、かつ編集及びブロードキャストの目的に対して画
面のシューティングと映画品質ビデオ出力の生成との間
に必要な時間の量を低減することである。

本発明のこれら及び他の目的は、以下に示した本発明
の図面及び詳細な説明を参照することによってより完全
に理解されうる。

図面の簡単な説明図１は、映画フィルム上及び従来技術ビデオ・カメラ
上の二つの異なるスピードでどのような時間が捕捉され
るかの比較を示す。

図２は、３−２変換としても知られた、どのように24
フレーム／秒でショットされる映画フィルムが30フレー
ム／秒ビデオ・テープに変換されるかを示す。

図３は、１対１変換としても知られた、どのように30
フレーム／秒でショットされる映画フィルムが30フレー
ム／秒ビデオ・テープに変換されるかを示す。

図４は、それらの相関関係を含んでいる。本発明の素
子及び段階全体を示しているブロック・フロー図を示
す。

図５は、アナログ信号入力調整回路のブロック・フロ
ー図を示す。

図６は、アナログ／ディジタル変換器回路のブロック
・フロー図を示す。

図７は、タイミング及び制御回路のブロック・フロー
図を示す。

図８は、３つの高速フィールド・メモリ・バンクを含
んでいる、アドレス・マルチプレクサ及びメモリ制御回
路のブロック・フロー図を示す。

図９は、後段調整ディジタル処理回路のブロック・フ
ロー図を示す。

図10は、ディジタル／アナログ変換器回路のフロー図
を示す。

図11は、30フレーム／秒及び24フレーム／秒でショッ
トされたフィルムをシミュレートするときの本デバイス
・メモリ・バッファ読取り及び書込みサイクルを示して
いる表である。

実施例本発明のカメラ及び方法は、映画カメラ・シャッター
の露出継続時間をシミュレートすべく増大した走査速度
でビデオの全フレームを捕捉するために非インターレー
ス・イメージ・センサを用いる。その後、本発明は、該
非インターレース・ビデオ・イメージをアナログからデ
ィジタル・データへ変換する。本発明は、次いで該デー
タの奇数及び偶数に番号付けされた走査線を分離しかつ
このデータを３つのメモリ・バンクの２つに書込む。そ
の後、本発明は、所定の順番でメモリ・バンクを読取
る。フィルム・グレインをシミュレートしているディジ
タル人為構造（artifacts）は、次いでイメージ・デー
タと組合される。合成データは、次いで標準インターレ
ース・ビデオ信号に変換される。

後に続く説明は、NTSC TVシステムを参照する。本発
明がPAL、SECAMまたは採用されたか或いは世界中で開発
中である種々のHDTVシステム内で動作するならば、スピ
ード、周波数、水平ラインの数、ライン毎の画素の数、
メモリ要求及びフレーム速度は、適切なTVシステム内に
適当な同期及び動作を収容するために変更されるこの詳細な説明は、白黒NTSCビデオ・システム内の本
発明の動作に関する。カラー・システムでは、この発明
は、カラー符号化処理の前にビデオ信号で動作する。従
って、説明した回路素子のほとんどが個別の赤、緑及び
青のビデオ信号を収容するために３回複製される当業者
には明らかであろう。カラー・システムでは、全ての制
御及びクロック信号は、赤、緑及び青のビデオ信号とデ
ータ経路との間のタイミング及び位相において同期であ
る。

本発明にエンターするビデオ信号の入力フォーマット
は、それが非常に素早くディジタル化されかつ記憶され
ることが必要である。記憶されたビデオ・データの出力
フォーマットは、よりスローな変換を必要とする。この
発明の固有な特性は、異なる入力及び出力データ速度を
必要とする。

本発明の入力段階の高速要求は、本発明のよりスロー
な出力段階でのデータ変更と同じようにそれをより実現
可能にする。これは、本発明を通り抜けるデータの次の
ボリューム及び速度を考慮することによって明らかにな
る。

NTSCカラーまたは白黒版では、入力信号は、非インタ
ーレース・ビデオ・フレームとして本発明にエンターす
る。完全な白黒ビデオ・フレームは、16.7msよりも短い
時間でディジタル化されかつメモリの中に記憶される。
各フレームは、それぞれが756の画素から構成されてい
る、525の水平走査ラインを含む。合計395,850のデータ
のサンプルがディジタル化されかつ各16.7msディジタル
化期間内に記憶されなければならない。非インターレー
ス入力ビデオをサンプリングするためのディジタル化速
度は、28.63636MHzにセットされる。このディジタル化
速度は、NTSCカラー・サブキャリヤの周波数を８で掛け
ることによって導出される。

NTSC標準を達成するために、オリジナル非インターレ
ース信号は、二つのインターレース・フィールドとして
本発明によって最終的に出力されなければならない。各
フレームの第１のフィールドは、奇数番号付けされた水
平走査ラインから構成される。第２のフィールドは、偶
数番号付けされた水平走査ラインから構成される。これ
ら二つのフィールドのそれぞれは、おおよそ197,925の
オリジナル・ディジタル化フレームのサンプルを含む。
しかしながら、フレームを構成している525のオリジナ
ル水平ラインのうち、おおよそ486の水平ラインがアク
ティブ映像領域である。NTSCシステムの残りのライン
は、同期目的に用いられる。

アクティブ映像領域だけを記憶することによって、本
発明の記憶要求は、フィールド毎に264の水平ラインか
ら243の水平ラインに低減される。フィールドの各ライ
ンは、っ８ビット・ディジタル・アドレスによってアド
レス指定される。各ライン内の各画素は、10ビット・デ
ィジタル・アドレスでアドレス指定される。アクティブ
映像領域の各フィールドは、10ビット・メモリ装置によ
って256Kに記憶することができる。本発明の非NTSC及び
高品位版は、フィールド毎にさらに多くのメモリを要求
する。

本発明の好ましい実施例は、イメージング素子、アナ
ログ調整回路、アナログ／ディジタル変換器、メモリ回
路、後段調整回路、ディジタル／アナログ変換器、タイ
ミング及び制御回路を備えている。

本発明の方法は、イメージが捕捉され、かつアナログ
信号をディジタル表現に変換し、ディジタル表現を奇数
及び偶数番号付けされた走査ラインに分離し、分離され
たディジタル表現を複数のメモリ・バンクに記憶し、所
定の方法で複数のメモリ・バンクから分離されたディジ
タル表現を検索し、ディジタル表現にグレインを加え、
かつディジタル表現をインターレース・アナログ信号に
変換する段階を備える非インターレース・アナログ信号
に変換される映画フィルムのルックをエミュレートする
ビデオ出力を生成する。

本発明は、NTSC,SECAM,PAL,PAL−Ｍ及び進展HDTV（高
品位テレビジョン）標準を含んでいるがそれらに限定さ
れない、特定の入力または出力標準に限定されない。

図１は、映画フィルム・カメラによりかつ１秒の時間
間隔の間に通常の従来技術のビデオ・カメラでどのよう
にイメージが捕捉されるかまたは記録されるかを示す。

図２は、どのように24イメージ／秒でショットされた
フィルムが、３−２変換として知られる、従来技術の方
法体系で60ビデオ・フィールド／秒に変換されるかを示
す。特に、NTSCカラー・テレビジョン標準では、60及び
30にそれぞれ四捨五入される59.94ビデオ・フィールド
／秒、または29.97ビデオ・フレーム／秒が実際に存在
する。

図３は、フィルムが30イメージ／秒の増大した速度で
ショットされる類似な変換処理を示す。フィルムの30イ
メージ／秒は、30フレームのビデオ（60フィールド）に
変換されるので、変換は、各フィルム・イメージが一つ
の完全なビデオ・フレームをもたらすので１対１と呼ば
れる。これもまた従来技術で知られている。

図４は、本発明の素子の概要を示す。これらの素子の
相関関係は、後続するパラグラフで説明する。通常のイ
メージング素子401は、非インターレース・ビデオの60
フレーム／秒を供給するように示される。信号501は、
非インターレース、60フレーム／秒、１ボルト・ビデオ
信号である。信号701は、水平及び垂直トレース間のブ
ランキング間隔を示すためのイメージング素子からの複
合ブランキングである。信号710は、イメージング素子
水平ドライブ信号である。信号753は、垂直ドライブ信
号である。アナログ信号調整回路402並びにアナログ／
ディジタル変換器403（“ADC"）が示されている。タイ
ミング及び制御回路404並びにメモリ回路405が備えられ
ている。後段調整回路406並びにディジタル／アナログ
変換器407が示されている。そして、ビデオ出力接続が
標準30インターレース・ビデオ・フレーム／秒出力を供
給する、インターレース・ビデオ出力408が示されてい
る。

アナログ信号をディジタル表現に変換する段階は、図
５及び図６を参照して説明されたように、調整回路の使
用及びADCの使用を通して達成される。

図５は、アナログ／ディジタル変換に対する非インタ
ーレース、入力ビデオを準備するために用いられる（図
４、回路402に対応している）アナログ信号調整回路の
ブロック図を示す。信号調整機能は、映像ブランキング
が０変換器ユニットに等しいように入力アナログ・ビデ
オ信号をクランプするDC回復／ビデオ・バッファを含
む。

また、信号調整回路素子は、の選択されたアナログ／
ディジタル変換器の完全なダイナミック・レンジを利用
しかつ低域フィルタの固有の損失を補償するようにクラ
ンプされたビデオ信号を増幅する。利得は、選択された
アナログ／ディジタル変換器及び低域フィルタの特定の
要求に依存する。

本発明の信号調整回路素子は、ディジタル化された信
号における望ましくないアーティファクトとして現れる
ことから14.32MHzのNyquist周波数以上の信号を防ぐた
めに12MHzの低域、エイリアシング防止フィルタを含
む。

図５では、ビデオ・イメージング・カメラのような、
60フレーム／秒、非インターレース・ビデオ・ソースか
らのビデオ信号501は、インピーダンス整合のために高
インピーダンス／低インピーダンス・スイッチ502に入
力される。出力は、２の利得を供給するビデオ増幅器50
3に渡される。合成信号は、要求されたディジタル変換
速度の半分のNyquist周波数よりも低く信号を制限する1
2MHz低域フィルタ504に入力される。低域フィルタ504か
ら出力されたフィルタ信号は、低域フィルタによっても
たらされた損失を補償する別の増幅器505に入力され
る。信号508CBLANKは、タイミング制御回路404（図７、
出力702参照）によって供給される複合ビデオ・ブラン
キングである。信号508は、JFETスイッチ510に整合する
ために信号を逆転する増幅器509に入力される。1.41DC
電圧基準信号511が供給される。信号511は、インバータ
512によって逆転される。インバータ512からの信号は、
ドライバ・増幅器513に入力されかつ信号513として出力
される。増幅器513は、JFETスイッチ510をドライブする
ために用いられうる。JFETスイッチ510は、信号516と51
8の間の接続を行いかつ切断するために信号517を用い
る。必要なレベルまで復元された後に、増幅器505の出
力、及び信号518は、基準電圧にビデオ信号501のブラン
キング部分をクランプするために抵抗ネットワーク加算
回路506へ入力される。回路506の出力は、増幅器507、
２の利得を有する75オーム・ドライバに入力される。ド
ライバ増幅器507は、後続のアナログ／ディジタル変換
のために、信号514、条件付きビデオ信号を出力する。

図６は、条件付き非インターレース入力ビデオをディ
ジタル・フォーマットに変換するために用いるアナログ
／ディジタル変換器回路のブロック図を示す。それは、
10ビット、高速、バイポーラ・アナログ／ディジタル変
換器606（ADC）を利用する。NTSCシステムに対する選択
された変換速度は、28.6363MHzである。サンプリング周
波数は、NTSCテレビジョン標準（3.57954MHz）に用いる
カラー・サブキャリヤの周波数の８倍であるべく選択さ
れた。カラー・サブキャリヤの周波数の４倍でビデオを
ディジタル化することは、当業者に知られているが、本
発明は、30フレーム／秒の標準NTSC速度とは反対に60完
全フレーム／秒でビデオをADC回路素子に入力する非標
準モードで動作するので８のマルチプライヤを利用す
る。

本発明は、10ビットアナログ／ディジタル及びディジ
タル／アナログ・データ経路を採用する。10ビットは、
黒から白までの1024段階までもたらす。８ビット・デー
タ回路で本発明を構築することは可能であるが、しかし
ながら、これは黒から白まで最大でたった256段階をも
たらす。

ADC画素クロックは、水平同期（horizontal sync）に
ロックされる。ADCは、水平同期の間、非インターレー
ス入力ビデオ信号の水平同期及びブランキング間隔を変
換しない。ADCの変換は、図７に詳細に示す、タイミン
グ及び制御回路404によって行われる。

図６に示すように、（図５の信号514に対応してい
る）条件付けられたビデオ信号601は、75オーム端末抵
抗605に入力される。入力603は、（図５の信号515に対
応している）負電圧基準でありかつ信号セット613とし
て基準点出力を生成する精密電圧基準回路607に渡され
る。終結信号609は、アナログ／ディジタル変換器606
（“ADC"）への入力アナログ信号である。（図７の信号
703に対応している）信号602は、ADC606に変換パルスを
供給する。ADC606は、アナログ入力信号609を取りかつ
ディジタル・ビデオ・データ604及びオーバーフロー信
号612を生成するためにエンコード信号602及び電圧基準
信号セット613を用いる。オーバーフローインジケータ6
08は、図５の増幅器505の利得を調整することによって
オペレータに白レベルをセットするためのインジケータ
を供給する。

図７は、入力から出力までの本発明のタイミングを制
御する、タイミング及び制御回路404を示す。これは、
マスタ・クロック719を含む。タイミング制御信号は、
マスタ・クロック719及び以下に説明するモード選択入
力スイッチから導出される。タイミング及び制御回路
は、以下に一般的に説明し、該一般的説明の後に図７へ
の詳細な参照が供給される。

マスタ・クロック719及びビデオ信号の水平同期は、
位相ロックされる。これは、ビデオの各走査ラインから
の画素が垂直に位置合わせされて、ビデオ・フレーム内
の水平ジッター（微小変動）を除去することを確実にす
る。適切な位相ロッキングを確実にするために、水平同
期は、マスタ・クロック719から導出される。

タイミング及び制御回路404は、２つのユーザ選択デ
ィジタル入力を有することができる。入力は、“凍結フ
レーム”セレクタ信号及び“24/30"イメージ／秒セレク
タ信号である。

凍結フレーム・モードのオペレータ選択は、次に発生
するビデオ・フレームをメモリに保持させかつ“凍結フ
レーム”モードが変更されるまで表示させる。

“24/30"モード・セレクタ・スイッチ746は、ビデオ
入力データ・バスが３フィールド・メモリ・バンク（図
８の856、857及び858）に書込まれかつこれらのメモリ
・バンクからビデオ出力データ・バスに読取られる順番
を決定する。メモリ読取り及び書込み動作は、同時であ
る。それがメモリの第３のバンクからビデオ出力データ
・バスへ読取られると同時に、ビデオ入力データ・バス
上のデータは、メモリのバンクの２つに書込まれる。こ
れら３つの、高速ビデオ・メモリ・バンクは、図８に示
される。

“30"モードのオペレータ選択は、CCDイメージング装
置からの一つ置きの非インターレース・フレームから導
出されるビデオのインターレース・フレームを本発明に
出力させる。“30"モードは、30フレーム／秒で動作し
ている通常の映画フィルム・カメラで捕捉されたように
動きの“ルック”をシミュレートする（図３参照）。

“30"モードに対するタイミング及び制御信号は、循
環（環状）バッファとして３つのフィールド・メモリ・
バンクの入力及び出力をシーケンスする。所与のイメー
ジに対して、３つのフィールド・メモリ・バンクの一つ
は、奇数番号付けされた水平走査ラインを記憶するため
に用いられる。２つの残りのフィールド・メモリ・バン
クの一つは、ビデオの完全なフレームを形成する偶数番
号付けされた水平走査ラインを記憶するために用いられ
る。３つのメモリ・バンクのそれぞれに対する読取り及
び書込みの数が均衡になるように３つのメモリ・バンク
をシーケンスすることに対して努力がなされた。この技
術は、メモリ・バンクの間に電力消費（電力損失）を最
もよく分散する。

図11の表１は、“30"モードにおける動作に対するメ
モリ・タイミング・スキームを詳細に示す。このタイミ
ング・スキームは、７番目のフィールドで繰り返され
る。

第３のメモリ・バンクは“24"モードにだけ必要であ
るが、それは、メモリ回路素子の熱消費（熱損失）を均
等に分散するために“30"モードにおいて利用される。

“24"モードのオペレータ選択は、24フレーム／秒で
ショットされた映画フィルムをビデオに変換するために
必要な３−２変換（図２参照）を本発明にシミュレート
させる。“30"モードにおいて上述したようなメモリ読
取り及び書込み方法は、“24"モードにおいて利用され
るが、読取り及び書込みのシーケンスは変更される。

“24"モードでは、一つ置きのビデオ・フレームの出
力の間中、メモリ・バンクの一つは、２度読取られる。
垂直ジッターを防ぎかつ全垂直解像度を維持するために
ビデオの偶数及び奇数フィールドの順番が保存されるこ
とが重要である。24fpsメモリ・タイミング・スキーム
は、11番目のフレーム上でそれ自身を繰り返す。図11の
表２は、“24"モードにおける動作に対するメモリ・タ
イミング・スキームを詳細に示す。

カラー・ビデオ・システムでは、タイミング制御信号
は、全ての３つ（赤、緑及び青）のビデオ・チャネルに
対して共通である。これは、３つの並列ビデオ・チャネ
ルの間に正確な同期を供給する。

図７に示すように、非インターレース・ビデオ・ソー
スからの入力信号701（図４も参照）複合ブランキング
は、75オーム・バッファ718によってディジタル信号に
変換される。バッファ718の出力は、ビデオ・ソース複
合ブランキング信号またはCBLNK信号702である。入力信
号712は、外部水平ドライブである。信号712は、75オー
ム・バッファ716によってディジタル論理レベル信号742
に変換される。入力信号713は、外部垂直ドライブであ
る。信号713は、75オーム・バッファ717によってディジ
タル論理レベル信号743に変換される。オペレータ・イ
ンターフェイス714は、凍結フレーム制御論理信号744を
制御する。

オペレータ・インターフェイス715は、24/30フレーム
・セレクタ論理信号746を通して、オペレータに24と30
フレーム／秒フィルム・シミュレーション・モードの選
択を供給する。概要システムは、マスタ・クロック719
によって制御される。マスタ・クロックの周波数は、変
数でありかつ信号740制御される。信号740は、位相ロッ
ク・ループ720によって生成される。位相ロック・ルー
プ720は、クロック信号741及び水平ドライブ信号742の
位相比較として制御電圧を生成する。また、マスタ・ク
ロック719は、クロック信号741をビデオ・ソース複合ブ
ランキング信号702と論理的に“ANDする”ことによりか
つまたオペレータ・インターフェイス714からの信号744
と論理的にANDすることによって書込みクロック信号703
を生成する。読取りクロック信号705は、内部クロック
周波数の半分である。それは、２で信号742を分割する
ことによりかつ結果を複合ブランキング信号708と論理
的にANDすることによって導出される。マスタ同期発生
器回路721は、インターレース・ビデオ水平ドライブ74
8、システム垂直ドライブ749、インターレース・ビデオ
混合同期707、インターレース・ビデオ複合ブランキン
グ708、垂直同期751、フィールド・インジケータ752、
及びカメラ水平ドライブ747を生成するために水平ドラ
イブ信号742、信号743、及びクロック信号741を組合わ
せる。カメラ水平ドライブ747の信号は、ビデオ・ソー
スの60フレーム／秒フレーム速度により水平ドライブ74
8の周波数の２倍である。

状態回路722は、垂直同期751制御論理及びフィールド
・インジケータ752を用いる。また、状態回路722は、図
11に示す表に基づきメモリ・シーケンスを制御すべく状
態バス信号709を生成するために凍結フレーム制御論理
信号744と24/30フレーム・セレクタ信号746を用いる。

信号746は、どの状態表を用いるかを制御する。信号7
52は、それが、正しいフィールドが読取られることを確
実にすべく状態シーケンスに符号化されるフィールド・
ビット（偶数または奇数を読取る）と比較されるとき
に、状態シーケンスの開始を同期するために用いられ
る。信号744は、順序付けを停止及び開始する。信号751
は、順序付けのタイミングを制御する。状態回路722
は、垂直ブランキング間隔の間に状態バス709を設定す
る。状態選択が水平間隔の間に生ずるので、このスロー
な速度は、マイクロプロセッサに、例えば、状態回路に
用いられることを許容する。

書込みアドレス・カウンタ723は、書込みアドレス704
を生成するために書込みクロック信号703、カメラ垂直
ドライブ747、及びシステム垂直ドライブ749を組合わせ
る。書込みアドレス704は、10の画素アドレス・ビット
／ライン、奇数または偶数フィールドを指定するビッ
ト、及びライン番号をアドレス指定する８ビットから構
成される。その結果、書込みアドレス・カウンタ723
は、19ビット・カウンタである。各書込みクロック信号
703は、書込みアドレス・カウンタ723の下位10ビット・
セクションをインクリメントする。全てのカメラ水平ド
ライブ・パルス747は、書込みアドレス・カウンタ723の
下位10ビット・セクションをクリアしかつ書込みアドレ
ス・カウンタ723の上位９ビットをインクリメントす
る。システム垂直ドライブ749は、書込みアドレス・カ
ウンタ723の両方のセクション、全て19ビットをクリア
する。

読取りアドレス・カウンタ724は、読取りアドレス706
を生成するために読取りクロック705、インターレース
水平ドライブ748、及びシステム垂直ドライブ749を組合
わせる。読取りアドレス706は、10画素アドレス・ビッ
ト／ライン及びライン番号をアドレス指定する８ビット
から構成される。その結果、読取りアドレス・カウンタ
724は、18ビット・カウンタである。各読取りクロック
・パルス信号705は、読取りアドレス・カウンタ724の下
位10ビット・セクションをインクリメントする。全ての
インターレース水平ドライブ・パルス748は、読取りア
ドレス・カウンタ724の下位10ビット・セクションをク
リアしかつ読取りアドレス・カウンタ724の上位８ビッ
トをインクリメントする。システム垂直ドライバ749
は、カウンタの両方のセクション、全て18ビット、をク
リアする。75オーム・ドライバ725は、カメラ水平ドラ
イブ信号747を増幅しかつ信号710を出力する。ドライバ
726は、混合同期信号707を増幅しかつ信号711を出力す
る。ドライバ727は、垂直ドライブ信号749を増幅しかつ
信号753を出力する。

図８は、ディジタル化されたビデオ・データを記憶す
るためのランダム・アクセス・メモリの３つのバンクを
示す。このメモリは、非インターレース入力ビデオ・イ
メージを選択された実効フレーミング速度（24fps,30fp
sまたは凍結フレーム）でインターレース出力信号に変
換するために必要である。図８では、本発明のメモリ・
サブシステムは、アドレス・マルチプレクサ及びメモリ
制御回路素子を含む。これらの回路は、３つの高速フィ
ールド・メモリ・バンクのどれがアナログ／ディジタル
変換器403からの入力データをセーブするかを指図す
る。この回路素子は、これらのフィールド・メモリ・バ
ンクのどれがディジタル／アナログ変換器407へ出力さ
れるかを指図する。また、アドレス・マルチプレクサ及
びメモリ制御回路素子は、適切なメモリ・バンクへの読
取り及び書込みメモリ・アドレスを指図する。

本発明の高速フィールド・メモリ・バンクは、それぞ
れがビデオ・データの一つのフィールドを記憶するため
に用いられる３つのメモリの同一バンクから構成され
る。本発明に対するスピード要求に基づき、メモリ書込
みサイクルは、35ナノ秒（nsec）よりも小さくなければ
ならない。10ビット、NTSCシステムに対する最小サイズ
要求は、256K×10ビット／フィールド・メモリ・バンク
である。３つのフィールド・メモリ・バンクの合計は、
白黒カメラに用いられる。本発明のカラー版は、９つの
フィールド・メモリ・バンクを採り入れている。

図８では、バス804は、（図７のバス709に対応してい
る）状態バス・データを含む。入力信号805は、（図７
のバス703に対応している）書込みクロック／符号であ
る。バス804及び入力信号805は、メモリ制御で信号を生
成するためにメモリ制御810によって用いられる。制御
バス850、851、852は、メモリ・バンクが読取りイネー
ブル、書込みイネーブル、またはディスエーブルである
か否かを決定しかつ速度クロックを提供する。アドレス
・バス・セレクタ811、814、及び817は、各メモリ・バ
ンクに対して一つ、書込みアドレス・バス802または読
取りアドレス・バス803のいずれかを選択しかつアドレ
ス・バス853、854、及び855に対するアドレスを、各メ
モリ・バンクに対して一つ、生成するために用いられ
る。メモリ・バンク812、815、及び818は、10ビット、
高速ディジタル・メモリを供給し、かつ双方向ビデオ・
データ・バス856、857、及び858を介してディジタル化
されたビデオ・データを記憶しかつ検索するために制御
バス850、851、及び852とアドレス・バス853、854及び8
55を用いる。メモリがデータ・バスに書込むことによ
り、セレクタ813、816、及び819は、双方向ビデオ・デ
ータ・バス856、857、及び858を介して（図６のバス604
に対応している）ビデオ・データ・バス801からメモリ
へまたはメモリ・バンク812、815、及び818へのいずれ
かにデータを移動するために制御バス850、851、及び85
2からの情報を用いる。メモリの読取りにより、データ
・バス・セレクタ813、816及び819は、ディジタル・ビ
デオ・データ出力バス806へ双方向ビデオ・データ・バ
ス856、857、及び858を介してメモリ・バンク812、81
5、及び818からデータを移動するために制御バス850、8
51及び852からの情報を用いる。さもなければ、データ
・バス・セレクタ813、816、及び819は、メモリに動作
を供給しない。

メモリ制御810のこれらの特徴は、一つのバンクだけ
が読取られかつ二つ以上のバンクが所与の時間に書込ま
れない（図11の表１及び２を参照）ということを確実に
し、未使用メモリ・バンクをディスエーブルし、かつデ
ィジタル・ビデオ・データをメモリに書込ませる。

ビデオ・イメージのディジタル表現を奇数及び偶数番
号付けさた走査ラインに分離し、分離されたディジタル
表現を複数のメモリ・バンクに記憶する段階は、図７及
び図８に関して説明されたように、タイミング及び制御
回路404及びメモリ回路405の使用を通して達成され、所
定の方法で該複数のメモリ・バンクからの該分離された
ディジタル表現を検索する段階は、これら同じ回路を通
して達成されかつこれら同じ図７及び図８に関して説明
される。図11は、読取り及び書込みサイクルが、30フレ
ーム／秒（fps）及び24フレーム／秒でショットされた
フィルムをシミュレートするために生ずるような方法を
示す。

図９は、シミュレートされたフィルム・グレイン及び
他の効果の追加に対する、本発明の後段調整回路406の
ブロック図を示す。このデータ・ポートの主な使用は、
ビデオ・データ・ストリームにシミュレートされたフィ
ルム・グレインをディジタル的に導入することである。

図９では、（図７のバス709に対応している）入力状
態バス904及び（図７の信号708に対応している）複合ブ
ランキング信号903は、プリセット・アドレス・バス950
上の各フレームに対するランダム開始アドレスの発生及
び配置を同期するために乱数発生器910によって用いら
れる。例えば、乱数は、マイクロプロセッサによって生
成することができる。番号は、状態バス904によって決
定されるようにフレーム間で生成されかつ複合ブランキ
ング信号903によって同期される。プリセット・カウン
タ911は、EPROMアドレス・バス951上にアドレスを生成
しかつ配置するために（図７の信号705に対応してい
る）読取りクロック信号902、複合ブランキング信号903
及びプリセット・アドレス・バス950を用いる。アドレ
スは、アドレスを複合ブランキング903でプリセット・
アドレス・バス950上の値にまず設定し、次いでフレー
ムの各出力画素に対して読取りクロック902によってア
ドレスをインクリメントすることによって生成される。
EPROM912は、フィルム・グレインをシミュレートしてい
る二次元アーティファクトの非常に大きなフィールドを
表しているデータでプリプログラムされる。非常に大き
なフィールドは、インターレース・ビデオ・フレームの
画素カウントの３倍よりも大きい。十分な大きさ及びス
ピードを得るために、いくつかのEPROM'sを並列に用い
ることができる。読取られるべきアドレスは、アドレス
・バス951から取られる。アドレス・バス951によって指
定されたアドレスのデータは、並列データ・バス952の
セット上に出力される。並列データ・バス952上のデー
タは、EPROMアドレス・バス951の下位アドレス・ビット
を用いてディジタル・グレイン・バス953上の４ビット
・データに低減される。グレインの強度は、グレイン強
度セレクタ905によって指定されかつバス954上に出力さ
れる。

ディジタル加算器回路914は、バス953から（図８のバ
ス806に対応している）バス901上のディジタル・ビデオ
・データにディジタル・グレイン・データの、バス954
によって決定されたように、０から４ビットを加算し、
かつ結果をディジタル・ビデオ・データ出力バス906上
に出力する。グレインの強度は、追加されるバス953か
らのディジタル・グレイン・データのビット数によって
決定される。例えば、オペレータは、セレクタ905のマ
ルチポジション・ロータリ・スイッチをグレイン強度を
選択する。

該ディジタル表現にグレインを加える段階は、図９に
関して説明したように後段調整回路406の使用を通して
達成される。

図10は、図９からの後段調整ビデオ・データ・ストリ
ームを通常の、複合、モノクロ、アナログ・ビデオ信号
に変換する本発明のディジタル／アナログ・ビデオ変換
器407（DAC）を示す。

白黒システムでは、DACの出力は、ルミネセンス（発
光）信号を表わす。カラー・システムでは、カラー符号
化処理の前に、３つのDACの出力は、個々の、赤、緑及
び青のビデオ信号を表わす。

図10では、電圧基準1005は、用いられる特定のディジ
タル／アナログ変換器に対する基準として用いられるべ
き信号1048を生成する。フル・スケール調整1006は、ア
ナログ・ビデオ出力1007の白レベルを調整するために用
いられる、信号1049を出力する。ディジタル／アナログ
変換器1010は、（図９のバス906に対応している）バス1
001上のディジタル・ビデオ・データをアナログ・ビデ
オ信号1050に変換する。ディジタル／アナログ変換器10
10は、（図７の信号705に対応している）読取りクロッ
ク1002によって知らされたときにバス1001上のデータを
変換する。電圧基準信号1048及びフル・スケール調整信
号1049は、ディジタル／アナログ変換器1010のアナログ
出力1050のフル・スケール値を決定するために用いられ
る。ディジタル／アナログ変換器1010は、（図７の信号
708に対応している）複合ブランク1003によって知らさ
れたときにブランキング・レベルを挿入しかつ（図７の
信号707に対応している）混合同期1004によって知らさ
れたときにビデオ同期パルスを挿入する。アナログ信号
1050は、低域フィルタ1011によって帯域制限されかつア
ナログ・ビデオ信号1051として出力される。アナログ・
ビデオ信号1051は、75オーム・ドライバ1012によって増
幅されかつ通常の、インターレース・アナログ・ビデオ
出力1007として出力される。

該ディジタル表現をインターレース・アナログ信号に
変換する段階は、図10に関して説明したように、ディジ
タル／アナログ変換器407の使用を通して達成される。

特許法によって要求されたように詳細に本発明をいま
説明したが、当業者は、特定のアプリケーションに対し
てここに記載された実施例に対して変更を行うことがで
きるということを認識するであろう。そのような変更
は、請求の範囲に規定されたような本発明の範疇及び精
神内にある。

フロントページの続き (73)特許権者 999999999 ハーンジョンエイチアメリカ合衆国ペンシルバニア州 15108 コーラオポリスオールドリッジロード 133 (73)特許権者 999999999 ハックロイドアールザサードアメリカ合衆国ペンシルバニア州 15129 ライブラリーウェストチェスターロード 107 (72)発明者プルジボルスキーグレンビーアメリカ合衆国ペンシルバニア州 15214 ピッツバーグマーシャルロード 3060 (72)発明者ギブソンロバートエフアメリカ合衆国ペンシルバニア州 15236 ピッツバーグギブソンレーン 915 (72)発明者ハーンジョンエイチアメリカ合衆国ぺンシルバニア州 15108 コーラオポリスオールドリッジロード 133 (72)発明者ハックロイドアールザサードアメリカ合衆国ペンシルバニア州 15129 ライブラリーウェストチェスターロード 107 (56)参考文献特表平７−503110（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217 H04N 5/76 - 5/937 H04N 7/01

Claims

(57)【特許請求の範囲】

【請求項１】ビデオ・カメラであって、（ａ）非インターレース・ビデオ信号イメージング素
子；（ｂ）前記非インターレース・ビデオ信号イメージング
素子によって生成された非インターレース・ビデオ信号
を増幅しかつ帯域制限するアナログ調整回路；（ｃ）前記非インターレース・ビデオ信号をディジタル
的に表された信号に変換するアナログ／ディジタル変換
器；（ｄ）前記ディジタル的に表された信号を記憶する、複
数のメモリ・バンクを含んでいるメモリ回路；（ｅ）前記ディジタル的に表された信号にグレインを導
入する後段調整回路；（ｆ）前記ディジタル的に表された信号をインターレー
ス信号に変換するディジタル／アナログ変換器；及び（ｇ）前記ディジタル的に表された信号への前記非イン
ターレース・ビデオ信号の変換及び前記インターレース
信号への前記ディジタル的に表された信号の変換とを同
期し、前記メモリ回路から及び当該メモリ回路へ前記デ
ィジタル的に表された信号を記憶しかつ検索し、そして
前記グレインの追加を同期するタイミング及び制御回路
を備えていることを特徴とするビデオ・カメラ。
【請求項２】前記ディジタル的に表された信号にグレイ
ンを導入する前記後段調整回路は、選択的に調整可能な
量の二次元アーティファクトを加える手段を備えている
ことを特徴とする請求項１に記載のビデオ・カメラ。
【請求項３】前記非インターレース・ビデオ信号イメー
ジング素子は、二段スピード・スキャナを備えているこ
とを特徴とする請求項１に記載のビデオ・カメラ。
【請求項４】映画フィルムのルックをエミュレートする
ビデオ出力を生成する方法であり、イメージが捕捉され
かつ非インターレース・アナログ信号に変換される方法
であって：（ａ）前記アナログ信号をディジタル表現に変換し；（ｂ）前記ディジタル表現を奇数及び偶数に番号付けら
れた走査ラインに分割しかつ前記分割されたディジタル
表現を複数のメモリ・バンクに記憶し；（ｃ）所定の方法で前記複数のメモリ・バンクから前記
分離されたディジタル表現を検索し；（ｄ）前記ディジタル表現にグレインを付加し；（ｅ）前記ディジタル表現をインターレース・アナログ
信号に変換する段階を具備することを特徴とする方法。
【請求項５】前記ディジタル表現にグレインを付加する
前記段階は、プリセット・アドレス・バス上の各フレー
ムに対してランダム開始アドレスの生成及び配置を同期
し、前記フレームの各出力画素に対して読取りクロック
信号を採り入れることによって前記アドレスをインクリ
メントし、前記アドレス・バスによって指定された前記
アドレスにおけるデータを一組の並列データ・バスに出
力し、前記データを４ビット・データに低減し、かつ強
度セレクタを通して前記グレインの強度を調整する段階
を具備することを特徴とする請求項４に記載の方法。
【請求項６】前記イメージは、二段スピード・スキャナ
によって捕捉されることを特徴とする請求項４に記載の
方法。