JPH04189073A - 画質調整装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ハイビジョンやビデオ・プロジェクタぢンシ
ステム（以下ｖＰＳと略す）など、９：１６等のワイド
アスペクトのスクリーンや陰捲線管（以下ＣＲＴと略す
）上に異なるアスペクト比を持つ映像を表示するに際し
、各アスペクト毎に最適に画質が得られることのできる
画質調整装置に関する。

従来の技術 近年、ビデオソフト、特に映画のソフトが充実するとと
もにビスタサイズやシネマサイズのソフトが増えており
、ＮＴＳＣの３：４のアスペクト比上では、画面の上下
が欠けたり左右が欠けたりと満足のいくソフトは多くな
い。また今後は、ハイビジョンなどワイドアスペクト比
の映像が増え、効率の良い表示方法が検討され出してい
る。

第２図はクリアビジョン（ＥＤＴＶ）のＩＩ略のブロッ
ク図である０図中１は複数の映像ソースｖＩ〜■４から
一つを選択するセレクタ、２は映像信号の振幅を常に一
定に保つＡＧＣ回路、３は映像信号に含まれている色信
号を復調するクロマ復調回路、４は前記信号をアナログ
−デジタル変換するＡ／Ｄ変換回路、５はクリアビジョ
ン（ＥＤＴＶ）に必要な３次元のＹ／Ｃ分離や動き検出
また倍速順次走査に必要な補完信号を生成するＥＤ処理
回路、６は倍速順次走査するためのメモリ回路、７はＡ
／Ｄするためのクロックや倍速に必要なりロックを発生
するＰＬＬ回路、８は前記ＰＬＬ回路７を受けて各種の
制御信号を生成する制２Ｏ＠　Ｎ、９はメモリ回路６に
より倍速に変換された映像信号をデジタル−アナログ変
換するＤ／Ａ変換回路、１０はＤ／Ａ変換されたＹ信号
・Ｃ信号（２１・２Ｑ）から原色信号ＲＣ，Ｂに変換す
るマトリクス回路である。

以上のように構成されたＨＤＴＶについて、以下その動
作について簡単に説明する。

セレクタ１で選択された映像信号は、１つは輝度信号と
してＡＧＣ回路２に入り出力増幅が一定になるようＡＧ
Ｃが掛けられＡ／Ｄ変換回路４へ、１つは色信号（Ｃ信
号）としてクロマ復調回路３に入り、Ｉ　　（Ｒ−Ｙ）
信号とＱ　（Ｂ−Ｙ）信号に復調され同様にＡ／Ｄ変換
回路４に入力される。

もう１つは同期信号としてＰＬＬ回路７に人力され、こ
こでは倍速の基本クロックである２８．６ＭＨｚ（８ｆ
ｓｃ、　　ｆｓｃ−３，５７９５４５Ｍ）ｔｚ）で発振
させ、水平同期信号とのＰＬＬを行っている。

Ａ／Ｄ変換回路４は、Ｙ信号については１４．３Ｍ１（
ｘ（４ｆｓｃ）で８ビツト２５６階調、Ｃ信号について
は３．５８Ｍ）ｔｚ　（ｆ　ｓｃ）で７ビツト１２８階
調で量子化しデジタル信号に変換している。ＥＤ処理回
路５はＡ／Ｄ変換回路４の出力を受けて各種の高画質化
の処理を行うところで、３次元のＹ／Ｃ分離や動き検出
または倍速順次走査に必要な補完信号を生成し、ここで
は現行走査信号（ライン）のＹ信号とＣ信号および補完
ラインのＹ信号とＣ信号を出力する。ここまでは水平周
波数は１５．７５ＫＨ２である。

メモリ回路６はＥＤ処理回路５の出力を受けて倍速順次
走査するために必要で、書き込みは１走査（ＩＨ）ごと
に１４．３ＭＨｚのクロックで、読み出しを２８．６Ｍ
Ｈｚで現ラインと補完ラインに対して交互に行い、合成
することにより実現している。ここで水平周波数は倍の
３１．５　Ｋ　）［ｚとなる。

制御回路８は前記動作をさせるための各種制御信号を発
生させる回路である。

メモリ回路６で倍速にされたデジタルデータはＤ／Ａ変
換回路９に入力されアナログ信号に変換され、２Ｙ・２
Ｉ・２Ｑが出力される。これを受けてマトリクス回路１
０は原色信号ＲＧＢに変換する。この信号出力をＣＲＴ
またはｖＰＳへ供給することによりラインフリッカ−の
ない、ドツト妨害のないきれいな映像が表示されること
になる。

以上のようなＨＤＴＶに於いては、以下のａｔを有する
ことができる。

通常ＮＴＳＣ方式の映像信号では４：３のアスペクト比
になっているが、９：１６などのワイドなアスペクト比
のＣＲＴやスクリーンに、９：１６などのアスペクト比
で偏向をしているものに、第３図のように圧縮して４：
３等の映像を表示する機能が考えられている。この伸長
の手段としては、水平の偏向電流を変える（増幅を変え
る）事で可能であるが、メモリを用いることにより電気
的に実現できる。

以下にその動作を第４図に従って簡単に説明すまず、使
用しているメモリは、第５図に示すμＰＤ４２１０１Ｃ
で９１０ピント×８のＦｉｒＦｏタイプで書き込みと読
み出しの動作が基本的には非同期にできるラインメモリ
である。量子化周波数（４ｆｓｃ）と水平周波数（ｆｈ
）の関係は丁度９１０にあり、又アドレスカウンタは書
き込みと読み出し用に別々に内蔵し、リセット信号（書
き込み：ＷＲＳＴ、読み出し：ＲＲ３Ｔ）により零にリ
セットされ９】０まで自動的にクロックを計数する。

６−１・６−２は現ラインデータの速度変換用メモリ、
６−３・６−４は補完ラインの速度変換用メモリ、６−
５はその出力の合成回路、８はメモリを制御するコント
ロール回路である。

以上のように構成された映像信号処理装置について以下
、第６図に示すタイミング図に基づいてその動作を説明
する。

ＥＤ処理された現ライン信号（現Ｙ）と補完ライン信号
（補Ｙ）は、２ＨごとにＷＲＳＴによりメモリへ１４．
３Ｍ）（ｚのクロック（実際はメモリの動作用波数の関
係で７．１５Ｍ）（ｚ）で書き込まれる。読み出しはＷ
Ｒ３Ｔよりｌ　Ｈ遅れ２Ｈごとに発生する現ＲＲ３Ｔと
さらに０．５日遅れた補ＲＲ３Ｔにより行うがデータは
ＲＥにより制御されるため９１０ドツトずつ０．５Ｈお
きに２８．６ＭＨｚ　（同様に１４．３ＭＨ２）または
それ以上のクロックで読み出すようにすれば良い、１１
１後に読み出すということは既にＩＨ書き込まれでいる
ことになり圧縮して読み出しても問題はない。

現ＲＥと補ＲＥは交互に発生するようにする。

ＲＥはクロックを９１０計数して得られるようにしてお
りクロツタの周波数が高くなればＲＥの幅は袂くなるた
め開始位置を可変にしてクロックの周波数に応じて常に
中央にくるようにしている。

メモリからのデータを合成することにより倍速あるいは
それ以上の合成データが得られることになる。このデー
タをＤ／Ａ変換することにより圧縮された映像信号が得
られることになる。

この時の画質調整は、ＥＤ処理部内でのデジタル処理で
行っている。

発明が解決しようとする課題 圧縮処理された映像信号の周波数成分は、アスペクト比
により違ってきており、例えば９：１６で３Ｍ）（ｚで
あれば、３：４で４ＭＨｚにシフト（３Ｘ１６／１２）
　しているしく３１．５ＫＨｚの倍速ではそれぞれ６．
８ＭＨｚ）　、映像が圧縮されているので画面上でのイ
メージも違ってきている。

従来例においては、′ｖｉ質調整は１５．７５Ｋ）（ｚ
の時点で行っているとともにその調整範囲が決まってお
り充分ではなかった。

本発明は、上記課題に鑑み、各アスペクト比毎に最適な
画質改善ができるようにした画質調整装置を従供するも
のである。

課題を解決するだめの手段 上記課題を解決するために、本発明の画質調整装置は、
各アスペクト比に応じた画質１ＩｉｉＩ整回路を用意し
、これをアスペクトに応じて切り替えることにより実現
するものである。

作用 本発明は、上記の構成にすることにより各アスペクトご
とに独立して、木目の細かい画質調整または画質改善が
できる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例における画質調節装置のブロ
ックを示したものである。

１１はエミンタフォロア等のバッファ、１２−１〜１２
−４はアスペクト比に応じた画質を調整するための周波
数弁別回路（画質調整部）で、そのアスペクトにあった
周波数弁別特性を持たせた回路構成になっている。　１
３は複数の画質調整部１２のうちいずれか一つを選択す
る為、アスペクト比に応した選択信号を出力する選択信
号発生部、１４は前記選択信号発生部１３からの信号に
より画質調整部１２を選択するセレクタ部、１５はセレ
クタ部１４の出力バッファである。

以上のように構成されたｉ！質調整回路について、以下
その動作について説明する。Ｄ／Ａ変換された映像信号
（Ｙ信号）は、バ・ンファ回路１１に入力され、Ｎ質調
整回路１２に入る。これは、複数のアスペクトの数分の
回路を有しており、その時のアスペクト比に応じて選択
信号発生部Ｉ３によりいずれかひとつが選択され、バッ
ファ１５を介して出力されることになる。

ｗｉｇ整回路は、本−実施例の如くアスペクト比毎に同
一回路構成で画質調整素子を変えても良いし、共通の回
路で画質調整素子のみを切り替えても良いのは言うまで
もない。

又、ＶＰＳなどのように画面サイズが１００インチ、　
１５０インチ、２００インチと大画面になった場合にも
本発明によれば、アスペクト比ではなく、画面サイズに
適した画質にしておき、これを切り替えても効果を発揮
する。

以上の構成により、各アスペクト比に適した画質改善が
独立にできる。

発明の効果 以上のように、本発明によれば従来アスペクトによって
差のあった画質が、アスペクト比にあった画質改善が独
立に可能となり木目の細かい映像が再現できる。

【図面の簡単な説明】

第１図は本発明の一実施例における画質調整回路の概略
ブロック図、第２図は従来例のＥＤＴＶの概略ブロック
図、第３図は９：１６のアスペクト比の画面上に３＝４
のアスペクト比の画面を表示した概念図、第４図はその
メモリ部のブロック図、第５図はメモリの端子図、第６
図は従来例のタイミング図である。 １２−１〜１２−４・・・・・・画質調整部、１３・・
・・・・選択信号発生部、１４・・・・・・セレクタ。 代理人の氏名　弁理士　小鍜治　明　ほか２名Ｍ五図 ｏ：ＣＤ　　　ロ 区　　　Ｓ　ユ Ｃ鵠 憾 第　３　因 莞　４　図 第５図 第６図 楕γ　　　　　　　　　　　　　　　　　ｃｎＨ ２ＹＷ１２１１ｃ

Claims (1)

【特許請求の範囲】
1. テレビジョン信号をメモリなどを用いて水平周期はその
   ままに、映像部分のみを時間軸圧縮する装置において、
   この圧縮された第２のテレビジョン信号の画質調整をす
   るに際し、各圧縮比に対応する複数の画質調整手段と、
   圧縮比に応じた画質調整手段を選択するための選択信号
   を出力する選択信号発生手段と、前記選択信号発生手段
   より出力される選択信号により制御されていずれかひと
   つの画質調整手段を選択する切り替え手段を有し、各圧
   縮比毎に最適な画質が得られるようにしたことを特徴と
   する画質調整装置。