JP3103809B2

JP3103809B2 - 抵抗アレイ

Info

Publication number: JP3103809B2
Application number: JP02229751A
Authority: JP
Inventors: 真司田中
Original assignee: Kyocera Mita Corp
Current assignee: Kyocera Document Solutions Inc
Priority date: 1990-08-31
Filing date: 1990-08-31
Publication date: 2000-10-30
Anticipated expiration: 2015-10-30
Also published as: JPH04111401A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は抵抗アレイに関し、より詳しくは、複数の抵
抗素子を内蔵する抵抗アレイに関するものである。

［従来の技術］従来、電子部品においては、回路構成上、同じ値の抵
抗値を使用する箇所に、抵抗素子を複数個内蔵した抵抗
アレイを用いることによって、スペースの節約、配線の
効率性が図られている。

第７図はその従来例の抵抗アレイＲの回路構成図であ
り、図中、ｒは抵抗素子で、同一抵抗値の抵抗素子ｒが
４個並列に並べられ、その４個の抵抗素子ｒは一端が一
つにまとめられて共通接続用ピンP₀に接続され、他端は
それぞれ接続用ピンP₁〜P₄に接続されている。

第８図は、この従来の抵抗アレイＲの外観図であり、
図中１はその本体で、この本体１は絶縁体でできてお
り、その内部には前記第７図で説明した４個の抵抗素子
ｒが収納されている。

この４個の抵抗素子の各一端は、本体１内で一つにま
とめられ、本体１外に突出する共通接続用ピンP₀に接続
される。

また、前記４個の抵抗素子ｒの各他端は本体１外にそ
れぞれ突出する接続用ピンP₁〜P₄に内部で接続されてい
る。

前記共通接続用ピンP₀は、外観が他の接続用ピンP₁〜
P₄と同じであるため、同共通接続用ピンP₀付近の本体１
側面にピンマーク２を付すことによって、共通接続用ピ
ンP₀と他のピンとを識別している。

［発明が解決しようとする課題］しかし、前記従来の抵抗アレイＲは、第９図に示すよ
うに、ピン間隔ならびに挿入孔間隔ａが全部同じで左右
が対称形であったため、基板３の挿入孔H₀・H₁・H₂・H₃
・H₄に挿着するときには、第10図のように抵抗アレイＲ
は左右反対の向きにも装着可能であり、前記ピンマーク
２に気が付かず、うっかり左右反対に誤挿入してしまう
という課題があった。

本発明は、このような課題を解決することを目的とす
る。

［課題を解決するための手段］上記目的を達成するため、本発明は次のような抵抗ア
レイを提供する。

すなわち本発明は、複数の抵抗素子を内蔵し、その複
数の抵抗素子からそれぞれの接続用ピンと一本の共通接
続用ピンとを突設させてなり、これらのピンを基板の挿
着孔に挿入可能な抵抗アレイであって、前記それぞれの
接続用ピン間は等間隔に、一本の共通接続用ピンは前記
それぞれの接続用ピン間とは異なる間隔に配設したこと
を特徴とする、抵抗アレイ、である。

［作用］上記構成において、一本の共通接続用ピンは、他のそ
れぞれの接続用ピン間の間隔と異なる間隔とし非対称と
したので、基板の挿着孔に挿入する際には、ピン側と挿
着孔側とが正しい対応のときのみ挿入でき、誤挿入はで
きない。

［実施例］本発明の実施例について、以下図面にしたがって本発
明の構成が実際上どのように具体化されるかをその作用
とともに説明する。

第１図は本発明の一実施例の斜視図であり、図中、１
は抵抗アレイＲの本体である。

この本体１は絶縁体で作られ、抵抗素子r4個（第７図
参照）を内蔵している。

その４個の抵抗素子ｒは、前記本体１内でそれぞれ一
端を共通に接続した上、共通接続用ピンP₀の基端に接続
される。

また、同４個の抵抗素子ｒはそれぞれ他端を接続用ピ
ンP₁〜P₄の基端に接続される。

このP₁〜P₄の各接続用ピン間の間隔ａはそれぞれ等間
隔であるが、共通接続用ピンP₀と最寄りの接続用ピンP₁
との間隔ｂは前記ａより大きく形成し、各ピンの配列は
左右を非対称に構成している。

このような非対称構成とすることにより、第２図のよ
うに抵抗アレイＲを取り付けるための基板３の挿入孔H₀
・H₁・H₂・H₃・H₄の配列間隔（ｂ・ａ・ａ・ａ）が、そ
の抵抗アレイＲと左右が同じ向き（ｂ・ａ・ａ・ａ）に
非対称になっているので、共通接続用ピンP₀および各接
続用ピンP₁〜P₄は、その基板３の挿入孔H₀・H₁・H₂・H₃
・H₄にそれぞれ正しく挿入でき、抵抗アレイＲを基板３
に正しく取り付けることができる。

しかし、第３図のように基板に対して抵抗アレイＲの
向きを、うっかり左右逆にした場合は、挿入孔H₀〜H₄の
配列間隔（ｂ・ａ・ａ・ａ）と、各ピンP₄・P₃・P₂・P₁
・P₀の配列間隔（ａ・ａ・ａ・ｂ）とが一致しないか
ら、抵抗アレイＲは基板３に誤挿着されるおそれがな
い。

すなわち、接続用ピンP₁〜P₄と共通接続用ピンP₀との
配列間隔をアンバランスとすることによって誤挿着を防
止している。

第４図〜第６図は同実施例の抵抗アレイの応用例を示
す図であり、まず第４図は、画像形成装置の表示切り換
え回路で、同抵抗アレイＲは回路図の中央付近に破線で
示されている。

前記抵抗アレイＲを構成している４個の各抵抗素子ｒ
・ｒ・ｒ・ｒは、一端を共通接続して5V電源５側に、他
端をそれぞれディップスイッチといわれる切り換えスイ
ッチ６、ならびに集積回路であるインバータIC7に接続
される。

すなわち、抵抗アレイＲから5V電源５側に接続される
ピンP₀が共通接続用ピンであり、切り換えスイッチ６側
に接続されるピンP₁〜P₄が他の接続用ピンである。

切り換えスイッチ６は、各接点S₁・S₂・S₃・S₄を介し
て共通にアース８に接続される。

またインバータIC7は、前記切り換えスイッチ６によ
って構成された信号（１または０）を入力端子B₀・B₁・
B₂・B₃側から入力し、この入力信号をインバータ７内で
逆転（０または１）させて、出力端子A₀・A₁・A₂・A₃側
に出力する。

次にこの回路の動作について説明する。

まず、切り換えスイッチ６の各接点S₁〜S₄が図のよう
に開いている場合は、電源電圧の5Vはそのまま抵抗アレ
イＲの各抵抗素子ｒを介してインバータIC7の入力端子B
₀・B₁・B₂・B₃側に現れ、それぞれ信号１として入力さ
れる。

この信号１の入力は、それぞれインバータIC7内で逆
信号に反転され、出力端子A₀・A₁・A₂・A₃側にはそれぞ
れ信号０として出力される。

また、もしこれとは反対に、切り換えスイッチ６の各
接点S₁・S₂・S₃・S₄が閉じている場合は、アース８の０
電位が前記インバータIC7の入力端子B₀・B₁・B₂・B₃側
に現れてそれぞれ信号０を入力する。

したがってインバータIC7の出力端子A₀・A₁・A₂・A₃
側には、それぞれ反転された信号１が出力される。

このように、切り換えスイッチ６の各接点S₁・S₂・S₃
・S₄をオン・オフのいずれかに設定することによって、
本発明の抵抗アレイＲは１・０のいずれかの信号に形成
してインバータIC7に入力し、インバータIC7はその信号
を反転させて出力することができる。

第５図は同実施例における応用例のさらに具体的な説
明図であり、冗長を避けるため、主として前記第４図と
異なる点についてのみ説明する。

まず、切り換えスイッチ６の接点S₁ならびにS₂を閉
じ、他の２つの接点S₃・S₄を開いた状態にセットする。

そのセットにより、インバータIC7の入力端子B₀・B₁
・B₂・B₃側にはそれぞれ０・０・１・１のように信号が
入力され、この入力信号はインバータIC7内でそれぞれ
反転されて出力端子A₀・A₁・A₂・A₃側に１・１・０・０
の信号を出力する。

第６図は表示切り換え回路の出力信号と各国語対応表
であり、インバータIC7の各出力端子A₀・A₁・A₂・A₃に
出力される信号と各国語との対応表である。

すなわち、出力信号が１・０・０・０であれば日本語
表示となり、前記第５図に示す場合は１・１・０・０と
なって英語で表示される。

このことから、本発明を画像形成装置に適用させる場
合、装置構造は全く同一とし、国語表示モードだけをそ
れぞれ設定すればよい。

すなわち、日本国内向け製品には、インバータIC7出
力信号を１・０・０・０となるように、切り換えスイッ
チ６をセットして、表示を日本語モードとすればよく、
また英語圏の外国輸出用の画像形成装置には、インバー
タIC7出力信号を１・１・０・０となるように切り換え
スイッチ６を設定すれば、表示は英語モードとなる。

さらに、中国向け輸出用のものは、同様にしてインバ
ータIC7の出力信号が、１・０・１・０となるように、
切り換えスイッチ６をセットすれば足りる。

このように抵抗アレイは、多様化、国際化に柔軟に対
応できる表示装置に使用されるなど、応用範囲が極めて
広く、重宝されるものである。

なお、上記実施例においては、共通接続用ピンP₀と最
寄りの接続用ピンP₁との間隔ｂも間隔ａより大きく形成
し、各ピンの配列を左右非対称に構成したが、間隔ｂを
間隔ａより小さく形成し構成するようにしてもよい。

以上、実施例について説明したように、本発明は複数
の抵抗素子を内蔵した抵抗アレイであり、その抵抗素子
に対応した各接続用ピンと、一本の共通接続用ピンを本
体から突出させ、前記各接続用ピン間は等間隔に、前記
共通接続用ピンは異なる間隔に配列し、非対称とするこ
とによって、挿入孔を有する基板に正しい向きの挿着の
みが行われ、誤装着を防止することができるものであ
る。

［発明の効果］以上、本発明によれば、抵抗アレイはそれぞれの接続
用ピン間は等間隔に、また一本の共通接続用ピンは、前
記それぞれの接続用ピン間とは異なる間隔に配設して左
右非対称としたので、接続孔へ挿入する際、正しい対応
位置の場合のみ挿入でき、誤挿入が防止できる、などの
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の斜視図、第２図は同実施例
の挿着説明図、第３図は同実施例の誤装着防止説明図、
第４図〜第６図は同実施例の応用例説明図、第７図〜第
10図は従来例の説明図である。１……本体、３……基板、 P₀……共通接続用ピン、 P₁〜P₄……接続用ピン、ｒ……抵抗素子、Ｒ……抵抗アレイ。

Claims

(57)【特許請求の範囲】

【請求項１】複数の抵抗素子を内蔵し、その複数の抵抗
素子からそれぞれの接続用ピンと一本の共通接続用ピン
とを突設させてなり、これらのピンを基板の挿着孔に挿
入可能な抵抗アレイであって、前記それぞれの接続用ピ
ン間は等間隔に、一本の共通接続用ピンは前記それぞれ
の接続用ピン間とは異なる間隔に配設したことを特徴と
する、抵抗アレイ。