JP3103080B2 - テレビジョン装置 - Google Patents
テレビジョン装置Info
- Publication number
- JP3103080B2 JP3103080B2 JP01067379A JP6737989A JP3103080B2 JP 3103080 B2 JP3103080 B2 JP 3103080B2 JP 01067379 A JP01067379 A JP 01067379A JP 6737989 A JP6737989 A JP 6737989A JP 3103080 B2 JP3103080 B2 JP 3103080B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- data lines
- memory
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Hydrogenated Pyridines (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、テレテキスト入力データの多数のページ
を蓄積する所謂バックグラウンドメモリあるいはバッフ
ァメモリを使用したテレテキスト・デコーダに関するも
のである。
を蓄積する所謂バックグラウンドメモリあるいはバッフ
ァメモリを使用したテレテキスト・デコーダに関するも
のである。
＜発明の背景＞ テレテキストは、ディジタル２進表示の形でコード化
された文字および図形情報を放送するために所定の水平
ビデオラインが利用されるテレビジョンによる通信技術
である。テレテキスト・データを含むこのような水平ビ
デオライン信号を以下ではデータラインと称する。ここ
では、説明の都合上テレテキストは、他の画像情報が存
在しない垂直帰線期間（VBI）においてのみ放送局側よ
り送信されるものと仮定する。放送信号中の２進情報の
構成は放送局側で採用されている方式によって決定され
る。一例として、ここでは英国放送会社（BBC）によっ
てCEEFAXと呼ばれているPAL方式を基礎とするテレテキ
スト技術を参考とすることにする。
された文字および図形情報を放送するために所定の水平
ビデオラインが利用されるテレビジョンによる通信技術
である。テレテキスト・データを含むこのような水平ビ
デオライン信号を以下ではデータラインと称する。ここ
では、説明の都合上テレテキストは、他の画像情報が存
在しない垂直帰線期間（VBI）においてのみ放送局側よ
り送信されるものと仮定する。放送信号中の２進情報の
構成は放送局側で採用されている方式によって決定され
る。一例として、ここでは英国放送会社（BBC）によっ
てCEEFAXと呼ばれているPAL方式を基礎とするテレテキ
スト技術を参考とすることにする。
各データラインはデータ同期情報およびアドレス情報
と、40文字の行（ROW）用コードをもっている。データ
同期情報は８ビット・フレーミング・コード・シーケン
スが後続するクロック・ランイン（入力）シーケンスを
含んでいる。各データラインはマガジンナンバーと称さ
れる３ビットコードを含んでいる。テレテキスト・ペー
ジは40文字、24行からなり、ページヘッダと称される特
別な最上行を含んでいる。各行は対応するデータライン
中に含まれている。ユーザが選択したページはテレビジ
ョン画像フレームの代りに、あるいはそれに加えて表示
されることを意図したものである。マガジンは、対応す
るマガジンナンバーを含むデータラインをもったページ
を含むものと定義される。選択されたマガジンナンバー
の選択されたページの伝送はそのページのページヘッダ
から開始されて、次のページのページヘッダで終了する
が、この場合、伝送されたそのページにはそのページの
ページヘッダおよびこのページヘッダに後続するデータ
ラインが含まれるが、次のページのページヘッダは含ま
れない。選択されたマガジンナンバーをもったすべての
中間のデータラインは選択されたそのページに関連する
ものである。
と、40文字の行（ROW）用コードをもっている。データ
同期情報は８ビット・フレーミング・コード・シーケン
スが後続するクロック・ランイン（入力）シーケンスを
含んでいる。各データラインはマガジンナンバーと称さ
れる３ビットコードを含んでいる。テレテキスト・ペー
ジは40文字、24行からなり、ページヘッダと称される特
別な最上行を含んでいる。各行は対応するデータライン
中に含まれている。ユーザが選択したページはテレビジ
ョン画像フレームの代りに、あるいはそれに加えて表示
されることを意図したものである。マガジンは、対応す
るマガジンナンバーを含むデータラインをもったページ
を含むものと定義される。選択されたマガジンナンバー
の選択されたページの伝送はそのページのページヘッダ
から開始されて、次のページのページヘッダで終了する
が、この場合、伝送されたそのページにはそのページの
ページヘッダおよびこのページヘッダに後続するデータ
ラインが含まれるが、次のページのページヘッダは含ま
れない。選択されたマガジンナンバーをもったすべての
中間のデータラインは選択されたそのページに関連する
ものである。
第１図はここではビデオ入力プロセッサ（VIP）と称
される集積回路（IC）を含む通常のテレテキスト・デコ
ーダをブロック図の形で示している。ビデオ入力プロセ
ッサ20としては例えばフイリップス社製の形式SAA 5231
のものが使用される。VIPはデータラインを含むベース
バンド複合ビデオ信号VIDEOを受信する。VIPはデータの
スライス、クロックの回復、タイミングの同期化を行な
い、直列データ信号DATAおよび関連するクロック信号CL
OCKを発生する。信号DATAおよびCLOCKは水平ビデオライ
ン中に含まれるデータを表わす。信号DATAおよびCLOCK
はデコーダの第２のICに供給される。このデコーダはこ
こでは信号DATAおよびCLOCKに対応するデータ・プロッ
セッサを含むコンピュータ制御テレテキストIC（CCT）3
0と称する。このCCTとしては例えばフイリップス社製の
IC SAA 5243が使用される。
される集積回路（IC）を含む通常のテレテキスト・デコ
ーダをブロック図の形で示している。ビデオ入力プロセ
ッサ20としては例えばフイリップス社製の形式SAA 5231
のものが使用される。VIPはデータラインを含むベース
バンド複合ビデオ信号VIDEOを受信する。VIPはデータの
スライス、クロックの回復、タイミングの同期化を行な
い、直列データ信号DATAおよび関連するクロック信号CL
OCKを発生する。信号DATAおよびCLOCKは水平ビデオライ
ン中に含まれるデータを表わす。信号DATAおよびCLOCK
はデコーダの第２のICに供給される。このデコーダはこ
こでは信号DATAおよびCLOCKに対応するデータ・プロッ
セッサを含むコンピュータ制御テレテキストIC（CCT）3
0と称する。このCCTとしては例えばフイリップス社製の
IC SAA 5243が使用される。
CCR30はデータの獲得、テレテキスト・デコーダ中に
含まれるページメモリ70とのインタフェース機能を実行
する。例えばユーザによって要求されるテレテキスト・
ページのみがCCTによって直列データおよびCLOCK信号か
ら引出されて、ページメモリ70に蓄積される。CCTはま
たページメモリに蓄積されたテレテキスト・データから
ビデオ表示信号Ｒ、Ｇ、Ｂを発生し、受像機の映像管
（図示せず）上に表示させるための画像情報を含む駆動
信号を発生する。
含まれるページメモリ70とのインタフェース機能を実行
する。例えばユーザによって要求されるテレテキスト・
ページのみがCCTによって直列データおよびCLOCK信号か
ら引出されて、ページメモリ70に蓄積される。CCTはま
たページメモリに蓄積されたテレテキスト・データから
ビデオ表示信号Ｒ、Ｇ、Ｂを発生し、受像機の映像管
（図示せず）上に表示させるための画像情報を含む駆動
信号を発生する。
第１図には示されていないが、ユーザの開始命令に応
答する制御マイクロコンピュータは制御および状態メッ
セージを発生する。メッセージは例えば標準IICバスを
経てCCTに供給され、このCCTの動作を制御する。
答する制御マイクロコンピュータは制御および状態メッ
セージを発生する。メッセージは例えば標準IICバスを
経てCCTに供給され、このCCTの動作を制御する。
垂直帰線期間（VBI）中テレテキスト用に使用される
データライン数に応じて15〜45秒の各期間中に例えば合
計500ページを周期的に伝送することができる。その結
果、ページの要求が生じたときに、その要求されたテレ
テキスト・ページが未だメモリ中に蓄積されていなけれ
ば、ユーザは要求したページが表示されるまで最大15〜
45秒間待たなければならない。従って、このようなペー
ジアクセス時間を短縮することが望ましい。アクセス時
間の短縮という特徴がテレテキスト・デコーダに付加さ
れるように、テレテキスト・デコーダ中で標準のCCTを
使用することが望ましい。
データライン数に応じて15〜45秒の各期間中に例えば合
計500ページを周期的に伝送することができる。その結
果、ページの要求が生じたときに、その要求されたテレ
テキスト・ページが未だメモリ中に蓄積されていなけれ
ば、ユーザは要求したページが表示されるまで最大15〜
45秒間待たなければならない。従って、このようなペー
ジアクセス時間を短縮することが望ましい。アクセス時
間の短縮という特徴がテレテキスト・デコーダに付加さ
れるように、テレテキスト・デコーダ中で標準のCCTを
使用することが望ましい。
＜発明の概要＞ この発明の特徴を具えたテレテキスト・デコーダは多
くのテレテキスト・データのページを蓄積することので
きるバックグラウンドメモリあるいはバッファメモリ
（45）を含んでいる。予め定められた識別基準、従っ
て、データラインを表わすと仮定された基準に適合する
垂直帰線期間によって発生された一連の信号DATAの一部
がバッファメモリに蓄積される。例えばユーザがテレビ
ジョン受像機をターンオンした直後のようなバッファメ
モリが付勢されて動作状態になった後の任意の時点で
は、バッファメモリは例えば最新の受信テレテキスト・
ページを含んでいる。任意の時点でバッファメモリに含
ませ得るこのようなページの最大数はバッファメモリの
ページの蓄積容量によって決定される。
くのテレテキスト・データのページを蓄積することので
きるバックグラウンドメモリあるいはバッファメモリ
（45）を含んでいる。予め定められた識別基準、従っ
て、データラインを表わすと仮定された基準に適合する
垂直帰線期間によって発生された一連の信号DATAの一部
がバッファメモリに蓄積される。例えばユーザがテレビ
ジョン受像機をターンオンした直後のようなバッファメ
モリが付勢されて動作状態になった後の任意の時点で
は、バッファメモリは例えば最新の受信テレテキスト・
ページを含んでいる。任意の時点でバッファメモリに含
ませ得るこのようなページの最大数はバッファメモリの
ページの蓄積容量によって決定される。
データラインと仮定された各ビデオラインを識別する
ために要求されるハードウエアの寸法を小さくするため
に、完全な識別動作よりも極く限られた識別動作が最初
に実行される。完全な識別は、データがバッファメモリ
から読出される読出し動作期間中にCCT（30）中で実行
される。
ために要求されるハードウエアの寸法を小さくするため
に、完全な識別動作よりも極く限られた識別動作が最初
に実行される。完全な識別は、データがバッファメモリ
から読出される読出し動作期間中にCCT（30）中で実行
される。
この発明の特徴によれば、所定のデータラインを識別
するための制限された識別動作は、ビデオライン信号中
において、フレーミング・コードのシーケンスが直ぐに
後続するクロック・ランイン（入力）のシーケンスのデ
ータを識別することによって実行される。例えば、上記
の両方のシーケンスが識別されたとき、データラインが
識別されたと仮定する。従って、関連するデータビット
を含むこのような識別されたデータラインの一部がバッ
ファメモリに蓄積される。それ以外の場合は、ビデオラ
イン情報はバッファメモリに蓄積されない。クロック・
ランイン・シーケンスのデータに対する試験を含ませる
ことによって、蓄積されたデータが実際にはデータライ
ンではないという可能性を低減することができるという
効果がある。
するための制限された識別動作は、ビデオライン信号中
において、フレーミング・コードのシーケンスが直ぐに
後続するクロック・ランイン（入力）のシーケンスのデ
ータを識別することによって実行される。例えば、上記
の両方のシーケンスが識別されたとき、データラインが
識別されたと仮定する。従って、関連するデータビット
を含むこのような識別されたデータラインの一部がバッ
ファメモリに蓄積される。それ以外の場合は、ビデオラ
イン情報はバッファメモリに蓄積されない。クロック・
ランイン・シーケンスのデータに対する試験を含ませる
ことによって、蓄積されたデータが実際にはデータライ
ンではないという可能性を低減することができるという
効果がある。
ユーザによるページの要求が生じたとき、CCTのデー
タプロセッサはバッファメモリ中に蓄積されているデー
タを受信して、要求されたページのページヘッダを表わ
すデータラインの存在をサーチする。読出し動作に含ま
れる、要求されたページヘッダを識別するためのサーチ
動作は、ユーザのページ要求があったとき、それに続い
て最初のデータがバッファメモリから読出されたときに
開始される。
タプロセッサはバッファメモリ中に蓄積されているデー
タを受信して、要求されたページのページヘッダを表わ
すデータラインの存在をサーチする。読出し動作に含ま
れる、要求されたページヘッダを識別するためのサーチ
動作は、ユーザのページ要求があったとき、それに続い
て最初のデータがバッファメモリから読出されたときに
開始される。
VBI（垂直帰線期間）と次のVBIとの間ではテレテキス
トの情報を表わすデータは送らないので、受信側ではテ
レテキスト・データが受信されないVBIと次のVBIとの間
でメモリ読出しサイクルが行なわれる。ユーザが要求し
たテレテキスト・ページのページヘッダがバッファメモ
リの走査あるいはサーチ動作中に上記バッファメモリ中
で発見されると、ページヘッダの蓄積されたデータがペ
ージメモリに転送される。
トの情報を表わすデータは送らないので、受信側ではテ
レテキスト・データが受信されないVBIと次のVBIとの間
でメモリ読出しサイクルが行なわれる。ユーザが要求し
たテレテキスト・ページのページヘッダがバッファメモ
リの走査あるいはサーチ動作中に上記バッファメモリ中
で発見されると、ページヘッダの蓄積されたデータがペ
ージメモリに転送される。
サーチ動作期間中は、コンピュータ制御テレテキスト
IC（CCT）は全チャンネル動作モードで動作する。全チ
ャンネル動作モードでは、バッファメモリ中のデータラ
インは読出されて、先入れ、先出しの形態で大きな時間
的隔たり（ギャップ）を伴うことなくページメモリに転
送される。大きな時間的隔たりは、テレテキスト情報が
VBI期間中においてのみCCTによって受信されるときに生
ずる。従って、データはVBI期間中のみ受信され、その
データは、これが受信されたときバックグラウンドメモ
リあるいはバッファメモリに蓄積される。要求されたペ
ージヘッダに対するサーチ動作は、このサーチ動作が、
データラインの受信時にこの各データラインを処理する
ことによって行われる場合よりも遙に速く行われる。こ
れはテレテキスト・データが転送されない約20ミリ秒の
時間的隔たり（ギャップ）が存在することによる。デー
タがメモリ45から読出されるときはそのデータが得られ
るので上記の時間的隔たりは存在しない。例えば、500
のテレテキスト・ページを蓄積することのできるバッフ
ァメモリ中に既に収容されているテレテキスト・ページ
に対するアクセス時間は、、例えば0.8秒に短縮され、
これは前に述べた15〜45秒の最大アクセス時間に比して
大幅に短縮される。さらに、例えば600ページ以上転送
しなければならないときは、ユーザのページ要求が生じ
たとき、メモリ中には未だ蓄積されていないページに対
するアクセスは、テレテキスト・データでバッファメモ
リを満たすのに必要な時間だけ短縮される。
IC（CCT）は全チャンネル動作モードで動作する。全チ
ャンネル動作モードでは、バッファメモリ中のデータラ
インは読出されて、先入れ、先出しの形態で大きな時間
的隔たり（ギャップ）を伴うことなくページメモリに転
送される。大きな時間的隔たりは、テレテキスト情報が
VBI期間中においてのみCCTによって受信されるときに生
ずる。従って、データはVBI期間中のみ受信され、その
データは、これが受信されたときバックグラウンドメモ
リあるいはバッファメモリに蓄積される。要求されたペ
ージヘッダに対するサーチ動作は、このサーチ動作が、
データラインの受信時にこの各データラインを処理する
ことによって行われる場合よりも遙に速く行われる。こ
れはテレテキスト・データが転送されない約20ミリ秒の
時間的隔たり（ギャップ）が存在することによる。デー
タがメモリ45から読出されるときはそのデータが得られ
るので上記の時間的隔たりは存在しない。例えば、500
のテレテキスト・ページを蓄積することのできるバッフ
ァメモリ中に既に収容されているテレテキスト・ページ
に対するアクセス時間は、、例えば0.8秒に短縮され、
これは前に述べた15〜45秒の最大アクセス時間に比して
大幅に短縮される。さらに、例えば600ページ以上転送
しなければならないときは、ユーザのページ要求が生じ
たとき、メモリ中には未だ蓄積されていないページに対
するアクセスは、テレテキスト・データでバッファメモ
リを満たすのに必要な時間だけ短縮される。
ページヘッダはCCT中で識別された後、要求されたペ
ージに関連し、またバッファメモリに蓄積されている他
のデータラインが読出される。これに対して、要求され
たテレテキスト・ページのページヘッダのデータライン
がサーチ動作中にバッファメモリ中で発見されないと、
そのサーチ動作の終了後にビデオ入力プロセッサから受
信されたバッファされないデータは、バッファメモリが
側路されるようにCCTのデータプロセッサに直接供給さ
れる。大蓄積容量をもったバッファメモリが使用される
ときは、より多くのデータラインを蓄積することができ
る。蓄積されるデータラインが多くなればなる程、要求
されたページヘッダを発見するために上記データライン
をサーチするために要する時間は長くなり、連続するVB
I相互間の期間（約20ミリ秒）よりも長い期間必要とす
ることがある。読出し動作の完了前に表われるVBI期間
中に生ずる入力データラインをバッファメモリに蓄積す
ることが望ましい。ユーザによって要求されるページの
このような入力データラインが蓄積されないと、部分的
ページのみがCCT上に一時的に表示されるという好まし
くない状態が生ずる。このような一時的状態は同じペー
ジが再伝送される時点後まで続く。
ージに関連し、またバッファメモリに蓄積されている他
のデータラインが読出される。これに対して、要求され
たテレテキスト・ページのページヘッダのデータライン
がサーチ動作中にバッファメモリ中で発見されないと、
そのサーチ動作の終了後にビデオ入力プロセッサから受
信されたバッファされないデータは、バッファメモリが
側路されるようにCCTのデータプロセッサに直接供給さ
れる。大蓄積容量をもったバッファメモリが使用される
ときは、より多くのデータラインを蓄積することができ
る。蓄積されるデータラインが多くなればなる程、要求
されたページヘッダを発見するために上記データライン
をサーチするために要する時間は長くなり、連続するVB
I相互間の期間（約20ミリ秒）よりも長い期間必要とす
ることがある。読出し動作の完了前に表われるVBI期間
中に生ずる入力データラインをバッファメモリに蓄積す
ることが望ましい。ユーザによって要求されるページの
このような入力データラインが蓄積されないと、部分的
ページのみがCCT上に一時的に表示されるという好まし
くない状態が生ずる。このような一時的状態は同じペー
ジが再伝送される時点後まで続く。
テレテキスト・デコーダでは、この発明を実施する
と、バッファメモリ中の読出し動作は垂直帰線期間（VB
I）外においてのみ行なわれる。データラインは、読出
し動作の完了時点より前に生ずるVBI期間中にバッファ
メモリに蓄積される。従って、読出し動作の開始後で、
その終了前にバッファメモリに蓄積されたデータライン
はCCTによって読出され、処理される。このようにし
て、要求されたテレテキスト・ページ中に含まれる入力
データラインは読出し動作期間中に処理されるという効
果が得られる。
と、バッファメモリ中の読出し動作は垂直帰線期間（VB
I）外においてのみ行なわれる。データラインは、読出
し動作の完了時点より前に生ずるVBI期間中にバッファ
メモリに蓄積される。従って、読出し動作の開始後で、
その終了前にバッファメモリに蓄積されたデータライン
はCCTによって読出され、処理される。このようにし
て、要求されたテレテキスト・ページ中に含まれる入力
データラインは読出し動作期間中に処理されるという効
果が得られる。
各データラインはバックグラウンドメモリに蓄積さ
れ、CCTによって容易に処理されるフォーマットで上記C
CTに供給される。例えば、データラインは、フレーミン
グ・コードを含むバイト、誤り修正用のハミング・コー
ドを含む２バイト、および残りのデータを含む40バイト
を含む344ビットとして蓄積される。
れ、CCTによって容易に処理されるフォーマットで上記C
CTに供給される。例えば、データラインは、フレーミン
グ・コードを含むバイト、誤り修正用のハミング・コー
ドを含む２バイト、および残りのデータを含む40バイト
を含む344ビットとして蓄積される。
この発明のデコーダのバッファメモリは例えば先入
れ、先出しメモリ（FIFO）のような直列メモリとして構
成されている。例えば、テレテキスト信号がテレビジョ
ン受像機で受信された直後は、たとえユーザのページ要
求がなくてもデータラインはFIFO中に蓄積される。従っ
て、ユーザがテレビジョン受像機の動作モードを正規の
画像プログラムを供給するモードからテレテキスト情報
を供給するモードに変更するとき、最新の受信テレテキ
スト・データがバッファメモリ中に既に蓄積されてい
る。
れ、先出しメモリ（FIFO）のような直列メモリとして構
成されている。例えば、テレテキスト信号がテレビジョ
ン受像機で受信された直後は、たとえユーザのページ要
求がなくてもデータラインはFIFO中に蓄積される。従っ
て、ユーザがテレビジョン受像機の動作モードを正規の
画像プログラムを供給するモードからテレテキスト情報
を供給するモードに変更するとき、最新の受信テレテキ
スト・データがバッファメモリ中に既に蓄積されてい
る。
バッファメモリとしては、FIFOとして動作する大容量
のダイナミック・ランダム・アクセス・メモリ（DRAM）
を使用することができるという利点がある。DRAMはVBI
相互間でリフレッシュ（回復）される。FIFOの所定蓄積
位置は、メモリの読出し動作中は読出しアドレスポイン
タによってアドレスされ、メモリの書込み動作が行なわ
れるときはVBI期間中に書込みアドレスポインタによっ
てアドレスされる。別々の読出し、書込みアドレスポイ
ンタを使用することによって、読出し動作が不完全な間
にデータラインを蓄積するという上述の利点が得られ
る。
のダイナミック・ランダム・アクセス・メモリ（DRAM）
を使用することができるという利点がある。DRAMはVBI
相互間でリフレッシュ（回復）される。FIFOの所定蓄積
位置は、メモリの読出し動作中は読出しアドレスポイン
タによってアドレスされ、メモリの書込み動作が行なわ
れるときはVBI期間中に書込みアドレスポインタによっ
てアドレスされる。別々の読出し、書込みアドレスポイ
ンタを使用することによって、読出し動作が不完全な間
にデータラインを蓄積するという上述の利点が得られ
る。
この発明を実施したテレビジョン装置は、テレテキス
ト・データを担持したデータラインを含むビデオライン
からなる入力テレビジョン信号に応答して画像情報を表
示装置に供給することのできる出力信号を発生する。第
１の制御信号は、出力信号の発生に関連して使用される
べきデータラインの１つを発生するためにマイクロコン
ピュータ（65）により発生される。先入れ、先出しバッ
クグラウンドメモリ（45）は、テレビジョン信号源の出
力に結合されたデータ入力をもっている。バックグラウ
ンドメモリへのテレビジョン信号の対応するデータライ
ンの蓄積は、このような対応するデータラインが生ずる
毎に行なわれる。第１の制御信号が発生する前にバック
グラウンドメモリは既に蓄積されたかなりの数のテレビ
ジョン信号のデータラインを含んでいる。第１の制御信
号の発生に後続する所定期間の読出し中、この所定期間
の終了前に蓄積されたテレビジョン信号の複数のデータ
ラインがバックグラウンドメモリから読出される。複数
のデータラインに対するアクセス時間を短縮するため
に、上記の所定期間は、複数のデータラインの第１のも
のの発生と最後のものの発生との間の対応する期間の持
続時間よりもかなり短い持続時間となっている。複数の
データラインの読出しは先入れ、先出し形態で行なわ
れ、所定の期間中にバックグラウンドメモリに蓄積され
たデータラインを含む複数のデータラインのデータをも
つデータ信号を上記の所定期間中に発生する。データプ
ロセッサはデータ信号に応答して、それに従って出力信
号を発生するために１つのデータラインを選択する。
ト・データを担持したデータラインを含むビデオライン
からなる入力テレビジョン信号に応答して画像情報を表
示装置に供給することのできる出力信号を発生する。第
１の制御信号は、出力信号の発生に関連して使用される
べきデータラインの１つを発生するためにマイクロコン
ピュータ（65）により発生される。先入れ、先出しバッ
クグラウンドメモリ（45）は、テレビジョン信号源の出
力に結合されたデータ入力をもっている。バックグラウ
ンドメモリへのテレビジョン信号の対応するデータライ
ンの蓄積は、このような対応するデータラインが生ずる
毎に行なわれる。第１の制御信号が発生する前にバック
グラウンドメモリは既に蓄積されたかなりの数のテレビ
ジョン信号のデータラインを含んでいる。第１の制御信
号の発生に後続する所定期間の読出し中、この所定期間
の終了前に蓄積されたテレビジョン信号の複数のデータ
ラインがバックグラウンドメモリから読出される。複数
のデータラインに対するアクセス時間を短縮するため
に、上記の所定期間は、複数のデータラインの第１のも
のの発生と最後のものの発生との間の対応する期間の持
続時間よりもかなり短い持続時間となっている。複数の
データラインの読出しは先入れ、先出し形態で行なわ
れ、所定の期間中にバックグラウンドメモリに蓄積され
たデータラインを含む複数のデータラインのデータをも
つデータ信号を上記の所定期間中に発生する。データプ
ロセッサはデータ信号に応答して、それに従って出力信
号を発生するために１つのデータラインを選択する。
＜実施例の説明＞ 第１図および第２図で同じ記号、参照番号は同じ構成
素子あるいは同じ機能を示す。
素子あるいは同じ機能を示す。
第２図のベースバンド複合ビデオ信号VIDEOはビデオ
検波器（図示せず）から例えば形式SAA 5231のようなビ
デオ入力プロセッサ（VIP）20に供給される。VIP20は信
号VIDEOから6.9375MHzのビット周波数（率）で直列デー
タ信号TTDoutと、この信号TTDoutのビットのタイミング
情報を供給する対応するクロック信号CLOCKとを発生す
る。VIP20はまた信号VIDEOから引出されたビデオ複合同
期信号VCSを発生する。信号VCSは例えば形式SAA 5243 I
Cのようなコンピュータ制御テレテキストIC（CCT）30に
供給される。次にCCT30は位相ロックおよびカラーバー
スト・ブランキング情報を含む信号SANDを発生する。信
号SANDはVIP20に戻されて、VIP20の発振器（図示せず）
に水平位相ロック情報を供給する。
検波器（図示せず）から例えば形式SAA 5231のようなビ
デオ入力プロセッサ（VIP）20に供給される。VIP20は信
号VIDEOから6.9375MHzのビット周波数（率）で直列デー
タ信号TTDoutと、この信号TTDoutのビットのタイミング
情報を供給する対応するクロック信号CLOCKとを発生す
る。VIP20はまた信号VIDEOから引出されたビデオ複合同
期信号VCSを発生する。信号VCSは例えば形式SAA 5243 I
Cのようなコンピュータ制御テレテキストIC（CCT）30に
供給される。次にCCT30は位相ロックおよびカラーバー
スト・ブランキング情報を含む信号SANDを発生する。信
号SANDはVIP20に戻されて、VIP20の発振器（図示せず）
に水平位相ロック情報を供給する。
信号TTDoutに含まれる直列データはシフトレジスタ
（図示せず）を含む直列−並列変換器35に供給される。
直列−並列変換器35は識別ユニット40に供給される並列
ワード35aを発生する。
（図示せず）を含む直列−並列変換器35に供給される。
直列−並列変換器35は識別ユニット40に供給される並列
ワード35aを発生する。
この発明の特徴によれば、識別ユニット40は、信号TT
Dout中に、データストリーム中のビットからなる12ビッ
ト・シーケンス（101011100100）が発生するか否かを試
験する。この12ビット・シーケンスは、フレーミンブ・
コードが後続する４ビットクロック・ランイン・シーケ
ンスを表わす。このような12ビット・シーケンスの発生
のチェックは、信号VIDEOの水平同期部分（図示せず）
の立上り端より11.8マイクロ秒後に始まり、2.7マイク
ロ秒間持続する時間窓の間に行なわれる。このようなチ
ェックは、信号VIDEOの各フィールド部分の垂直帰線期
間（VBI）中で発生するテレテキストを伝送するのに利
用可能なテレテキスト・ライン、すなわち奇数フィール
ドではライン６〜22、偶数フィールドではライン319〜3
35の期間中に各ビデオラインについて行なわれる。
Dout中に、データストリーム中のビットからなる12ビッ
ト・シーケンス（101011100100）が発生するか否かを試
験する。この12ビット・シーケンスは、フレーミンブ・
コードが後続する４ビットクロック・ランイン・シーケ
ンスを表わす。このような12ビット・シーケンスの発生
のチェックは、信号VIDEOの水平同期部分（図示せず）
の立上り端より11.8マイクロ秒後に始まり、2.7マイク
ロ秒間持続する時間窓の間に行なわれる。このようなチ
ェックは、信号VIDEOの各フィールド部分の垂直帰線期
間（VBI）中で発生するテレテキストを伝送するのに利
用可能なテレテキスト・ライン、すなわち奇数フィール
ドではライン６〜22、偶数フィールドではライン319〜3
35の期間中に各ビデオラインについて行なわれる。
12ビット・シーケンスの存在が認められると、そのビ
デオラインはテレテキストのデータラインを表わすと看
做される。テレテキストのデータラインを表わすと看做
されたそのデータラインが確認された後、上記の看做さ
れたデータラインの例えば僅か344ビットのみがFIFOと
して動作するバッファメモリ45に蓄積される。８ビット
・フレーミング・コードに加えて４ビットクロック・ラ
ンイン・シーケンス用のチェックを行なうと、データラ
インでないビデオラインの非テレテキスト・データがメ
モリ45中に蓄積される可能性を低減することができると
いう効果がある。
デオラインはテレテキストのデータラインを表わすと看
做される。テレテキストのデータラインを表わすと看做
されたそのデータラインが確認された後、上記の看做さ
れたデータラインの例えば僅か344ビットのみがFIFOと
して動作するバッファメモリ45に蓄積される。８ビット
・フレーミング・コードに加えて４ビットクロック・ラ
ンイン・シーケンス用のチェックを行なうと、データラ
インでないビデオラインの非テレテキスト・データがメ
モリ45中に蓄積される可能性を低減することができると
いう効果がある。
タイミングおよび制御ユニット100は、信号SAND、VCS
およびCLOCKを受信して、識別ユニット40の動作のよう
なメモリ45に関連する動作を制御する制御信号を発生す
る。
およびCLOCKを受信して、識別ユニット40の動作のよう
なメモリ45に関連する動作を制御する制御信号を発生す
る。
バッファメモリ45の主蓄積素子として、例えば1,048,
576（＝220）ビット構成の大蓄積容量のDRAM ICを使用
することが望ましい。これは、かなりの数のテレテキス
ト・ページを蓄積する容量を与えるためである。また、
メモリ45のコストと消費電力を低減するために、一般に
より安価な遅いアクセスあるいはサイクル時間をもった
DRAMを使用することが望ましい。従って、信号TTDout中
の直列テレテキスト・データは直列−並列変換器35によ
って４ビット並列ワードであるニブル35bに変換され
る。各ニブル35bのビットは、例えば４ビットワイドDRA
Mとして構成されたバッファメモリ45に同時に蓄積され
る。このようにしてDRAMのサイクル時間はテレテキスト
のビット率よりも長くなる。
576（＝220）ビット構成の大蓄積容量のDRAM ICを使用
することが望ましい。これは、かなりの数のテレテキス
ト・ページを蓄積する容量を与えるためである。また、
メモリ45のコストと消費電力を低減するために、一般に
より安価な遅いアクセスあるいはサイクル時間をもった
DRAMを使用することが望ましい。従って、信号TTDout中
の直列テレテキスト・データは直列−並列変換器35によ
って４ビット並列ワードであるニブル35bに変換され
る。各ニブル35bのビットは、例えば４ビットワイドDRA
Mとして構成されたバッファメモリ45に同時に蓄積され
る。このようにしてDRAMのサイクル時間はテレテキスト
のビット率よりも長くなる。
各看做されたデータラインについて、バッファメモリ
45に最初に蓄積されたニブルは最上位フレーミング・コ
ードの最上位ニブルに相当する。その後、残りの連続的
に生じる86個のニブルが蓄積される。クロック・ランイ
ン・ビットは蓄積する必要はない。
45に最初に蓄積されたニブルは最上位フレーミング・コ
ードの最上位ニブルに相当する。その後、残りの連続的
に生じる86個のニブルが蓄積される。クロック・ランイ
ン・ビットは蓄積する必要はない。
書込みカウンタ55は書込みアドレスポインタすなわち
Ｗ−COUNTを発生して、これをマルチプレクサ／比較器6
0を経てメモリ45のアドレス部分45aに供給する。第５図
は第２図のカウンタ55の概略構成とブロック図との組合
わせを示す。第２図と第５図で、同じ記号あるいは参照
番号は同じ構成素子あるいは同じ機能を示す。
Ｗ−COUNTを発生して、これをマルチプレクサ／比較器6
0を経てメモリ45のアドレス部分45aに供給する。第５図
は第２図のカウンタ55の概略構成とブロック図との組合
わせを示す。第２図と第５図で、同じ記号あるいは参照
番号は同じ構成素子あるいは同じ機能を示す。
第５図の書込みカウンタ55はワードＷ−COUNTの６ビ
ットA0〜A5を発生する６ビットの通常の２進カウンタ55
1を含んでいる。カウンタ551の最上位ビットA5は、通常
の14ビット線形帰還シフトレジスタ（LFSR）カウンタ55
2の各フリップ・フロップのクロック入力端子CPに供給
される。カウンタ552はシフトレジスタを構成する14個
のＤ形フリップ・フロップを含んでいる。フリップ・フ
ロップのシフトレジスタ・チエーン中の第１のフリップ
・フロップ552aのデータ入力端子への入力は、シフトレ
ジスタ・チェーン中の第１、第３、第５および第14番目
の各フリップ・フロップの出力信号について適当な排他
的OR動作を与えることによって構成される。
ットA0〜A5を発生する６ビットの通常の２進カウンタ55
1を含んでいる。カウンタ551の最上位ビットA5は、通常
の14ビット線形帰還シフトレジスタ（LFSR）カウンタ55
2の各フリップ・フロップのクロック入力端子CPに供給
される。カウンタ552はシフトレジスタを構成する14個
のＤ形フリップ・フロップを含んでいる。フリップ・フ
ロップのシフトレジスタ・チエーン中の第１のフリップ
・フロップ552aのデータ入力端子への入力は、シフトレ
ジスタ・チェーン中の第１、第３、第５および第14番目
の各フリップ・フロップの出力信号について適当な排他
的OR動作を与えることによって構成される。
LFSRカウンタ552は、通常の２進カウンタに付帯する
キャリイ伝播の必要がないので、通常の２進カウンタよ
り少ないハードウエアで済み、また通常の２進カウンタ
よりも高速で動作する。LFSRカウンタ552は、２進カウ
ンタ551のビットA5の各214−１個のパルス毎に完全な１
シーケンスサイクルを終了する。２進カウンタ551は、
その入力端子551aに供給される26個のクロックパルス毎
に完全な１シーケンスサイクルを終了する。その結果、
カウンタ55およびワードＷ−COUNTの各々は入力端子551
aに生ずる220−64（＝（214−１）×26）個のクロック
パルス毎に予め定められた全循環シーケンスを循環す
る。
キャリイ伝播の必要がないので、通常の２進カウンタよ
り少ないハードウエアで済み、また通常の２進カウンタ
よりも高速で動作する。LFSRカウンタ552は、２進カウ
ンタ551のビットA5の各214−１個のパルス毎に完全な１
シーケンスサイクルを終了する。２進カウンタ551は、
その入力端子551aに供給される26個のクロックパルス毎
に完全な１シーケンスサイクルを終了する。その結果、
カウンタ55およびワードＷ−COUNTの各々は入力端子551
aに生ずる220−64（＝（214−１）×26）個のクロック
パルス毎に予め定められた全循環シーケンスを循環す
る。
蓄積される各ニブルのアドレスは第２図の書込みカウ
ンタ55のワードＷ−COUNTによって供給される。ワード
Ｗ−COUNTの値は、各ニブルが蓄積された後カウンタ55
の予め定められた循環シーケンス中の次の、あるいは引
続く値に変化する。例えば（220−64）個のこのような
循環シーケンス中の異なる値の数はメモリ45中で使用さ
れるニブルを蓄積する位置の数、すなわちメモリ45中に
蓄積することができるニブルの最大数に等しい。従っ
て、220個の位置をもった各DRAMは実質上十分に利用さ
れる。数（220−64）は、各データラインの334ビットを
蓄積するのに必要なニブルの数86の整数倍に等しい。FI
FOの動作の結果として、最新の受信データラインのうち
最大（220−64）を86で除した数のデータラインが第２
図のバッファメモリ45に蓄積される。
ンタ55のワードＷ−COUNTによって供給される。ワード
Ｗ−COUNTの値は、各ニブルが蓄積された後カウンタ55
の予め定められた循環シーケンス中の次の、あるいは引
続く値に変化する。例えば（220−64）個のこのような
循環シーケンス中の異なる値の数はメモリ45中で使用さ
れるニブルを蓄積する位置の数、すなわちメモリ45中に
蓄積することができるニブルの最大数に等しい。従っ
て、220個の位置をもった各DRAMは実質上十分に利用さ
れる。数（220−64）は、各データラインの334ビットを
蓄積するのに必要なニブルの数86の整数倍に等しい。FI
FOの動作の結果として、最新の受信データラインのうち
最大（220−64）を86で除した数のデータラインが第２
図のバッファメモリ45に蓄積される。
第３図は書込みカウンタ55のワードＷ−COUNTの循環
シーケンスを図式に表わしたものである。第２図、第３
図、第５図において、同じ記号、同じ参照番号は同じ構
成素子あるいは同じ機能を示す。循環シーケンスはa1か
らaQ（但し、Ｑ＝220−64）まで環状に分布した220−64
個の値を含んでいる。従って、例えば第３図中のanとし
て示されたニブル位置が第２図のメモリ45中に蓄積され
た後、メモリ45中に蓄積されるべき次のニブルは第３図
のan+1として示された位置に蓄積される。以下同様の蓄
積動作が継続する。
シーケンスを図式に表わしたものである。第２図、第３
図、第５図において、同じ記号、同じ参照番号は同じ構
成素子あるいは同じ機能を示す。循環シーケンスはa1か
らaQ（但し、Ｑ＝220−64）まで環状に分布した220−64
個の値を含んでいる。従って、例えば第３図中のanとし
て示されたニブル位置が第２図のメモリ45中に蓄積され
た後、メモリ45中に蓄積されるべき次のニブルは第３図
のan+1として示された位置に蓄積される。以下同様の蓄
積動作が継続する。
第２図のカウンタ55の循環シーケンス中の異なる値の
数は86の整数倍に等しい。従って、データラインは、例
えば第３図のa1〜a86のようなメモリ45の86個のニブル
の同じ対応する群中に常に蓄積される。フレーミング・
コードの最上位ニブルは、例えばメモリ45の常に同じメ
モリ位置に蓄積される。この特徴は、メモリ45を制御す
る第２図の複雑なユニット100のハードウエアを簡単に
することができる。
数は86の整数倍に等しい。従って、データラインは、例
えば第３図のa1〜a86のようなメモリ45の86個のニブル
の同じ対応する群中に常に蓄積される。フレーミング・
コードの最上位ニブルは、例えばメモリ45の常に同じメ
モリ位置に蓄積される。この特徴は、メモリ45を制御す
る第２図の複雑なユニット100のハードウエアを簡単に
することができる。
第４図は、ユーザがCRT（図示せず）上に要求された
ページを表示させるためにページ要求を開始した後の第
２図のテレテキスト・デコーダの動作を説明するフロー
チャートである。第２図乃至第５図で同じ記号、同じ参
照番号は同じ構成素子、同じ機能を示す。キーボード
（図示せず）を経て第２図のマイクロコンピュータ65に
伝達されたユーザによる所定のページ要求により、上記
マイクロコンピュータ65にクリアページメモリ命令信号
を発生させる。この命令信号は通常のIICバスを経てコ
ンピュータ制御テレテキストIC（CCT）30に供給され
る。CCT30はクリアページメモリ命令信号に応答してペ
ージメモリ70のすべてのメモリ位置に、ページメモリク
リア動作と称される空白（ブランク）文字を蓄積させ
る。22ミリ秒のメモリクリア動作が経過した後、マイク
ロコンピュータ65がCCT30に第２の命令信号を送り、こ
れによりCCT30は第４図のステップｄで示す全チャンネ
ル動作モードと称される動作モードで動作を開始する。
ページを表示させるためにページ要求を開始した後の第
２図のテレテキスト・デコーダの動作を説明するフロー
チャートである。第２図乃至第５図で同じ記号、同じ参
照番号は同じ構成素子、同じ機能を示す。キーボード
（図示せず）を経て第２図のマイクロコンピュータ65に
伝達されたユーザによる所定のページ要求により、上記
マイクロコンピュータ65にクリアページメモリ命令信号
を発生させる。この命令信号は通常のIICバスを経てコ
ンピュータ制御テレテキストIC（CCT）30に供給され
る。CCT30はクリアページメモリ命令信号に応答してペ
ージメモリ70のすべてのメモリ位置に、ページメモリク
リア動作と称される空白（ブランク）文字を蓄積させ
る。22ミリ秒のメモリクリア動作が経過した後、マイク
ロコンピュータ65がCCT30に第２の命令信号を送り、こ
れによりCCT30は第４図のステップｄで示す全チャンネ
ル動作モードと称される動作モードで動作を開始する。
全チャンネル動作モードでは、信号VIDEOの所定のフ
レーム帰還の各ビデオライン期間中に第２図のCCT30は
データを受信する。これに対して、通常のフィールド・
フライバック動作モードでは信号VIDEOの対応するフィ
ールド期間のVBIのライン６〜22と319〜325との期間に
おいてのみデータはCCT30による処理のために受信され
る。
レーム帰還の各ビデオライン期間中に第２図のCCT30は
データを受信する。これに対して、通常のフィールド・
フライバック動作モードでは信号VIDEOの対応するフィ
ールド期間のVBIのライン６〜22と319〜325との期間に
おいてのみデータはCCT30による処理のために受信され
る。
第４図のｅで示す次のステップでは、第２図のマイク
ロコンピュータ65は対応するページ要求命令信号をCCT3
0に送る。その結果、CCT30はバス70aを介してページメ
モリ70中に、真（TRUE）状態のページ・ビイーング・ル
ックド・フォー「Page Being Looked For（PBLF）」ビ
ットと称されるビットを含む対応するワードを蓄積させ
る。同時にタイミングおよび制御ユニット100はバス70a
上の情報を解読し、ユニット100の対応するフリップ・
フロップ（図示せず）は制御信号FLAGによってメモリ45
の読出し期間、すなわち読出し動作を開始させるTRUE状
態をとらせる。
ロコンピュータ65は対応するページ要求命令信号をCCT3
0に送る。その結果、CCT30はバス70aを介してページメ
モリ70中に、真（TRUE）状態のページ・ビイーング・ル
ックド・フォー「Page Being Looked For（PBLF）」ビ
ットと称されるビットを含む対応するワードを蓄積させ
る。同時にタイミングおよび制御ユニット100はバス70a
上の情報を解読し、ユニット100の対応するフリップ・
フロップ（図示せず）は制御信号FLAGによってメモリ45
の読出し期間、すなわち読出し動作を開始させるTRUE状
態をとらせる。
メモリ45における読出し動作を行なわせるために、ユ
ニット100によって制御される読出しアドレスカウンタ5
0が使用される。カウンタ55と同じように構成されたカ
ウンタ50は、マルチプレクサ／比較器60を介してメモリ
45のアドレス入力45aに供給されるワードＲ−COUNTで表
わされる読出しアドレスポインタを発生する。メモリ45
の第１のメモリ位置が、読出し動作の開始時点を特定す
るページ要求命令信号に続いて読出される時点の直前
に、カウンタ50はワードＷ−COUNT中に既に含まれてい
る値と同じ値をもったワードＲ−COUNTを形成するよう
にプリセットされる。読出し動作の初期状態の例が第３
図において、共に位置anを指すワードＲ−COUNT、Ｗ−C
OUNTを表わす矢印によって示されている。
ニット100によって制御される読出しアドレスカウンタ5
0が使用される。カウンタ55と同じように構成されたカ
ウンタ50は、マルチプレクサ／比較器60を介してメモリ
45のアドレス入力45aに供給されるワードＲ−COUNTで表
わされる読出しアドレスポインタを発生する。メモリ45
の第１のメモリ位置が、読出し動作の開始時点を特定す
るページ要求命令信号に続いて読出される時点の直前
に、カウンタ50はワードＷ−COUNT中に既に含まれてい
る値と同じ値をもったワードＲ−COUNTを形成するよう
にプリセットされる。読出し動作の初期状態の例が第３
図において、共に位置anを指すワードＲ−COUNT、Ｗ−C
OUNTを表わす矢印によって示されている。
第２図の並列−直列変換器75は、メモリ45の読出し出
力端子に発生した各ニブル45bを直列データ信号TTDinに
変換する。変換器75の端子75aにおける信号TTDinのビッ
トは標準のテレテキスト・ビット率で発生する。メモリ
45からその各位置が読出された後、ワードＲ−COUNTは
前に述べた循環シーケンスで連続的な値を含むように変
化し、次の連続的位置の内容が読出される。かくして、
ワードＲ−COUNTを概略的に示す第３図の矢印は、ワー
ドＷ−COUNTを表わす矢印の動きに関連した同じ角度方
向に角移動する。その結果、第２図の信号TTDinは信号V
IDEOの元々蓄積されたデータラインに相当し、且つメモ
リ45から先入れ、先出し形態で読出されたデータライン
を含んでいる。
力端子に発生した各ニブル45bを直列データ信号TTDinに
変換する。変換器75の端子75aにおける信号TTDinのビッ
トは標準のテレテキスト・ビット率で発生する。メモリ
45からその各位置が読出された後、ワードＲ−COUNTは
前に述べた循環シーケンスで連続的な値を含むように変
化し、次の連続的位置の内容が読出される。かくして、
ワードＲ−COUNTを概略的に示す第３図の矢印は、ワー
ドＷ−COUNTを表わす矢印の動きに関連した同じ角度方
向に角移動する。その結果、第２図の信号TTDinは信号V
IDEOの元々蓄積されたデータラインに相当し、且つメモ
リ45から先入れ、先出し形態で読出されたデータライン
を含んでいる。
直列データ信号TTDinは信号FLAGによって制御される
スイッチ80を介して、上記信号FLAGが真（TRUE）のとき
CCT30のテレテキスト・データ入力端子TTDに供給され
る。信号TTDinは全チャンネル動作モードでCCT30によっ
て処理される。従って、信号TTDinに含まれる所定数の
対応するデータラインを読出し、これをCCT30において
処理するのに要する読出し時間長は、このようなデータ
ラインがVBI期間中のみCCT30の入力端子TTDにおいて受
信される場合よりも相当に短縮されるという効果があ
る。
スイッチ80を介して、上記信号FLAGが真（TRUE）のとき
CCT30のテレテキスト・データ入力端子TTDに供給され
る。信号TTDinは全チャンネル動作モードでCCT30によっ
て処理される。従って、信号TTDinに含まれる所定数の
対応するデータラインを読出し、これをCCT30において
処理するのに要する読出し時間長は、このようなデータ
ラインがVBI期間中のみCCT30の入力端子TTDにおいて受
信される場合よりも相当に短縮されるという効果があ
る。
第４図のステップｆ、ｇでは、第２図のCCT30は、第
４図のステップｆから出力点「yes」に示されているよ
うなユーザ要求ページのページヘッダラインを表わすデ
ータラインを信号TTDin中で識別するサーチ動作を実行
する。ページヘッダはユニット40中ではなく、ハミング
・コード・チェックを使用して第２図のCCT30中で認識
される。ページヘッダのデータラインが識別されると、
CCT30はページヘッダに関連するバス70aを介してページ
メモリ70中に対応するワードを蓄積させ、ビットPBLFを
（偽）FALSEにする。その後、第４図のステップｋ、
ｌ、ｍに示すように、データラインは第２図のメモリ45
から読出される。要求されたページに関連する各データ
ラインは周知の態様で識別され、ページメモリ70中に蓄
積される。
４図のステップｆから出力点「yes」に示されているよ
うなユーザ要求ページのページヘッダラインを表わすデ
ータラインを信号TTDin中で識別するサーチ動作を実行
する。ページヘッダはユニット40中ではなく、ハミング
・コード・チェックを使用して第２図のCCT30中で認識
される。ページヘッダのデータラインが識別されると、
CCT30はページヘッダに関連するバス70aを介してページ
メモリ70中に対応するワードを蓄積させ、ビットPBLFを
（偽）FALSEにする。その後、第４図のステップｋ、
ｌ、ｍに示すように、データラインは第２図のメモリ45
から読出される。要求されたページに関連する各データ
ラインは周知の態様で識別され、ページメモリ70中に蓄
積される。
この発明の他の特徴によれば、ビットPBLFがFALSEに
なる時点に続くタイムアウト期間TO1の終了時点で、第
２図のタイマ100aは信号FLAGをFALSEにする。この状態
は第４図のステップｍの出力点「yes」に示されてい
る。その結果、ユニット100によって制御される読出し
動作が終了する。後程説明するように、読出し動作はま
た期間TO1の終了時点前に終了することもある。タイム
アウト期間TO1は例えばビットPBLFがFALSEになる時間か
ら20〜40ミリ秒の長さをもっている。タイムアウト期間
TO1の持続時間中、読出し動作は前に説明した動作と同
様に、CCT30の全チャンネル動作モード中継続する。
なる時点に続くタイムアウト期間TO1の終了時点で、第
２図のタイマ100aは信号FLAGをFALSEにする。この状態
は第４図のステップｍの出力点「yes」に示されてい
る。その結果、ユニット100によって制御される読出し
動作が終了する。後程説明するように、読出し動作はま
た期間TO1の終了時点前に終了することもある。タイム
アウト期間TO1は例えばビットPBLFがFALSEになる時間か
ら20〜40ミリ秒の長さをもっている。タイムアウト期間
TO1の持続時間中、読出し動作は前に説明した動作と同
様に、CCT30の全チャンネル動作モード中継続する。
ページヘッダ・データラインが識別された時点に続く
期間TO1の期間中に、要求されたページ全体がメモリ45
から読出されるものと仮定する。従って、もし同じ要求
されたページを表わす例えば２つのページヘッダがメモ
リ45中に蓄積されると、期間TO1中に読出されるべき第
１のページヘッダのみがCCT30によって処理され、他の
ページヘッダとそのページに関連する対応するデータラ
インは期間TO1の持続時間中メモリ45から読出されず、C
CT30によって受信も処理もされない。
期間TO1の期間中に、要求されたページ全体がメモリ45
から読出されるものと仮定する。従って、もし同じ要求
されたページを表わす例えば２つのページヘッダがメモ
リ45中に蓄積されると、期間TO1中に読出されるべき第
１のページヘッダのみがCCT30によって処理され、他の
ページヘッダとそのページに関連する対応するデータラ
インは期間TO1の持続時間中メモリ45から読出されず、C
CT30によって受信も処理もされない。
期間TO1の経過後、読出し動作が終了すると、所定の
ユーザのページ要求に対してCRT（図示せず）上のテレ
テキストの画像が例えば２回変化するという可視的に好
ましくない状態が生ずるのを防止することができる。こ
のような好ましくない状態はメモリ45中に上述の２つの
ページヘッダが蓄積されることにより生ずる可能性があ
る。
ユーザのページ要求に対してCRT（図示せず）上のテレ
テキストの画像が例えば２回変化するという可視的に好
ましくない状態が生ずるのを防止することができる。こ
のような好ましくない状態はメモリ45中に上述の２つの
ページヘッダが蓄積されることにより生ずる可能性があ
る。
メモリ45中に蓄積されたすべてのデータが読出された
ことが検出されると、期間TO1の終了前でも読出し動作
は終了する。このような状態は、例えば第４図のステッ
プｇに示すようにページヘッダを含むデータラインがメ
モリ45中に蓄積されていないことが識別された場合に生
ずる。このような状態はまたステップ１の出力点「ye
s」においても生ずる。
ことが検出されると、期間TO1の終了前でも読出し動作
は終了する。このような状態は、例えば第４図のステッ
プｇに示すようにページヘッダを含むデータラインがメ
モリ45中に蓄積されていないことが識別された場合に生
ずる。このような状態はまたステップ１の出力点「ye
s」においても生ずる。
第２図のメモリ45中に蓄積されたすべてのデータが期
間TO1の終了前に読出されると、第２図のマルチプレク
サ／比較器60の比較器部分の出力信号EQUALは真（TRU
E）になる。ワードＲ−COUNTがワードＷ−COUNTに等し
くなると、信号EQUALはTRUEになる。TRUE状態にある信
号EQUALは信号FLAGをFALSEにして読出し動作を終了させ
る。
間TO1の終了前に読出されると、第２図のマルチプレク
サ／比較器60の比較器部分の出力信号EQUALは真（TRU
E）になる。ワードＲ−COUNTがワードＷ−COUNTに等し
くなると、信号EQUALはTRUEになる。TRUE状態にある信
号EQUALは信号FLAGをFALSEにして読出し動作を終了させ
る。
第４図のステップ１あるいはｇにおいて信号EQUALがT
RUEになる状態はワードＲ−COUNTを表わす第３図の矢印
の位置によって示されている。矢印がサークルを回って
角度的に移動した後、その矢印は第２図のメモリ45の読
出し動作の終了時に第３図のワードＷ−COUNTを表わす
矢印と同じ位置を指す。
RUEになる状態はワードＲ−COUNTを表わす第３図の矢印
の位置によって示されている。矢印がサークルを回って
角度的に移動した後、その矢印は第２図のメモリ45の読
出し動作の終了時に第３図のワードＷ−COUNTを表わす
矢印と同じ位置を指す。
読出し動作期間中、第４図のフローチャートのステッ
プｆ、ｇ、ｋ、ｌ、ｍに示された第２図のメモリ45の読
出しサイクルは、第２図の信号VIDEOの各フイールド期
間のVBI以外の期間においてのみ生ずる。メモリ45の蓄
積容量は大であるので、読出し動作は１対の連続するVB
I相互間の１周期よりもかなり長い期間を必要とする。
プｆ、ｇ、ｋ、ｌ、ｍに示された第２図のメモリ45の読
出しサイクルは、第２図の信号VIDEOの各フイールド期
間のVBI以外の期間においてのみ生ずる。メモリ45の蓄
積容量は大であるので、読出し動作は１対の連続するVB
I相互間の１周期よりもかなり長い期間を必要とする。
この発明の他の特徴によれば、読出し動作が開始する
時点から読出し動作が終了する時点までの間に生ずるVB
I期間中、その期間中に信号VIDEO中に生ずるデータライ
ンはFIFOとして動作するメモリ45中に蓄積される。読出
し動作あるいは読出し期間のVBI期間中にメモリ45に蓄
積されるデータラインは、必要に応じて読出し動作中に
CCT30による処理のために使用される。これによると、
完全なページではなくメモリ45に蓄積されたデータから
一部のページのみが引出されてCRT（図示せず）上に表
示されるという好ましくない状態を防止することができ
るという効果がある。このような一部のページは、同じ
要求されたページに関連する幾つかのデータラインが信
号VIDEO中に生ずるが、読出し動作の開始後に生ずるVBI
期間中にメモリ45中に蓄積されていない場合に表示され
る。このようなデータラインがメモリ45中に蓄積されて
いないと、それらは第４図のステップｋにおいてCCT30
中で処理されない。その結果、それらは第２図のページ
メモリ70中に蓄積されない。
時点から読出し動作が終了する時点までの間に生ずるVB
I期間中、その期間中に信号VIDEO中に生ずるデータライ
ンはFIFOとして動作するメモリ45中に蓄積される。読出
し動作あるいは読出し期間のVBI期間中にメモリ45に蓄
積されるデータラインは、必要に応じて読出し動作中に
CCT30による処理のために使用される。これによると、
完全なページではなくメモリ45に蓄積されたデータから
一部のページのみが引出されてCRT（図示せず）上に表
示されるという好ましくない状態を防止することができ
るという効果がある。このような一部のページは、同じ
要求されたページに関連する幾つかのデータラインが信
号VIDEO中に生ずるが、読出し動作の開始後に生ずるVBI
期間中にメモリ45中に蓄積されていない場合に表示され
る。このようなデータラインがメモリ45中に蓄積されて
いないと、それらは第４図のステップｋにおいてCCT30
中で処理されない。その結果、それらは第２図のページ
メモリ70中に蓄積されない。
説明の都合上、第３図のワードＷ−COUNTを表わす矢
印の位置は、読出し動作の終了前に生ずるVBI期間中に
第２図のメモリ45にデータラインが蓄積される結果とし
て角度的に変化するものと仮定する。このような矢印の
位置は第３図の位置anを指す初期位置から位置apを指す
新しい位置に変化する。読出し動作期間中、その間に生
ずるVBI期間中に蓄積されたデータラインのデータは読
出され、ワードＲ−COUNTを表わす他の矢印の位置は螺
旋666によって示すように全円周よりも大きな角度にわ
たってサークルの回りを角度的に移動する。つまり、位
置an〜apに蓄積されたデータラインのデータは読出し動
作の開始後にメモリ45に蓄積されるものであり、読出し
動作の終了前に上記メモリ45から読出される。従って、
このような読出し動作の終了時に、ワードＲ−COUNTを
表わす矢印は同じ位置apを指し、第２図の信号EQUALはT
RUEになる。信号EQUALは、第４図のステップ１の出力点
「yes」に示すようにFIFO中のすべてのデータが読出さ
れたことを示す。このことにより、メモリ45に蓄積され
たデータを読出すに当たって、読出し動作の開始後で読
出し動作の終了前に受信されたデータラインが失われる
ことはない。
印の位置は、読出し動作の終了前に生ずるVBI期間中に
第２図のメモリ45にデータラインが蓄積される結果とし
て角度的に変化するものと仮定する。このような矢印の
位置は第３図の位置anを指す初期位置から位置apを指す
新しい位置に変化する。読出し動作期間中、その間に生
ずるVBI期間中に蓄積されたデータラインのデータは読
出され、ワードＲ−COUNTを表わす他の矢印の位置は螺
旋666によって示すように全円周よりも大きな角度にわ
たってサークルの回りを角度的に移動する。つまり、位
置an〜apに蓄積されたデータラインのデータは読出し動
作の開始後にメモリ45に蓄積されるものであり、読出し
動作の終了前に上記メモリ45から読出される。従って、
このような読出し動作の終了時に、ワードＲ−COUNTを
表わす矢印は同じ位置apを指し、第２図の信号EQUALはT
RUEになる。信号EQUALは、第４図のステップ１の出力点
「yes」に示すようにFIFO中のすべてのデータが読出さ
れたことを示す。このことにより、メモリ45に蓄積され
たデータを読出すに当たって、読出し動作の開始後で読
出し動作の終了前に受信されたデータラインが失われる
ことはない。
第２図のメモリ45からの読出し動作は、ページヘッダ
・データラインが識別されないときは第４図のステップ
ｇの出力点「yes」で、あるいはステップ１の出力点「y
es」で終了する。このような各出力点における終了は、
期間TO1の終了前で、第２図のメモリ45のすべてのメモ
リ位置が読出された後に生ずる。
・データラインが識別されないときは第４図のステップ
ｇの出力点「yes」で、あるいはステップ１の出力点「y
es」で終了する。このような各出力点における終了は、
期間TO1の終了前で、第２図のメモリ45のすべてのメモ
リ位置が読出された後に生ずる。
マイクロコンピュータ65がページ要求命令信号をCCT3
0に送った時点から例えば0.8秒の第２のタイムアウト期
間TO2の経過後、メモリ45のすべてのメモリ位置が読出
されると仮定する。ページ要求命令信号は第４図のステ
ップｅに示されている。
0に送った時点から例えば0.8秒の第２のタイムアウト期
間TO2の経過後、メモリ45のすべてのメモリ位置が読出
されると仮定する。ページ要求命令信号は第４図のステ
ップｅに示されている。
この発明のさらに他の特徴によれば、期間TO2の経過
後、第２図のマイクロコンピュータ65は命令信号をCCT3
0に送り、CCT30をフイールド・フライバック動作モード
で動作させる。マイクロコンピュータ65は、CCT30か
ら、あるいはユニット100から情報を得る必要なしにソ
フトウエア・ルーチンによってタイムアウト期間TO2に
設定することができるという点で有利である。
後、第２図のマイクロコンピュータ65は命令信号をCCT3
0に送り、CCT30をフイールド・フライバック動作モード
で動作させる。マイクロコンピュータ65は、CCT30か
ら、あるいはユニット100から情報を得る必要なしにソ
フトウエア・ルーチンによってタイムアウト期間TO2に
設定することができるという点で有利である。
読出し動作の終了時に、第２図の信号FLAGは前に説明
したようにFALSEになる。信号FLAGのFALSE状態では、以
下に説明するように、後続するCCT30のフイールド・フ
ライバック動作の準備のために、スイッチ80はVIP20の
信号TTDoutをCCT30の端子TTDに直接供給する。
したようにFALSEになる。信号FLAGのFALSE状態では、以
下に説明するように、後続するCCT30のフイールド・フ
ライバック動作の準備のために、スイッチ80はVIP20の
信号TTDoutをCCT30の端子TTDに直接供給する。
フイールド・フライバック動作モードでは、前述のよ
うに信号FLAGはFALSEで、信号TTDoutが端子TTDに供給さ
れ、メモリ45が側路されるようにCCT30によって処理さ
れる。従って、CRT上に表示されるページに関連する入
力テレテキスト・データラインは、周知の態様でVBI期
間中のみCCT30のフイールド・フライバック動作モード
で処理される。
うに信号FLAGはFALSEで、信号TTDoutが端子TTDに供給さ
れ、メモリ45が側路されるようにCCT30によって処理さ
れる。従って、CRT上に表示されるページに関連する入
力テレテキスト・データラインは、周知の態様でVBI期
間中のみCCT30のフイールド・フライバック動作モード
で処理される。
メモリ45は直列メモリ、すなわちFIFOであるので、信
号VIDEOあるいは信号TTDinの所定のデータラインが蓄積
されるメモリ45中の記憶位置はCCT30に関して「透明
（トランスペアレント）」である。従って、CCT30は第
１図の従来のテレテキスト・デコーダで使用されている
SAA 5243形式のような同じ形式のICを用いて構成するこ
とができるという利点がある。かくして、テレテキスト
・デコーダ中に第２図のメモリ45を含ませても、CCT30
のハードウエアの構成を複雑にすることはない。
号VIDEOあるいは信号TTDinの所定のデータラインが蓄積
されるメモリ45中の記憶位置はCCT30に関して「透明
（トランスペアレント）」である。従って、CCT30は第
１図の従来のテレテキスト・デコーダで使用されている
SAA 5243形式のような同じ形式のICを用いて構成するこ
とができるという利点がある。かくして、テレテキスト
・デコーダ中に第２図のメモリ45を含ませても、CCT30
のハードウエアの構成を複雑にすることはない。
タイミングおよび制御ユニット100はVBI窓期間中、ユ
ニット40の識別動作に適したタイミングを制御する。こ
れはメモリ45の書込み、読出し動作を制御すると共にDR
AMのリフレッシュ（回復）を制御する。最近のDRAMは、
その512のアドレス行の各々について、例えば８ミリ秒
毎にリフレッシュ（回復）サイクルを経過しなければな
らないこともある。読出し動作期間中にリフレッシュサ
イクルを行なうために、読出しアドレスカウンタ50のワ
ードＲ−COUNTの９個の予め定められたビット、例えば
第５図のA0〜A6、A13、A15は読出し動作中、DRAMの行ア
ドレスラインに供給される。９個の予め定められたビッ
トは、９個のビットの少なくとも512個の可能な２進組
合わせのすべてが各８ミリ秒の期間中に生ずるような態
様で、読出し動作中にカウンタ50中で変化する。特定の
メモリアドレス位置をアクセスする外に、読出しサイク
ルはまたアドレスされるメモリアドレス行のリフレッシ
ュサイクルを実行する。このようにして読出し動作期間
中DRAMの512個のすべてのアドレス行がリフレッシュさ
れる。
ニット40の識別動作に適したタイミングを制御する。こ
れはメモリ45の書込み、読出し動作を制御すると共にDR
AMのリフレッシュ（回復）を制御する。最近のDRAMは、
その512のアドレス行の各々について、例えば８ミリ秒
毎にリフレッシュ（回復）サイクルを経過しなければな
らないこともある。読出し動作期間中にリフレッシュサ
イクルを行なうために、読出しアドレスカウンタ50のワ
ードＲ−COUNTの９個の予め定められたビット、例えば
第５図のA0〜A6、A13、A15は読出し動作中、DRAMの行ア
ドレスラインに供給される。９個の予め定められたビッ
トは、９個のビットの少なくとも512個の可能な２進組
合わせのすべてが各８ミリ秒の期間中に生ずるような態
様で、読出し動作中にカウンタ50中で変化する。特定の
メモリアドレス位置をアクセスする外に、読出しサイク
ルはまたアドレスされるメモリアドレス行のリフレッシ
ュサイクルを実行する。このようにして読出し動作期間
中DRAMの512個のすべてのアドレス行がリフレッシュさ
れる。
ページ要求がペンディングでない場合のように、メモ
リ45中に読出し動作が生じないときは、ユニット100は
「RAS（行アドレス・ストローブ）前のCAS（列アドレス
・ストローブ）（CAS before RAS）」リフレッシュ動作
として知られるリフレッシュ動作を実行する。「RAS前
のCAS（CAS before RAS）」リフレッシュ動作では、DRA
MのCASおよびRASの制御信号（図示せず）は所定の率で
ユニット100によって発生され、リフレッシュサイクル
を形成する。一方、ページ要求がペンディグのときは、
読出し動作が生じ、前述の「RAS前のCAS（CAS before R
AS）」リフレッシュ動作は読出し動作中に生ずる読出し
サイクルと置換される。このようにしてDRAMの完全なリ
フレッシュ動作が保証される。
リ45中に読出し動作が生じないときは、ユニット100は
「RAS（行アドレス・ストローブ）前のCAS（列アドレス
・ストローブ）（CAS before RAS）」リフレッシュ動作
として知られるリフレッシュ動作を実行する。「RAS前
のCAS（CAS before RAS）」リフレッシュ動作では、DRA
MのCASおよびRASの制御信号（図示せず）は所定の率で
ユニット100によって発生され、リフレッシュサイクル
を形成する。一方、ページ要求がペンディグのときは、
読出し動作が生じ、前述の「RAS前のCAS（CAS before R
AS）」リフレッシュ動作は読出し動作中に生ずる読出し
サイクルと置換される。このようにしてDRAMの完全なリ
フレッシュ動作が保証される。
第１図は従来のテレテキスト・デコーダを示す図、 第２図はこの発明を実施した高速アクセス・テレテキス
ト・デコーダのブロック図、 第３図は第２図の先入れ、先出しバックグラウンドメモ
リの動作を説明するのに有効な動作説明図、 第４図は第２図のテレテキスト・デコーダの動作を説明
するのに有効なフローチャートを示す図、 第５図は第２図のバックグラウンドメモリ用のアドレス
ポインタを供給するために使用される線形帰還シフトレ
ジスタを詳細に示す図である。 20……テレビジョン信号源、30……データプロセッサ、
45……バックグラウンドメモリ、50……第２の制御手
段、55……第１の制御手段、65……第１の制御信号発生
手段、VIDEO……入力テレビジョン信号、Ｒ、Ｇ、Ｂ…
…出力信号、TTDin……データ信号。
ト・デコーダのブロック図、 第３図は第２図の先入れ、先出しバックグラウンドメモ
リの動作を説明するのに有効な動作説明図、 第４図は第２図のテレテキスト・デコーダの動作を説明
するのに有効なフローチャートを示す図、 第５図は第２図のバックグラウンドメモリ用のアドレス
ポインタを供給するために使用される線形帰還シフトレ
ジスタを詳細に示す図である。 20……テレビジョン信号源、30……データプロセッサ、
45……バックグラウンドメモリ、50……第２の制御手
段、55……第１の制御手段、65……第１の制御信号発生
手段、VIDEO……入力テレビジョン信号、Ｒ、Ｇ、Ｂ…
…出力信号、TTDin……データ信号。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/025 - 7/088
Claims (3)
- 【請求項１】テレテキスト・データを担持したデータラ
インを含むビデオラインからなる入力テレビジョン信号
に応答して表示装置に画像情報を供給することのできる
出力信号を発生するテレビジョン装置であって、 上記出力信号の発生に関連して使用されるべき上記デー
タラインの１つを選択するための第１の制御信号を発生
する手段と、 上記テレビジョン信号の信号源と、 上記テレビジョン信号の信号源の出力に結合されたデー
タ入力を有し、上記第１の制御信号が発生する前に蓄積
された上記テレビジョン信号のデータラインを既に含ん
でいる先入れ、先出しバックグラウンドメモリと、 上記バックグラウンドメモリに結合されていて、上記テ
レビジョン信号の対応するデータラインの上記バックグ
ラウンドメモリへの蓄積を制御する第１の制御手段と、 上記第１の制御信号に応答し且つ上記バックグラウンド
メモリに結合されていて、上記第１の制御信号の発生に
後続する所定期間中、この所定期間の終了前に蓄積され
た上記テレビジョン信号の複数のデータラインの上記バ
ックグラウンドメモリからの読出しを、先入れ、先出し
態様で制御して、上記所定期間中に上記バックグラウン
ドメモリに蓄積されるデータラインを含む上記複数のデ
ータラインのデータをもったデータ信号を上記所定期間
中に発生する第２の制御手段と、 上記データ信号に応答して、上記出力信号の発生に関連
して使用されるべき上記データラインの１つを選択し、
この選択されたデータラインに従って上記出力信号を発
生するデータプロセッサとからなり、 上記所定期間は上記複数のデータラインの最初のデータ
ラインの発生と最終データラインの発生との間の対応す
る期間の持続時間よりも短く、それによって上記複数の
データラインに対するアクセス時間を短縮する、上記テ
レビジョン装置。 - 【請求項２】テレテキスト・データを担持したデータラ
インを含むビデオラインからなる入力テレビジョン信号
に応答して表示装置に画像情報を供給することのできる
出力信号を発生するテレビジョン装置であって、 上記出力信号の発生に関連して使用されるべき上記デー
タラインの１つを選択するための第１の制御信号を発生
する手段と、 上記テレビジョン信号の信号源と、 上記テレビジョン信号の信号源の出力に結合されたデー
タ入力を有し、上記第１の制御信号が発生する前に蓄積
された上記テレビジョン信号のデータラインを既に含ん
でいる先入れ、先出しバックグラウンドメモリと、 上記バックグラウンドメモリに結合されていて、上記テ
レビジョン信号の対応するデータラインの上記バックグ
ラウンドメモリへの蓄積を制御する第１の制御手段と、 上記第１の制御信号に応答し且つ上記バックグラウンド
メモリに結合されていて、上記第１の制御信号の発生に
後続する所定期間中、上記テレビジョン信号の複数の蓄
積されたデータラインの上記バックグラウンドメモリか
らの読出しを、先入れ、先出し態様で制御して、上記所
定期間中上記複数のデータラインのデータを含むデータ
信号を発生する第２の制御手段と、 上記テレビジョン信号の信号源に結合された第１の入力
と、上記バックグラウンドメモリのデータ出力に結合さ
れた第２の入力と、第２のデータ信号を発生する出力と
を具えたスイッチと、 上記第２のデータ信号に応答して、上記出力信号の発生
に関連して使用されるべき上記データラインの１つを選
択し、この選択されたデータラインに従って上記出力信
号を発生するデータプロセッサと、 上記データプロセッサがページヘッダであるデータライ
ンの１つを選択した時点からのタイムアウト期間が経過
した時点を表わす信号を発生するタイマと、 上記スイッチの制御入力に供給される第２の制御信号を
発生する手段とからなり、 上記所定期間は上記複数のデータラインに対するアクセ
ス時間を短縮するように上記複数のデータラインの最初
のデータラインの発生と最終のデータラインの発生との
間の対応する期間の持続時間よりも短く、 また、上記第２の制御信号は、上記第１の制御信号が発
生した後、上記スイッチの第２の入力に発生した信号を
上記データプロセッサに供給するように上記スイッチを
付勢する第１の状態と、上記バックグラウンドメモリ中
に蓄積されたすべてのデータの読出しが終了した時点
と、上記データプロセッサがページヘッダである上記デ
ータラインの１つを選択する時点からの上記タイムアウ
ト期間が経過した上記時点との早い方の発生に後続して
上記スイッチの第１の入力に発生した信号を上記プロセ
ッサに供給するように上記スイッチを付勢する第２の状
態とを有する、上記テレビジョン装置。 - 【請求項３】テレテキスト・データを担持したデータラ
インを含むビデオラインからなる入力テレビジョン信号
に応答して表示装置に画像情報を供給することのできる
出力信号を発生するテレビジョン装置であって、 上記出力信号の発生に関連して使用されるべき上記デー
タラインの１つを選択するための第１の制御信号を発生
する第１の手段と、 上記テレビジョン信号の信号源と、 上記テレビジョン信号の信号源の出力に結合されたデー
タ入力を有し、上記テレビジョン信号の蓄積されたデー
タラインを既に含んでいる先入れ、先出しバックグラウ
ンドメモリと、 上記バックグラウンドメモリに結合されていて、上記テ
レビジョン信号に応答して、所定のビデオライン中でデ
ータラインのクロック・ランイン部分のデータタシーケ
ンスを識別し、また上記クロック・ランイン部分の上記
データシーケンスが識別されたときのみデータラインと
して識別されたビデオラインを上記バックグラウンドメ
モリに蓄積する第２の手段と、 上記第１の制御信号に応答し且つ上記バックグラウンド
メモリに結合されていて、上記第１の制御信号の発生に
後続する所定期間中、この所定期間の持続時間が上記複
数のデータラインの最初のデータラインの発生と最終デ
ータラインの発生との間の対応する期間の持続時間より
も短くなるように、上記テレビジョン信号の複数の蓄積
されたデータラインの上記バックグラウンドメモリから
の読出しを、先入れ、先出し態様で制御して、上記複数
のデータラインに対するアクセス時間を短縮すると共
に、上記所定期間中、上記複数のデータラインのデータ
を含むデータ信号を発生する第３の手段と、 上記データ信号に応答して上記出力信号の発生に関連し
て使用されるべきデータラインの１つを選択し、それに
従って上記出力信号を発生するデータプロセッサとから
なる、上記テレビジョン装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB888806479A GB8806479D0 (en) | 1988-03-18 | 1988-03-18 | Rapid access teletex decoder |
| GB8806479 | 1988-03-18 | ||
| GB888812136A GB8812136D0 (en) | 1988-05-23 | 1988-05-23 | Rapid access teletext decoder arrangement |
| GB8812136.3 | 1988-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0214688A JPH0214688A (ja) | 1990-01-18 |
| JP3103080B2 true JP3103080B2 (ja) | 2000-10-23 |
Family
ID=26293656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01067379A Expired - Fee Related JP3103080B2 (ja) | 1988-03-18 | 1989-03-17 | テレビジョン装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4931870A (ja) |
| EP (1) | EP0333029B1 (ja) |
| JP (1) | JP3103080B2 (ja) |
| KR (1) | KR970011698B1 (ja) |
| CN (1) | CN1018696B (ja) |
| AT (1) | ATE156643T1 (ja) |
| DE (1) | DE68928223T2 (ja) |
| DK (1) | DK131689A (ja) |
| FI (1) | FI93294C (ja) |
| SG (1) | SG82531A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730978U (ja) * | 1993-11-12 | 1995-06-13 | 株式会社ルシアン | ミシンによるテープ縫着作業におけるテープ折曲げ案内具 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8901724A (nl) * | 1989-07-06 | 1991-02-01 | Philips Nv | Teletext decoder en ontvanger van televisie signalen voor het ontvangen van cyclisch uitgezonden teletext pagina's. |
| US5488615A (en) * | 1990-02-28 | 1996-01-30 | Ail Systems, Inc. | Universal digital signature bit device |
| DE4028942A1 (de) * | 1990-09-12 | 1992-03-19 | Texas Instruments Deutschland | Anordnung zum verarbeiten von teletext-informationen |
| GB2250404A (en) * | 1990-11-30 | 1992-06-03 | Philips Electronic Associated | Teletext decoder scans background memory in reverse order |
| IT1241337B (it) * | 1990-12-06 | 1994-01-10 | Sisvel Spa | Ricevitore perfezionato per trasmissioni teletext |
| KR940002330B1 (ko) * | 1991-05-31 | 1994-03-23 | 삼성전자 주식회사 | 문자방송 화면 표시시간 자동 조정장치 |
| US5404172A (en) * | 1992-03-02 | 1995-04-04 | Eeg Enterprises, Inc. | Video signal data and composite synchronization extraction circuit for on-screen display |
| US5463423A (en) * | 1992-03-11 | 1995-10-31 | Thomson Consumer Electronics, Inc. | Auxiliary video data detector and data slicer |
| US5262860A (en) * | 1992-04-23 | 1993-11-16 | International Business Machines Corporation | Method and system communication establishment utilizing captured and processed visually perceptible data within a broadcast video signal |
| GB2268657B (en) * | 1992-07-03 | 1995-11-08 | Sony Broadcast & Communication | Video memory |
| US5615355A (en) * | 1992-10-22 | 1997-03-25 | Ampex Corporation | Method and apparatus for buffering a user application from the timing requirements of a DRAM |
| DE59309275D1 (de) * | 1992-11-12 | 1999-02-18 | Siemens Ag | Verfahren zum Aquirieren von Teletextdaten |
| DE4239351C1 (de) * | 1992-11-24 | 1994-02-24 | Inst Rundfunktechnik Gmbh | Verfahren zum Empfangen von Teletextdaten |
| US5608897A (en) * | 1994-04-05 | 1997-03-04 | International Business Machines Corporation | Programmable linear feedback shift register timeout mechanism |
| EP0690624B1 (de) * | 1994-07-02 | 2001-11-28 | Deutsche Thomson-Brandt Gmbh | Verfahren zum Abspeichern von Teletextdaten |
| US6628887B1 (en) * | 1998-04-17 | 2003-09-30 | Honeywell International, Inc. | Video security system |
| US5835153A (en) * | 1995-12-22 | 1998-11-10 | Cirrus Logic, Inc. | Software teletext decoder architecture |
| US6064440A (en) * | 1998-01-08 | 2000-05-16 | Navis Digital Media Systems | Apparatus for inserting data into the vertical blanking interval of a video signal |
| US6766163B1 (en) * | 1999-12-09 | 2004-07-20 | Nokia Corpoaration | Method and system of displaying teletext information on mobile devices |
| FR2818857A1 (fr) * | 2000-12-21 | 2002-06-28 | St Microelectronics Sa | Procede et dispositif associe de memorisation de sous pages teletexte |
| US8464007B2 (en) * | 2007-03-26 | 2013-06-11 | Cray Inc. | Systems and methods for read/write phase request servicing |
| US8245087B2 (en) * | 2007-03-26 | 2012-08-14 | Cray Inc. | Multi-bit memory error management |
| US8065573B2 (en) * | 2007-03-26 | 2011-11-22 | Cray Inc. | Method and apparatus for tracking, reporting and correcting single-bit memory errors |
| US9002801B2 (en) * | 2010-03-29 | 2015-04-07 | Software Ag | Systems and/or methods for distributed data archiving amongst a plurality of networked computing devices |
| US11281434B2 (en) * | 2020-01-17 | 2022-03-22 | Arm Limited | Apparatus and method for maintaining a counter value |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138889C2 (de) * | 1981-09-30 | 1983-07-28 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fernsehempfangsanordnung mit einer Videotext-Dekoderanordnung |
| JPS58138474U (ja) * | 1982-03-09 | 1983-09-17 | 株式会社東芝 | 文字多重受信装置 |
| FI74179C (fi) * | 1983-03-02 | 1987-12-10 | Philips Nv | Teletextanordning med kort sidoframsoekningstid. |
| US4626913A (en) * | 1984-06-26 | 1986-12-02 | Rca Corporation | Chroma burst derived clock regenerator for teletext decoder |
| NL8500047A (nl) * | 1985-01-09 | 1986-08-01 | Philips Nv | Televisie ontvanger met teletext-decodeerschakeling en paginanummergeheugen. |
| NL8502766A (nl) * | 1985-10-10 | 1987-05-04 | Philips Nv | Teletextsignaalverwerkingsschakeling voor een teletextontvanger. |
| JPS6326185A (ja) * | 1986-07-18 | 1988-02-03 | Matsushita Electric Ind Co Ltd | 文字放送受信機 |
| US4837620A (en) * | 1988-05-12 | 1989-06-06 | Zenith Electronics Corporation | Teletext receiver with page up and page down functions |
-
1989
- 1989-02-28 US US07/316,830 patent/US4931870A/en not_active Expired - Lifetime
- 1989-03-09 DE DE68928223T patent/DE68928223T2/de not_active Expired - Lifetime
- 1989-03-09 EP EP89104181A patent/EP0333029B1/en not_active Expired - Lifetime
- 1989-03-09 SG SG9602399A patent/SG82531A1/en unknown
- 1989-03-09 AT AT89104181T patent/ATE156643T1/de not_active IP Right Cessation
- 1989-03-10 FI FI891157A patent/FI93294C/fi not_active IP Right Cessation
- 1989-03-17 DK DK131689A patent/DK131689A/da not_active Application Discontinuation
- 1989-03-17 JP JP01067379A patent/JP3103080B2/ja not_active Expired - Fee Related
- 1989-03-17 CN CN89102029A patent/CN1018696B/zh not_active Expired
- 1989-03-17 KR KR1019890003313A patent/KR970011698B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730978U (ja) * | 1993-11-12 | 1995-06-13 | 株式会社ルシアン | ミシンによるテープ縫着作業におけるテープ折曲げ案内具 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0333029A3 (en) | 1993-01-27 |
| EP0333029A2 (en) | 1989-09-20 |
| US4931870A (en) | 1990-06-05 |
| EP0333029B1 (en) | 1997-08-06 |
| KR970011698B1 (ko) | 1997-07-14 |
| FI891157A0 (fi) | 1989-03-10 |
| DK131689D0 (da) | 1989-03-17 |
| DE68928223D1 (de) | 1997-09-11 |
| KR890015609A (ko) | 1989-10-30 |
| JPH0214688A (ja) | 1990-01-18 |
| FI93294C (fi) | 1995-03-10 |
| DK131689A (da) | 1989-09-19 |
| ATE156643T1 (de) | 1997-08-15 |
| FI93294B (fi) | 1994-11-30 |
| SG82531A1 (en) | 2001-08-21 |
| CN1018696B (zh) | 1992-10-14 |
| CN1037060A (zh) | 1989-11-08 |
| FI891157A (fi) | 1989-09-19 |
| DE68928223T2 (de) | 1997-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3103080B2 (ja) | テレビジョン装置 | |
| EP0475275B1 (en) | Arrangement for processing teletext information | |
| EP0488454B1 (en) | Teletext decoder arrangement | |
| US4953022A (en) | Teletext decoders | |
| JPS60134685A (ja) | 復号器 | |
| US4719510A (en) | Teletext decoders | |
| EP0118950A1 (en) | Teletext device with reduced page-access time | |
| US4963968A (en) | Method and apparatus for validating teletext data | |
| US6043848A (en) | Television system for recovering digital data encoded in a television signal | |
| US4672612A (en) | Error correction system in a teletext system | |
| US4675868A (en) | Error correction system for difference set cyclic code in a teletext system | |
| JP3184830B2 (ja) | テレテキストデコーダ | |
| JP3426667B2 (ja) | テレテキスト受信装置 | |
| JP2000092459A (ja) | マルチ標準ビデオデ―タ取得方法及び装置 | |
| US5249229A (en) | Device and method for generating control signals | |
| JPS6133424B2 (ja) | ||
| US6873370B1 (en) | Method and circuit arrangement for picture-in-picture fade-in | |
| KR100255440B1 (ko) | 제어 기능 동기 방법 및 장치 | |
| JPH03505275A (ja) | 制御信号生成装置および方法 | |
| FI92538C (fi) | Menetelmä ja laite lomitettujen signaalien tallettamista ja toistamista varten | |
| JPS5928449Y2 (ja) | インタ−レ−ス表示装置 | |
| JPH033270B2 (ja) | ||
| JPH0566778B2 (ja) | ||
| JPS582508B2 (ja) | 静止画像受信装置 | |
| JPS6160632B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |