JP3101751B2

JP3101751B2 - 半導体装置の製造方法

Info

Publication number: JP3101751B2
Application number: JP12019793A
Authority: JP
Inventors: 邦博高橋; 恒夫山崎; 博昭鷹巣; 邦雄中島; 敦司桜井
Original assignee: セイコーインスツルメンツ株式会社
Priority date: 1993-05-21
Filing date: 1993-05-21
Publication date: 2000-10-23
Anticipated expiration: 2015-10-23
Also published as: JPH06333821A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，単結晶シリコンの一部
の領域又は全部の領域に電気絶縁膜が埋め込まれてお
り，前記電気絶縁膜上にある薄い単結晶シリコン層の少
なくとも一部を島状にして，単結晶シリコン上に集積回
路を形成する場合の半導体装置の製造方法に関する。

【０００２】

【従来の技術】電気絶縁物上の単結晶シリコン（ＳＯ
Ｉ：ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）上
に集積回路を形成する場合，絶縁膜あるいは金属膜の堆
積，それらのエッチング，イオン注入，酸化，更にはフ
ォトリソ等の数多くの工程を経て，その集積回路は形成
される。これらの工程の中でフォトリソグラフィ工程
（以下，単にフォトリソ工程と略す。）は，その工程の
中に堆積された絶縁膜や金属膜のエッチング工程やある
いはイオン注入工程を含む場合が多い。

【０００３】単結晶シリコンの一部の領域又は全部の領
域に電気絶縁膜が埋め込まれており，前記電気絶縁膜上
にある薄い単結晶シリコン層の少なくとも一部を島状に
して，単結晶シリコン上に集積回路を形成する場合のフ
ォトリソ工程において，使用するレジスト膜について特
別の限定は従来なかった。

【０００４】

【発明が解決しようとする課題】図２は電気絶縁物上の
単結晶シリコン層の一部を島状にした半導体装置の断面
構造を示す。２１は単結晶シリコン基板，２２は電気絶
縁物であるシリコン酸化膜，２３は平坦な部分の電気絶
縁物上の単結晶シリコン層，２４は島状に形成された単
結晶シリコン層である。２３と２４の単結晶シリコン層
は，例えば０．５〜２．０ミクロンの厚みを有してい
る。

【０００５】図２に示す様な電気絶縁物上の単結晶シリ
コン層の一部の領域を島状にした構造を持つ単結晶シリ
コン層２３と２４に集積回路を形成する場合，複数回の
フォトリソ工程を必要とする。図３は，電気絶縁物上の
単結晶シリコン層の一部を島状にした半導体装置のフォ
トリソ工程の最初の工程であるレジスト膜塗布後のＳＯ
Ｉウエハの断面図を示したものである。３１は単結晶シ
リコン基板，３２は電気絶縁物であるシリコン酸化膜，
３３は平坦な部分の電気絶縁物上の単結晶シリコン層，
３４は島状に形成された単結晶シリコン層，３５は単結
晶シリコン層３３と３４を酸化して形成されたシリコン
酸化膜，３６は多結晶シリコン膜，３７は塗布されたレ
ジスト膜を示している。

【０００６】同図の左側半分は平坦な単結晶シリコン層
がある部分，右半分は島状に形成された単結晶シリコン
層の部分を示しており，特に右端の島状の単結晶シリコ
ン部は，図面左側の平坦な単結晶シリコン部からかなり
遠ざかった部分を示している。

【０００７】図３から明らかな様に，レジスト膜３７は
図面の左側の平坦な単結晶シリコン部では，当然のこと
ながら，その厚みは一様なな分布を持つ。しかし，図面
右側の島状に形成された単結晶シリコン部では，島状の
単結晶シリコンの頭部に塗布されたレジスト膜の厚み
は，平坦な単結晶シリコン部から離れるに従い，即ち図
面の右側に進むに従い薄くなる。これは，島状の単結晶
シリコン部の両側が凹部になっているため，レジストが
そこへ落ち易いためである。凹部の深さが深い程，又，
島状の単結晶シリコンの幅Ｗが小さい程，島状の単結晶
シリコンの頭部に残るレジスト膜厚は薄くなる。

【０００８】図４は，図３の工程の後，フォトリソ工程
の内，露光工程，レジストの現像工程，その後に多結晶
シリコンのエッチング工程を終了した後のＳＯＩウエハ
の断面図を示している。４１は単結晶シリコン基板，４
２は電気絶縁物であるシリコン酸化膜，４３は平坦な部
分の電気絶縁物上の単結晶シリコン層，４４は島状に形
成された単結晶シリコン層，４５は単結晶シリコン層４
３と４４を酸化して形成されたシリコン酸化膜，４６と
４７はそれぞれ平坦な部分の単結晶シリコン上にある多
結晶シリコンのエッチング工程後に残った多結晶シリコ
ンとレジスト膜膜，４８と４９はそれぞれ島状に形成さ
れた単結晶シリコンの頭部に，多結晶シリコンのエッチ
ング工程後に残った多結晶シリコンとレジスト膜を示し
ている。

【０００９】図４の右側半分に示す島状に形成された単
結晶シリコン４４の位置は，平坦な部分の単結晶シリコ
ン層４３の端部からかなり離れた所にある。図４におい
て，多結晶シリコンのエッチング時のフォトリソ工程に
おいて使用したマスクでは平坦な部分の単結晶シリコン
層の上と島状に形成された単結晶シリコンの頭部の上の
多結晶シリコンの残すべき寸法は同じにしてある。しか
し，図４から明らかな様に，多結晶シリコンのエッチン
グ後に島状に形成された単結晶シリコンの上に残ったレ
ジストの幅Ｗ_R2と多結晶シリコンの幅Ｗ_P2は，平坦な部
分の単結晶シリコン上に残ったレジストの幅Ｗ_R1と多結
晶シリコンの幅Ｗ_P1よりだいぶ小さくなっている。この
原因は，前述したように，フォトリソ工程の内の最初の
工程であるレジストの塗布後，島状に形成された単結晶
シリコン上に塗布されたフォトレジストの膜厚が，平坦
な部分の単結晶シリコン上に塗布されたフォトレジスト
の膜厚よりもだいぶ薄いためである。

【００１０】島状に形成された単結晶シリコン上に残る
フォトレジストの膜厚が薄すぎると，残るべき多結晶シ
リコンが全く残らないという極端な場合も起こり得る。
この様な問題を防ぐために，フォトリソ工程において使
用するフォトレジストの厚みは，島状に形成された単結
晶シリコンの高さよりも厚くすることが一般的である。
例えば，島状に形成された単結晶シリコンの高さ１ミク
ロンの場合，フォトリソ工程において使用するフォトレ
ジストの厚みは２．０〜２．５ミクロン位に厚くする。
この様に使用するレジストの厚みを厚くすることによ
り，平坦な部分の単結晶シリコン上と島状に形成された
単結晶シリコン上に形成されるマスク上では，同一寸法
の導電性物質や絶縁膜のエッチング後の形状はほぼ同じ
寸法に形成することが可能となる。

【００１１】しかし，フォトリソ工程において使用する
レジスト膜厚を厚くすると，新たな問題が生ずる。即
ち，半導体集積回路を形成する工程の中にイオン注入工
程があるが，このイオン注入工程によりチャージアップ
という現象が起こり得る。フォトリソ工程の中に高濃度
の不純物のイオン注入工程がある時，レジスト膜厚が厚
いとこのチャージアップ現象が起こり易くなり，半導体
集積回路中のトランジスタのゲート酸化膜や接合あるい
は配線等を破壊してしまうという問題が生じる。

【００１２】本発明は，電気絶縁物上の単結晶シリコン
の少なくとも一部を島状にして，単結晶シリコン上に集
積回路を形成する半導体製造方法において，フォトリソ
工程の中に高濃度の不純物をイオン注入する工程におい
て，チャージアップを生じさせないことを目的とするも
のである。

【００１３】

【課題を解決するための手段】本発明は，電気絶縁物上
の単結晶シリコンの少なくとも一部を島状にして，単結
晶シリコン上に集積回路を形成する半導体製造方法にお
いて，高濃度の不純物をイオン注入する工程を含むフォ
トリソグラフィ工程において使用するフォトレジストの
膜厚を他のフォトリソグラフィ工程において使用するフ
ォトレジストの膜厚より薄くする。

【００１４】

【作用】高濃度の不純物をイオン注入する工程におい
て，フォトレジストの膜厚を他のフォトリソグラフィ工
程において使用するフォトレジストの膜厚より薄くする
ことによりチャージアップが起こりにくくなる。

【００１５】以下，図面を参照し，本発明の詳細を説明
する。

【００１６】

【実施例】図５はイオン注入装置の概要を簡単に説明す
るためのイオン注入装置の簡単な側面図を示している。
５０１はイオン注入したい不純物のイオン化した不純物
イオンである。不純物イオンは通常１価の（＋）イオン
で，電気的に加速されて，単結晶シリコン中にイオン注
入される。

【００１７】５０２は単結晶シリコンウェハを示す。複
数枚の単結晶シリコンウエハ５０２をディスク５０３に
ホルダー５０４により据え付ける。単結晶シリコンウエ
ハ５０２がディスク５０３と接触する箇所のディスク５
０３の材質は絶縁性物質である。又，ホルダー５０４の
材料は通常，導電性の良い金属材料である。ディスク４
０３は，１分間約１０００回程度の高速回転及び図５が
描かれている紙面に対し上下方向あるいは垂直方向に並
進運動を行う。並進運動の距離は少なくとも単結晶シリ
コンウエハの直径より長くする。ディスク５０３の自転
と並進運動により，イオンビームの直径が小さくとも，
ウエハ全面に均一に不純物イオンが注入される。支柱
５０５はディスク５０３を支えるだけでなく，支柱５０
５の中にディスク５０３の自転のためのモーターが内蔵
されている。

【００１８】（＋）イオンの不純物イオン５０１が単結
晶シリコンウエハ５０２に到達すると，電子５０６が電
流通路５０７を通り，金属性ホルダー５０４を介して不
純物イオン５０１と中和する。この時，電流計５０８に
より，（＋）イオン５０１を中和するために流れた電子
の数を数える。イオン注入装置は，その数えられた電子
の数がイオン注入する不純物イオンの所望の量と同じに
なるまで，イオン注入を続ける。

【００１９】図６（ａ）と（ｂ）は，それぞれ単結晶シ
リコンウエハがディスク５０３にセットされている状態
を示す断面図と平面図を示す。図６において，図５と共
通する箇所の名称の説明は，ここでは省略する。図６
（ａ）において，６０１はディスク５０３にはめこまれ
た絶縁物を示す。図６（ａ）と（ｂ）から明らかなよう
に，シリコンウエハ５０２はこの絶縁物６０１の上に置
かれ，金属製のホルダー５０４により，ウエハの周辺を
上部から押さえ込まれディスク５０３に固定されてい
る。ディスク５０３は金属製であり，シリコンウエハ５
０２はディスク５０３と金属製ホルダー５０４を介して
電気的に導通されている。即ち，ディスク５０３は金属
製ホルダー５０４と電気的に導通している。イオン注入
される不純物イオンがシリコンウエハに達すると，シリ
コンウエハの表面が絶縁物で被われている場合，不純物
原子はシリコンウエハの中に加速エネルギーによって決
まる深さに達するが，（＋）イオンはシリコン表面上の
絶縁膜上にとどまっている。シリコンウエハに達した不
純物原子の数を正確に数えるためには，シリコンウエハ
表面にとどまっている（＋）イオンがウエハを固定して
いる金属製ホルダー５０４に到達し，そこで前述したよ
うに，電子と中和する必要がある。

【００２０】図６（ａ）から明らかな様に，不純物イオ
ンがシリコンウエハの中央部に注入された場合に，その
不純物イオンは電子と中和すべき箇所であるホルダー５
０４に最も遠い。不純物イオンが注入された位置とホル
ダー５０４の距離が遠くなる程，その注入されたイオン
はホルダーに達しにくくなる。

【００２１】図７は，ＭＯＳトランジスターを形成しよ
うとしている単結晶シリコン基板に，不純物がイオン注
入されている状態を示す断面図である。７１はイオン注
入装置のディスク，７２はディスク７１にはめこまれた
絶縁物，７３は単結晶シリコン基板，７４は薄いシリコ
ン酸化膜から成るゲート絶縁膜，７５は多結晶シリコン
から成るゲート，７６は厚いシリコン酸化膜から成るフ
ィールド酸化膜，７７はフォトレジスト，７８は注入さ
れる不純物イオン（例えばＡｓイオン），７９は注入
後，単結晶シリコン基板上に留まっている（＋）イオン
をそれぞれ示している。

【００２２】不純物が注入された後，単結晶シリコン基
板の表面上に留まっている（＋）イオン７９は，注入さ
れた不純物が正確に数えられるために，フォトレジスト
７７を越えてホルダー５０４に達する必要がある。とこ
ろが，注入不純物イオン（Ａｓイオン）７８の単位時間
当たりに単結晶シリコン基板７３に到達する量が非常に
多かったり，あるいは（＋）イオン７９の単結晶シリコ
ン基板表面に滞在する時間が長かったりすると，ゲート
７５と単結晶シリコン基板７３の間に高電界が加わり，
最悪の場合，ゲート絶縁膜７４が破壊されてしまうこと
がある。この様な現象はチャージアップによる絶縁膜破
壊と呼ばれている。このチャージアップによる絶縁膜破
壊は，単結晶シリコン表面に滞在している（＋）イオン
７９がホールダー５０４に到達しにくい単結晶シリコン
ウエハの中心部で起こり易い。

【００２３】通常，ＭＯＳトランジスタのソース及びド
レインには，５ｘ１０¹⁵／ｃｍ² 程度の量の不純物原子
をイオン注入する必要がある。これだけの量の不純物を
イオン注入することによって，電極としての使用に十分
耐える数１０Ω／□〜数１００Ω／□の低抵抗となる表
面濃度５ｘ１０¹⁹／ｃｍ³ 〜１ｘ１０²⁰／ｃｍ³ のソー
ス及びドレインを形成することが可能となる。これだけ
の量の不純物を短期間に効率良くイオン注入するには，
数ｍＡ以上のイオンビーム電流が必要となる。この時，
図７に示す不純物イオン７８は，イオンビーム径が例え
ば４ｃｍ2の場合には，毎秒約１．５ｘ１０¹⁶／ｃｍ²
もの量が注入される。

【００２４】不純物イオンの注入量がこれほど多くない
時，例えばトランジスタのスレッショルド電圧調整用の
イオン注入の場合には注入量はせいぜい１ｘ１０¹¹／ｃ
ｍ²〜１ｘ１０¹²／ｃｍ² 程度で済む。この様な場合，
注入時のイオンビーム電流は数μＡ〜数十μＡで良く，
この時の単位時間に注入されるイオンの数は，前記した
ソース及びドレインを形成する時のイオンビーム電流の
時に注入されるイオンの数に比べ，約１／数百〜１／数
千である。この場合，注入されるイオンの単位時間当た
りの量が少ないため，チャージアップは非常に起こりに
くい。

【００２５】故に，チャージアップは，イオン注入時の
ビーム電流を高くする必要のある場合，即ち注入する不
純物の量が例えば１ｘ１０¹⁵／ｃｍ² 以上の様に非常に
多い場合に生じ安い。更に，このチャージアップの起こ
り易さは，フォトレジスト厚みとフォトレジストが除去
されている箇所，即ち不純物がイオン注入される箇所
（レジスト窓）の面積に関係する。図７において，フォ
トレジスト上部から単結晶シリコン表面までの深さＴが
大きい程，又レジスト窓の幅Ｗ₁ が小さい程，チャージ
アップは起こり易い。レジスト窓の面積が小さい程，又
フォトレジスト上部から単結晶シリコン表面までの深さ
Ｔが大きい程，図７における単結晶シリコンの表面上に
留まっている（＋）イオン７９は，フォトレジスト７７
の上部にはいあがることが難かしくなり，単結晶シリコ
ン表面上に留まっている時間が長くなり，チャージアッ
プし易くなる。

【００２６】図８は，電気絶縁物上の単結晶シリコン層
の少なくとも一部が島状に形成された電気絶縁物上の単
結晶シリコン層にＭＯＳトランジスタのソース及びドレ
インを形成するためのイオン注入工程を示す断面図であ
る。８０１は厚み５００〜７００μｍ程度の単結晶シリ
コン基板，８０２は厚み１μｍ程度のシリコン酸化膜，
８０３，８０４，８０５は電気絶縁物上の単結晶シリコ
ン層であり，その厚みｔ_siはおよそ０．５〜１．５μｍ
である。８０６はＭＯＳトランジスタのゲート絶縁膜に
なる厚み数百オングストローム程度のシリコン酸化膜，
８０７は多結晶シリコンから成るゲート，８０８は島状
ではない単結晶シリコン層８０３中に形成された素子分
離用の厚み数千オングストローム程度のシリコン酸化膜
から成るフィールド酸化膜，８０９は厚み１〜３μｍ程
度のフォトレジスト膜，８１０はＮ型ＭＯＳトランジス
タのソース及びドレインを形成するためにイオン注入さ
れているＮ型不純物イオン例えばＡｓイオン，８１１は
イオン注入されたＡｓイオンの内，Ａｓ原子が単結晶シ
リコン中に入った後，単結晶シリコン表面上に留まって
いる（＋）イオンを示している。

【００２７】図８において，単結晶シリコン層８０３と
８０４にはＮ型ＭＯＳトランジスタが作られ，８０５の
単結晶シリコン層にはＰ型ＭＯＳトランジスタが作られ
る。このため，８０５の単結晶シリコン層の上には，フ
ォトレジスト８０９が塗布されている。

【００２８】単結晶シリコン層の厚みｔ_siが０．５〜
１．５μｍあり，かつ少なくとも単結晶シリコン層の一
部が島状に形成されているため，フォトリソグラフィを
正確に行うには，前述した様にフォトレジストの厚みｔ
_Reは，島状に形成された単結晶シリコン層の厚みｔ_siよ
りも厚く，好ましくは２倍程度にする必要がある。

【００２９】我々の実験結果によれば，単結晶シリコン
層の厚みｔ_siが約１μｍの時，あるトランジスタにおい
て，フォトレジストの厚みｔ_Reが１．５μｍの時にはチ
ャージアップは生じず，２．０μｍの時にはチャージア
ップが生じた。フォトレジストの厚みが厚くなればなる
程，イオン注入されたＡｓイオンの内のＡｓ原子が単結
晶シリコン中に入った後に，単結晶シリコン基板の表面
上に留まっている（＋）イオン８１１がフォトレジスト
８０９を越えて，単結晶シリコンウエハの周辺部にある
ホルダー（図８には図示されていない。）に到達しにく
くなり，（＋）イオン８１１がレジスト窓の内に留まっ
ている時間が長くなり，チャージアップが起こり易くな
る。

【００３０】この様に，図８においてフォトレジストの
厚みｔ_Reはチャージアップを防ぐ上で，最低限イオン注
入すべき箇所であるレジスト窓が作成できることを前提
として，極力薄い方が好ましい。故に，電気絶縁物上の
単結晶シリコンの少なくとも一部を島状にして，単結晶
シリコン上に集積回路を形成する本発明の半導体装置の
製造方法においては，チャージアップを生じにくくする
ために，１ｘ１０¹⁵／ｃｍ² 以上の様な高濃度の不純物
をイオン注入する工程を含むフォトリソ工程において使
用するフォトレジストの膜厚は他のフォトリソ工程にお
いて使用するフォトレジストの膜厚より薄いことを特徴
としている。

【００３１】図１（ａ）と（ｂ）は本発明の半導体装置
の製造工程の内，フォトリソグラフィの二工程の断面図
を示している。図１（ａ）は多結晶シリコンのパタンを
形成するための多結晶シリコンのエッチング工程に入る
前の半導体装置の断面構造を示す。

【００３２】図１（ｂ）は多結晶シリコンのパタン形成
後にＮ型ＭＯＳトランジスタのソース及びドレインを形
成するためのイオン注入工程を示す半導体装置の断面構
造を示している。図１（ａ）において，１０１は単結晶
シリコン基板，１０２は厚み１μｍ程度の電気絶縁物で
あるシリコン酸化膜，１０３は厚み１μｍ程度の平坦な
部分の単結晶シリコン層，１０４と１０５は同じく厚み
１μｍ程度の島状に形成された単結晶シリコン層，１０
６はシリコン酸化膜１０２上の単結晶シリコン層１０
３，１０４，１０５を酸化して得られた厚み数百オング
ストロームのシリコン酸化膜を示している。シリコン酸
化膜１０６は，これから形成されるＭＯＳトランジスタ
のゲート酸化膜にもなる。１０７は厚み３０００〜４０
００オングストローム程度に堆積された多結晶シリコン
を示す。１０８と１０９はフォトレジストを示す。平坦
な部分の単結晶シリコン層上にあるフォトレジスト１０
８の厚みはｔ_RE ₁ ，島状に形成された単結晶シリコン上
あるフォトレジスト１０８の厚みはｔ_RE ₂ であり，通
常，ｔ_RE1 の方がｔ_RE2 より厚い。

【００３３】そのため，ｔ_RE1 を大きな値にしないと，
ｔ_RE2 を必要とするある程度大きな値にすることは難し
い。前述した様に，島状に形成された単結晶シリコンの
上部のフォトレジスト１０９の厚みが薄過ぎると，即ち
ｔ_RE2 が小さ過ぎると，多結晶シリコンのエッチング後
にフォトレジスト１０９の下に，残るべき多結晶シリコ
ンが全く残らなかったり，残ったにしても非常に幅が狭
くなったりしてしまう。

【００３４】このため，本発明においては，電気絶縁膜
上にある薄い単結晶シリコン層の少なくとも一部を島状
にして，単結晶シリコン上に集積回路を形成する半導体
装置の製造方法において，絶縁膜や，多結晶シリコン，
金属膜のパタン形成のために，それそれらをエッチング
する工程を含むフォトリソ工程において使用するレジス
ト膜厚は，他のフォトリソ工程において使用するレジス
ト膜厚より厚くすることを特徴としている。

【００３５】又，図１（ｂ）において，１１１は厚み５
００〜７００μｍ程度の単結晶シリコン基板，１１２は
厚み１μｍ程度のシリコン酸化膜，１１３，１１４，１
１５は電気絶縁物上の単結晶シリコン層であり，その厚
みｔ_siはおよそ０．５〜１．５μｍである。１１６はＭ
ＯＳトランジスタのゲート絶縁膜になる厚み数百オング
ストローム程度のシリコン酸化膜，１１７は多結晶シリ
コンから成るゲート，１１８は島状ではない単結晶シリ
コン層１１３中に形成された素子分離用の厚み数千オン
グストローム程度のシリコン酸化膜から成るフィールド
酸化膜，１１９はフォトレジスト膜を示す。平坦な部分
の単結晶シリコン層１１３上にあるフォトレジスト膜の
厚みはｔ_RE3 である。１１００はＮ型ＭＯＳトランジス
タのソース及びドレインを形成するためにイオン注入さ
れているＮ型不純物イオン例えばＡｓイオンをそれぞれ
示している。

【００３６】図１（ｂ）において，単結晶シリコン層１
１３と１１４にはＮ型ＭＯＳトランジスタが作られ，１
１５の単結晶シリコン層にはＰ型ＭＯＳトランジスタが
作られる。このため，１１５の単結晶シリコン層の上に
は，フォトレジスト１１９が塗布されている。

【００３７】図１（ｂ）において，平坦な単結晶シリコ
ン層上のフォトレジスト厚みｔ_RE3は，図１（ａ）にお
ける平坦な単結晶シリコン層上のフォトレジスト厚みｔ
_RE1より薄い。この様に，高濃度の不純物をイオン注入
する工程を含むフォトリソグラフィ工程において使用す
るフォトレジストの厚みを，高濃度のイオン注入工程以
外の例えばエッチング等の工程を含む他のフォトリソグ
ラフィ工程において使用するフォトレジストの厚みより
も薄くすると，高濃度のイオン注入を高いビーム電流で
行なう場合に発生し易いチャージアップ現象を生じにく
くさせることが可能となる。

【００３８】図９は本発明の半導体装置の製造方法を利
用して作製されたアクテイブマトリクス型光弁装置の構
造断面図を示す。図９に示すアクテイブマトリクス型光
弁装置は，単結晶シリコンの一部の領域にシリコン酸化
膜が埋め込まれており，即ち一部の領域がＳＯＩ構造に
なっており，このＳＯＩ部分の単結晶シリコン上に，マ
トリクス状に島状の単結晶シリコン群（シリコンアイラ
ンド群）を形成し，その島状の単結晶シリコン一つ一つ
にＰ型ＭＯＳトランジスタから成る画素スイッチングト
ランジスタを形成し，一方ＳＯＩ構造になっていない単
結晶シリコン層に画素スイッチングトランジスタ群を動
作させるためのドライバー回路を形成し，その後，接着
剤により透明基板とＳＯＩウエハを張り合わせ，更に，
画素トランジスタ群が形成されているＳＯＩ部分の薄い
単結晶シリコン層の下にあるシリコン酸化膜の更に下に
ある厚い単結晶シリコン層を除去した構造になってい
る。以下，図９の各部の説明を行う。

【００３９】９０１は薄い濃度（例えば１Ｘ１０¹⁶ｃｍ
^-3の程度）のＰ型不純物から成る単結晶シリコン基板で
あり，図９の左側と右側にある。図９の中央部に厚み数
百オングストローム〜数ミクロンの電気絶縁膜であるシ
リコン酸化膜９０２があり，薄い濃度（例えば１Ｘ１０
¹⁶ｃｍ^-3の程度）のＮ型不純物から成る単結晶シリコン
９０３が島状に３個並んでいる。図９では，図面を簡単
にするために，島状に３個の単結晶シリコン層があり，
それぞれに１個ずつのＰ型ＭＯＳトランジスタが形成さ
れている状態を示しているが，実際には数十〜数千個の
シリコンアイランドが並んでいる。

【００４０】９０４は単結晶シリコン基板９０１状に形
成された素子分離用の厚み数千オングストロームのシリ
コン酸化膜９０２の上にある薄い単結晶シリコン層の３
個のシリコンアイランドにそれぞれ１個ずつのＭＯＳト
ランジスタが形成されているが，それぞれのＭＯＳトラ
ンジスタは，アクテイブマトリクス型表示装置の各画素
部のスイッチングトランジスタの役割を果たす。３個の
スイッチングトランジスタはそれぞれ共通に，薄い濃度
のＮ型不純物から成る数百オングストローム〜数ミクロ
ンの薄い単結晶シリコン層９０３，高濃度（例えば，１
Ｘ１０²⁰ｃｍ^-3）のＰ型不純物から成るドレイン９０５
とソース９０６，ゲート絶縁膜９０７，ゲート９０８か
ら構成される。９０９は厚み数百〜２０００オングスト
ローム程度の薄い多結晶シリコン層から成る透明画素電
極９２９と薄い単結晶シリコン層９０３の間の電気的な
導通を防ぐための絶縁膜である。この絶縁膜は化学的気
相成長法で堆積させた厚み数百〜１０００オングストロ
ームのシリコン酸化膜である。９１０は，アルミ等の金
属から成るドレイン線９１１やアルミ配線９１２とゲー
ト９０８や透明画素電極９２９の電気的導通を防ぐため
のシリコン酸化膜から成る中間絶縁膜である。

【００４１】図９の左側の単結晶シリコン基板９０１の
上に，Ｎ型ＭＯＳトランジスタがある。そのＮ型ＭＯＳ
トランジスタは高濃度（例えば，約１Ｘ１０²⁰ｃｍ^-3程
度）のＮ型不純物から成るソース９１３とドレイン９１
４，ゲート絶縁膜９１５，ゲート９１６，更にＰ型不純
物から成る単結晶シリコン基板９０１から形成される。
このＮ型ＭＯＳトランジスタのドレイン９１４と接続さ
れたアルミ等の金属から成るドレイン線９１１が，シリ
コン酸化膜９０２の上にあるＰ型ＭＯＳトランジスタか
ら成る３個の画素スイッチングトランジスタの各ドレイ
ン９０５につながり，透明画素電極９２９に電荷を与え
るため，電圧を供給している。即ち，このＮ型ＭＯＳト
ランジスタは画素スイッチングトランジスタを駆動させ
るための駆動回路の一部になっており，駆動回路は単結
晶シリコン基板９０１の上に形成されている。

【００４２】更に，図９の右側の単結晶シリコン基板の
上にもＮ型ＭＯＳトランジスタがある。そのＮ型ＭＯＳ
トランジスタは，高濃度（例えば，約１Ｘ１０²⁰ｃｍ^-3
程度）のＮ型不純物から成るソース９１７とドレイン９
１８，ゲート絶縁膜９１９，ゲート９２０，更に，Ｐ型
不純物から成る単結晶シリコン基板９０１から形成され
る。このＮ型ＭＯＳトランジスタのソース９１７とドレ
イン９１８には，アルミ等の金属配線９１２が接続され
ている。

【００４３】図９の左側と右側の単結晶シリコン基板上
にある１個ずつのＮ型ＭＯＳトランジスタ及び図面中央
部にあるシリコン酸化膜９０２の上にある３個の画素ス
イッチングトランジスタであるＰ型ＭＯＳトランジスタ
は，図面に描かれていない部分で，最終的には電気的に
はつながり，ある機能を持つ一つの集積回路を構成して
いる。

【００４４】９２１は集積回路全体を被うシリコン窒化
膜から成るパッシベイション膜である。９２３は厚み数
百ミクロン〜１０００ミクロンの石英等の透明基板であ
り，光学的に透明な接着剤９２２により，単結晶シリコ
ン基板９０１に接着されている。

【００４５】更に，図９の中央部にあるシリコン酸化膜
９０２の下に，シール材９２５と対向透明基板９２６に
囲まれた領域に液晶層９２４が封入されている。シリコ
ン酸化膜９０２の下部と９２６の対向透明基板９２６の
上で液晶層に接する箇所に，液晶を配向させるための配
向膜９２７が形成されている。又，対向透明基板９２６
のすぐ上にＩＴＯ等から成る透明な共通電極９２８が形
成されている。

【００４６】図９において，３個の画素スイッチングト
ランジスタの上に光学的に不透明なアルミから成るドレ
イン線９１１が配置されている。しかし，アルミ線の幅
は数ミクロンと狭く，図９に示す断面図の少し奥側ある
いは少し手前側の断面図を描くと，このアルミから成る
ドレイン線９１１はない。その時シリコン酸化膜及び薄
い多結晶シリコン膜は透明であることから，透明画素電
極９２９の上部及び下部は全て透明となる。このため，
各画素のスイッチングトランジスタのＯＮ／ＯＦＦに伴
い，各透明画素電極９２９と共通電極９２８の間，即ち
各画素電極の下の液晶層に電圧が加わったり加わらなか
ったりする。その結果，例えば対向透明電極９２６の下
に設けたランプの光を，各画素スイッチングトランジス
タのＯＮしている所では光が通り，ＯＦＦしている所で
は光は遮断されて，絵が表示される。

【００４７】この様に，図９に示す半導体装置では，画
素スイッチングトランジスタ群が光学的にシリコン酸化
膜９０２の上に形成され，しかもシリコン酸化膜９０２
の下の光学的に不透明な単結晶シリコンは除去され，除
去された箇所に液晶が組み込まれて，光弁基板装置とし
て，利用できる。

【００４８】しかも，画素スイッチングトランジスタ群
を動作させるための動作頻度の高い駆動回路部は単結晶
シリコン基板９０１の上に形成されることにより，駆動
回路の動作時に発生する熱が単結晶シリコン基板９０１
に逃げ易い構造になっている。このため駆動回路を形成
する多数のＭＯＳトランジスタにおいて，温度上昇によ
るキャリヤ捕獲準位の増大が生ずることもなく，駆動回
路が安定に動作する優れた利点を有している。

【００４９】

【発明の効果】以上詳細に説明した様に，単結晶シリコ
ンの一部の領域又は全部の領域に電気絶縁膜が埋め込ま
れており，前記電気絶縁膜上にある薄い単結晶シリコン
層の少なくとも一部を島状にして，単結晶シリコン上に
集積回路を形成する本発明の半導体装置の製造方法にお
いて，例えば１ｘ１０¹⁵／ｃｍ² 以上の様な高濃度の不
純物をイオン注入する工程を含むフォトリソグラフィ工
程において使用するフォトレジストの厚みを，高濃度の
イオン注入工程以外の例えばエッチング等の工程を含む
他のフォトリソグラフィ工程において使用するフォトレ
ジストの厚みよりも薄くすると，高濃度のイオン注入を
高いビーム電流で行なう場合に発生し易いチャージアッ
プ現象を生じにくくさせることが可能となる。

【００５０】その結果，電気絶縁物上の単結晶シリコン
の少なくとも一部を島状にして，島状の単結晶シリコン
上及び島状ではない平坦な単結晶シリコン上に集積回路
を形成する場合，その集積回路は安定したかつ信頼性の
高い性能を有する優れた利点を持っている。

【図面の簡単な説明】

【図１】本発明の半導体装置の二つの製造工程を示す断
面構造図である。

【図２】電気絶縁物上の単結晶シリコン層の一部を島状
にした半導体装置を示す断面構造図である。

【図３】電気絶縁物上の単結晶シリコン層の一部を島状
にした半導体装置の多結晶シリコンのエッチングのため
のフォトリソグラフィ工程の内のフォトレジスト膜塗布
後の半導体装置の断面構造図である。

【図４】電気絶縁物上の単結晶シリコン層の一部を島状
にした半導体装置の多結晶シリコンのエッチングのため
のフォトリソグラフィ工程の内，多結晶シリコンのエッ
チング後の半導体装置の断面構造図である。

【図５】イオン注入装置の概要を説明するためのイオン
注入装置の簡単な側面図である。

【図６】単結晶シリコンウエハがイオン注入装置のディ
スクにセットされている状態を示すイオン注入装置のデ
ィスクの一部の断面図と平面図である。

【図７】ＭＯＳトランジスタを形成するためのイオン注
入時のイオン注入装置のディスクの一部を示す断面図で
ある。

【図８】電気絶縁物上の単結晶シリコン層の少なくとも
一部が島状に形成された電気絶縁物上の単結晶シリコン
層にＭＯＳトランジスタソース及びドレインを形成する
ためのイオン注入工程を示す断面図である。

【図９】本発明の半導体装置の製造方法を利用して作製
されたアクテイブマトリクス型光弁装置の構造断面図で
ある。

【符号の説明】

１０１，１１１，９０１単結晶シリコン基板１０２，１１２，９０２シリコン酸化膜１０３，１１３単結晶シリコン層１０４，１０５，１１４，１１５島状単結晶シリコン
層１０８，１０９，１１９フォトレジスト膜７８，８１０イオン注入中のＡｓイオン５０３，７１イオン注入装置のディスク９２４液晶層９２３透明基板９２６対向透明基板９２２接着剤

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｚ 29/786 ６１２Ｂ (72)発明者中島邦雄東京都江東区亀戸６丁目31番１号セイコー電子工業株式会社内 (72)発明者桜井敦司東京都江東区亀戸６丁目31番１号セイコー電子工業株式会社内 (56)参考文献特開昭63−278325（ＪＰ，Ａ) 特開平４−362924（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/266 H01L 21/3065 H01L 29/786

Claims

(57)【特許請求の範囲】

【請求項１】単結晶シリコン基板上の電気絶縁膜上の
一部に形成された単結晶シリコン膜上のＭＯＳトランジ
スタと、前記電気絶縁膜上に前記単結晶シリコン膜と互
いに離間して複数配置された島状単結晶シリコン上にそ
れぞれ形成された他の複数のＭＯＳトランジスタとから
なる半導体装置の製造方法において、前記ＭＯＳトランジスタのゲート形成のためのエッチン
グ工程のマスクとなるフォトレジストの膜厚ｔＲＥ１
が、前記ＭＯＳトランジスタのソース及びドレイン形成のた
めのイオン注入工程のマスクとなるフォトレジスト膜厚
ｔＲＥ３より厚い半導体装置の製造方法。
【請求項２】前記フォトレジスト膜厚ｔＲＥ３が、前
記単結晶シリコンの膜厚ｔＳｉより大きい請求項１記載
の半導体装置の製造方法。
【請求項３】前記膜厚ｔＲＥ３が前記膜厚ｔＳｉの２
倍である請求項２記載の半導体装置の製造方法。
【請求項４】単結晶シリコン基板上の電気絶縁膜上の
一部に形成された単結晶シリコン膜上のＭＯＳトランジ
スタと、前記電気絶縁膜上に前記単結晶シリコン膜と互
いに離間して複数配置された島状単結晶シリコン上にそ
れぞれ形成された他の複数のＭＯＳトランジスタとから
なる半導体装置の製造方法において、前記ＭＯＳトランジスタのソース及びドレイン形成のた
めのイオン注入工程のマスクとなるフォトレジスト膜厚
ｔＲＥ３が前記他の複数のＭＯＳトランジスタのゲート
形成のためのエッチング工程のマスクとなるフォトレジ
ストの膜厚ｔＲＥ２より薄い半導体装置の製造方法。
【請求項５】前記他の複数のＭＯＳトランジスタがＰ
ＭＯＳトランジスタからなり、画素電極に選択給電する
ための画素スイッチングトランジスタ群を形成する請求
項１乃至４いずれか１項記載の半導体装置の製造方法。
【請求項６】前記ＭＯＳトランジスタがＮＭＯＳトラ
ンジスタからなり、前記画素スイッチングトランジスタ
群を駆動する駆動回路を形成する請求項５記載の半導体
装置の製造方法。
【請求項７】単結晶シリコンの一部の領域又は全部の
領域に電気絶縁膜が埋め込まれており、前記電気絶縁膜
上にある薄い単結晶シリコン層のすくなくとも一部を島
状にして、単結晶シリコン上に集積回路を形成する半導
体装置の製造方法において、複数のフォトリソグラフィー工程の内、高濃度の不純物
をイオン注入する工程をを含むフォトリソグラフィー工
程において使用するレジストの単結晶シリコン上全面の
中で最も厚い部分の膜厚は他のフォトリソグラフィー工
程において使用するレジストの単結晶シリコン上全面の
中で最も厚い部分の膜厚より薄い事を特徴とする半導体
装置の製造方法。
【請求項８】絶縁膜、多結晶シリコン、金属膜のいず
れかのパターン形成のためのエッチングする工程を含む
フォトリソグラフィー工程において使用するレジストの
単結晶シリコン上全面の中で最も厚い部分の膜厚は、他
のフォトリソグラフィー工程において使用するレジスト
の単結晶シリコン上全面の中で最も厚い部分の膜厚より
厚いことを特徴とする請求項７記載の半導体装置の製造
方法。
【請求項９】高濃度の不純物をイオン注入する工程を
含むフォトリソグラフィー工程において使用するレジス
トの島状の単結晶シリコンの上全面の中で最も厚い部分
の膜厚は、島状の単結晶シリコンの高さより厚く、絶縁
膜、多結晶シリコン、金属膜のいずれかのパターン形成
のためにエッチングするフォトリソグラフィー工程にお
いて使用するレジストの島状の単結晶シリコンの上全面
の中で最も厚い部分の膜厚より薄い事を特徴とする請求
項７記載の半導体装置の製造方法。
【請求項１０】前記半導体装置は、画素電極に選択給
電するための画素スイッチングトランジスタ群と前記画
素スイッチングトランジスタ群を駆動するための駆動回
路が形成されている光弁基板用半導体装置であることを
特徴とする請求項７乃至９いずれか1項記載の半導体装
置の製造方法。