JP3098897B2

JP3098897B2 - オフセット調整装置

Info

Publication number: JP3098897B2
Application number: JP05182618A
Authority: JP
Inventors: 俊彦宮内
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-07-23
Filing date: 1993-07-23
Publication date: 2000-10-16
Anticipated expiration: 2015-10-16
Also published as: KR0143715B1; JPH0738345A; KR950004722A; TW431068B

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子回路で使用され
るオペアンプ等のオフセット調整を自動的に調整するた
めのオフセット調整装置に関するものである。

【０００２】

【従来の技術】図２３は例えば従来のオフセット調整装
置を示す回路図である。図において、１は非反転増幅
器、１ａは演算増幅器、１ｂ及び１ｃは演算増幅器１ａ
の増幅率を決める抵抗、２は非反転増幅器１のオフセッ
ト調整を行う為の可変抵抗器、３及び４は非反転増幅器
１のオフセット調整を行う為に上記可変抵抗器２によっ
て発生した電圧に基づいて仮想接地点ａの電圧を変化さ
せる為の抵抗、５は非反転増幅器１の出力電圧Ｖ_out を
デジタル変換するアナログデジタル変換器（ＡＤＣ）、
６はアナログデジタル変換器５からのデジタル信号に基
づいて所定のデジタル演算を行うＣＰＵ、７はオフセッ
ト調整時に使用する直流電圧計、８は直流電圧計７を使
用する時に必要なテスト端子である。

【０００３】次に動作について説明する。演算増幅器１
ａは、通常、内部にオフセット電圧Ｖ_OSを数ｍＶ持って
いるので、入力電圧Ｖ_inが例えば０Ｖであっても、出力
電圧Ｖ_out には（１）式に示すオフセット電圧が発生す
る。Ｖ_out ＝（１＋Ｒ_1c／Ｒ_1b）・Ｖ_OS ・・・（１）ここで、Ｒ_1cとＲ_1bは抵抗１ｃと１ｂの各抵抗値そこで、使用にあたっては、入力電圧Ｖ_inが０Ｖの時に
出力電圧Ｖ_out が０Ｖとなるようにオフセット調整を施
す。

【０００４】すなわち、演算増幅器１ａの反転入力端子
（一端子）側のａ点を仮想接地点とし、可変抵抗器２に
よってｂ点に電圧を発生させる。そのｂ点の電圧を抵抗
３及び４において分圧し、仮想接地点ａに電圧を加え
る。加える電圧は、演算増幅器１ａのオフセット電圧を
キャンセルする為の電圧なので数ｍＶとする。そして、
上記可変抵抗器２を調整しながら、出力電圧Ｖ_out を直
流電圧計７にて確認しつつ０Ｖになるまで調整を行う。
調整が終了すれば、直流電圧計７を取り除く。

【０００５】

【発明が解決しようとする課題】従来のオフセット調整
装置は以上のように構成されているので、演算増幅器１
ａが増幅率の高い演算増幅器の場合、可変抵抗器２を調
整しながら演算増幅器１ａの出力電圧を直流電圧計７に
て確認し、出力電圧が０Ｖとなるように、調整作業を人
間が介在して行なわなければならない為、調整作業に労
力を要するなどの問題があった。また、一度、オフセッ
ト調整をとっても、使用中の温度変化、経時変化によっ
てオフセット電圧が変化してしまうなどの問題点があっ
た。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、調整作業を不要にして自動的に
演算増幅器等のオフセット調整を行うことができるオフ
セット調整装置を得ることを目的としている。

【０００７】

【課題を解決するための手段】この発明に係るオフセッ
ト調整装置は、非反転増幅器のオフセット調整を行うオ
フセット調整装置において、上記非反転増幅器へ可変電
圧を出力する可変電圧発生手段と、この可変電圧発生手
段の可変電圧値データを記憶する記憶手段と、上記非反
転増幅器の出力をアナログデジタル変換するアナログデ
ジタル変換器と、上記可変電圧発生手段の出力電圧を可
変制御して上記非反転増幅器からの出力に基づいてアナ
ログデジタル変換器の変換値と上記記憶手段に記憶され
た可変電圧値データとを比較して上記非反転増幅器のオ
フセット電圧値を検出するとともにこのオフセット電圧
値から零調整値を上記非反転増幅器へ出力してオフセッ
ト調整を行う制御手段とを備え、上記可変電圧発生手段
の出力側はダイオードと一端が負電源に接続された分圧
抵抗の中点を介して上記非反転増幅器に接続したことを
特徴とするものである。

【０００８】また、上記制御手段は、上記アナログデジ
タル変換器の分解できる最少のアナログ量に対応する最
下位ビットである１／２ＬＳＢ点を探し上記オフセット
電圧値から１／２ＬＳＢ分をマイナスした零調整値を上
記非反転増幅器に出力してオフセット調整を行うことを
特徴とするものである。

【０００９】

【００１０】

【００１１】

【００１２】

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【作用】この発明に係るオフセット調整装置は、制御手
段により、可変電圧発生手段の出力電圧を可変制御して
上記非反転増幅器からの出力に基づいてアナログデジタ
ル変換器の変換値と上記記憶手段に記憶された可変電圧
値データとを比較して上記非反転増幅器のオフセット電
圧値を検出するとともにこのオフセット電圧値から零調
整値を上記非反転増幅器へ出力してオフセット調整を行
う。また、上記可変電圧発生手段の出力側はダイオード
と一端が負電源に接続された分圧抵抗の中点を介して上
記非反転増幅器に接続しているので、非反転増幅器への
印加電圧を正負両側へ制御できる。

【００２３】また、上記制御手段は、上記アナログデジ
タル変換器の分解できる最少のアナログ量に対応する最
下位ビットである１／２ＬＳＢ点を探し上記オフセット
電圧値から１／２ＬＳＢ分をマイナスした零調整値を上
記非反転増幅器に出力してオフセット調整を行う。

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】

【実施例】実施例１．以下、この発明の実施例１を図に
ついて説明する。図１は実施例１に係るオフセット調整
装置を示す構成図である。図１において、１と５及び６
は図２３に示す従来のオフセット調整装置と同様の構成
要素を示し、１は非反転増幅器、１ａは演算増幅器、１
ｂ及び１ｃは演算増幅器１ａの増幅率を決める抵抗、５
は非反転増幅器１の出力電圧Ｖ_out をデジタル変換する
アナログデジタル変換器（ＡＤＣ）、６はアナログデジ
タル変換器５からのデジタル信号に基づいて上記非反転
増幅器１のオフセット電圧を検出してそのオフセット電
圧の零調整値を非反転増幅器１の仮想接地点ａに加算し
てオフセット調整を行うための制御手段としてのＣＰＵ
である。

【００３８】また、新たな構成として、９はＣＰＵ６か
らの制御に基づいて可変電圧を発生する可変電圧発生手
段（ＶＶＣ）、１０はＣＰＵ６からの制御出力に基づい
た可変電圧発生手段９の発生電圧値を記憶するＥ² ＰＲ
ＯＭでなる不揮発性記憶手段、１１はオフセット調整を
実行する為のトリガー信号をＣＰＵ６に発生するオフセ
ット調整トリガー発生手段であり、上記ＣＰＵ６は、上
記トリガー信号が入力されたときに上記可変電圧発生手
段９の発生電圧を制御して仮想接地点ａに供給しアナロ
グデジタル変換器５を介した非反転増幅器１の出力に基
づいて上記非反転増幅器１のオフセット電圧を検出し、
そのオフセット電圧を非反転増幅器１の仮想接地点ａに
供給するようになされている。

【００３９】図２は図１の構成のうち上記可変電圧発生
手段９と上記オフセット調整トリガー発生手段１１の具
体的構成例を示すものである。図２に示すように、上記
可変電圧発生手段９は、正出力を送出するデジタルアナ
ログ変換器（ＤＡＣ）９ａと、このデジタルアナログ変
換器９ａの出力Ｖ_out端子が負側にならないようにする
為のダイオード９ｂと、ダイオード９ｂを通った電圧を
分圧する分圧抵抗９ｃおよび９ｄと、分圧抵抗９ｃおよ
び９ｄで分圧された電圧Ｖａをさらに分圧する分圧抵抗
９ｅおよび９ｆとを有する。また、上記オフセット調整
トリガー発生手段１１は、スイッチ１１ａとプルアップ
抵抗１１ｂとを有する。

【００４０】次に、上記構成を有する実施例１の動作に
ついて図３と図４に示すプログラムフローチャートを参
照しながら説明する。まず、制御電源が立上がると、Ｃ
ＰＵ６は、記憶手段１０のチェック等のイニシャル処理
を行い（ステップＳ１）、次に、オフセット調整トリガ
ー発生手段１１からトリガー信号が発生したかどうかを
ポート入力Ａの入力に基づいて判断する（ステップＳ
２）。

【００４１】オフセット調整を実施する場合は、オフセ
ット調整トリガー発生手段１１より発生信号が出力さ
れ、図４に示すようにして、オフセット調整の為のルー
チンを実行する（ステップＳ３）。図４に示すオフセッ
ト調整ルーチンでは、デジタルアナログ変換器９ａの出
力データの変換出力最大値ＭＡＸ（例えば８ビットデジ
タルアナログ変換器であれば２５５）をセットし、デジ
タルアナログ変換器９ａにそのデータを出力する（ステ
ップＳ３ａ）。次に、回路の応答速度に合わせて時間待
ちを行う（ステップＳ３ａ）、アナログデジタル変換器
５の変換を実行させ（ステップＳ３ｃ）、アナログデジ
タル変換終了までループする（ステップＳ３ｄ）。

【００４２】次に、ＣＰＵ６は、アナログデジタル変換
器５の変換値を読み込み、変換値が０かどうかをチェッ
クする（ステップＳ３ｅ）。０でなければデジタルアナ
ログ変換器９ａの出力電圧を下げる為、デジタルアナロ
グ変換器９ａの変換出力値をｘだけ減算し、その結果を
デジタルアナログ変換器９ａより出力する（ステップＳ
３ｆ）。デジタルアナログ変換器９ａより出力された電
圧は、ダイオード９ｂを通り、分圧抵抗９ｃおよび９ｄ
によって分圧される。

【００４３】この分圧は抵抗の一端が負電源に接続され
ているので、ｃ点には正負両側の電圧が発生する。それ
を、さらに分圧抵抗９ｅ，９ｆにより分圧すると、非反
転増幅器１の仮想接地点であるａ点に電圧が印加され
る。仮想接地点ａには０を中心として正負両側の電圧が
印加できる。そのとき、非反転増幅器１の入力電圧Ｖ_in
を０Ｖ入力とし、仮想接地点ａでの電圧をＶ_a とする
と、非反転増幅器１の出力電圧Ｖ_out は、式（２）のよ
うになる。Ｖ_out ＝−（Ｖ_OS ＋Ｖ_a）・（Ｒ_1c／Ｒ_1b）・・・（２）そして、アナログデジタル変換器５の変換値が０になる
まで（Ｖ_out ＜電圧／（分解能＋１）² ）ステップＳ３
ｂ〜ステップＳ３ｄを繰り返す。

【００４４】以上の処理は、アナログデジタル変換器５
の１／２・ＬＳＢ点（ＬＳＢはアナログデジタル変換器
５の最下位ビットのことで、ｎビットアナログデジタル
変換器５の分解できる最少のアナログ量のことである）
を探す為の粗調整である。そして、０になれば微調整の
段階に入り、デジタルアナログ変換器９ａの出力電圧を
上げる為、デジタルアナログ変換器９ａのＤＡＣ出力値
をｙだけ加算し（ステップＳ３ｇ）、回路の応答速度に
合わせて時間待ちを行い（ステップＳ３ｈ）、次にアナ
ログデジタル変換器５の変換を実行（ステップＳ３ｉ）
させ、アナログデジタル変換終了までループする（ステ
ップＳ３ｊ）。

【００４５】アナログデジタル変換が終了すれば、アナ
ログデジタル変換器５の変換値が１かどうかのチェック
を行う（ステップＳ３ｋ）。変換値が１になるまで（ス
テップＳ３ｇ）〜（ステップＳ３ｋ）の処理を繰り返
す。変換値が１になった点は、アナログデジタル変換器
５の１／２・ＬＳＢの点なので、０ＬＳＢにする為、デ
ジタルアナログ変換器９ａの出力電圧をアナログデジタ
ル変換器５の１／２・ＬＳＢ分だけ下げる。これがデジ
タルアナログ変換器５の変換出力値をｚだけ減算するこ
とである（ステップＳ３ｌ）。以上でオフセット調整は
終わったので、その結果を不揮発性メモリ（Ｅ²ＰＲＯ
Ｍ）１０へストアする（ステップＳ３ｍ）。そして、サ
ブルーチンを復帰する（ステップＳ３ｎ）。

【００４６】以上説明したように、オフセット調整ルー
チンでは、１／２・ＬＳＢの点を探し、最後に１／２・
ＬＳＢ分を減算しているが、何故このような処理が必要
なのかを図５を参照して説明する。図５はその説明を簡
単にする為、アナログデジタル変換器５が２ビット分解
能４Ｖ電圧フルスケールの場合の構成例の入出力特性図
である。アナログデジタル変換器５は、分解能があるの
で、変換結果として変換値が１の場合でも、入力電圧と
しては、図示されるように、0.5Ｖ〜1.5Ｖの１ＬＳＢの
幅を持っている。その為、オフセット調整を行う際、ア
ナログデジタル変換器５の変換値が０であったとしても
０〜0.5 Ｖの幅を持っている。この0.5 Ｖが１／２・Ｌ
ＳＢのことである。ゆえに、１／２・ＬＳＢの点を探し
て、そこから１／２・ＬＳＢ分だけ減算すれば、オフセ
ット調整が完全に行えることになる。

【００４７】以上で、１／２・ＬＳＢの点を探す意味の
説明を終え、図３に示すプログラムの説明に戻る。上述
した図４に示すオフセット調整ルーチンを実行後（ステ
ップＳ３）、メイン処理に入り（ステップＳ５）メイン
処理をループする。このオフセット調整ルーチンは、工
場出荷までに実行させ、出荷後、客先では実行しない。

【００４８】調整完了後は、イニシャル処理を行い（ス
テップＳ１）、トリガー発生分岐で“Ｎ”を選択し（ス
テップＳ２）、不揮発性記憶手段（Ｅ² ＰＲＯＭ）１０
よりオフセット調整値をリードし、その内容をデジタル
アナログ変換器９ａへ出力（ステップＳ４）することに
よってオフセットが調整できる。その後はメイン処理へ
入り（ステップＳ５）、メイン処理をループする。

【００４９】従って、上記実施例１によれば、ＣＰＵ６
により、非反転増幅器１の仮想接地点ａへ電圧を加算す
る可変電圧発生手段９の出力電圧を可変制御して、非反
転増幅器１の出力をアナログデジタル変換するアナログ
デジタル変換器５の変換値に基づいて不揮発性記憶手段
１０に記憶された可変電圧値データから非反転増幅器１
のオフセット電圧値を検出し、そのオフセット電圧値を
非反転増幅器１の仮想接地点ａへ加算してオフセット調
整を行うようにしたので、労力を要することなく非反転
増幅器１のオフセット調整作業を行うことができる。

【００５０】実施例２．上述した実施例１では、非反転増幅器１のオフセット調
整を行う場合の構成例について述べたものであるが、図
６に示すように、反転増幅器のオフセット調整を行う場
合についても同様な構成によって実施できる。図６にお
いて、オフセット調整されるべき反転増幅器１２は、演
算増幅器１２ａと、増幅用抵抗１２ｂ及び１２ｃとを備
えており、この反転増幅器１２の入力電圧Ｖ_inを０Ｖ入
力とすると、反転増幅器１２の出力電圧Ｖ_out は、式
（３）のようになり、アナログデジタル変換器５により
変換されてＣＰＵ６に入力される。Ｖ_out ＝（Ｖ_OS＋Ｖ_a）・（Ｒ_12c／Ｒ_12b）・・・（３）ここで、Ｒ_12cとＲ_12bは増幅用抵抗１２ｂと１２ｃの各
抵抗値この実施例２においては、実施例１と同様に図３
と図４に示すプログラムフローチャートに従って動作す
るが、異なる点は、図４に示すフローチャートにおい
て、ステップＳ３ａのＭＡＸ値はＭＩＮ値、ステップＳ
３ｆの−は＋、ステップＳ３ｇの＋は−、ステップＳ３
ｌの−は＋である。

【００５１】従って、この実施例２においても、上述し
た実施例１と同様にして、ＣＰＵ６により、反転増幅器
１２の仮想接地点ａへ電圧を加算する可変電圧発生手段
９の出力電圧を可変制御して、反転増幅器１２の出力を
アナログデジタル変換するアナログデジタル変換器５の
変換値に基づいて不揮発性記憶手段１０に記憶された可
変電圧値データから反転増幅器１２のオフセット電圧値
を検出し、そのオフセット電圧値を反転増幅器１２の仮
想接地点ａへ加算してオフセット調整を行うようにした
ので、労力を要することなく反転増幅器１２のオフセッ
ト調整作業を行い得る。

【００５２】実施例３．また、上述した実施例１と２で
は、非反転増幅器１と反転増幅器１２のオフセット調整
を行う場合の構成例について述べたものであるが、図７
に示すように、コンパレータのオフセット調整を行う場
合についても同様な構成によって実施できる。図７にお
いて、６〜１１は上記実施例１及び２と同様である。１
３はコンパレータ、１３ａはコンパレータ１３のプルア
ップ抵抗である。

【００５３】次に動作について説明する。ここで、ＣＰ
Ｕ６による動作は上記実施例１の図３に示すフローチャ
ートと同様である。但し、ステップＳ３のオフセット調
整ルーチンが一部違うので、それについて図８を参照し
ながら説明する。図８に示すオフセット調整ルーチンで
は、可変電圧発生手段９（ＶＶＣ）の出力データ指令と
してのＤＡＣ出力値をＭａｘ値にセットし、可変電圧発
生手段９から出力電圧の最大値を出力させる（ステップ
Ｔ１）。そして、回路の応答速度に合わせて時間待ちを
行う（ステップＴ２）。

【００５４】次に、コンパレータ１３の出力、つまりポ
ート入力Ｂの入力値がＨレベルかどうかのチェックを行
い（ステップＴ３）、Ｈレベルでなければ、ＤＡＣ出力
値をｘだけ減算し、その減算結果に応じた電圧値を可変
電圧発生手段９から出力させる（ステップＴ４）。そし
て、ポート入力ＢがＨレベルになるまで、以上のステッ
プＴ２〜ステップＴ４の処理を繰り返し粗調整する。

【００５５】コンパレータ１３の出力、つまりポート入
力ＢがＨレベルになれば、徴調整の段階に入り、ＤＡＣ
出力値をｙだけ加算し（ステップＴ５）、上記で同様に
時間待ちを行い（ステップＴ６）、ポート入力ＢがＬレ
ベルになるまで（ステップＴ５）〜（ステップＴ７）の
処理を繰り返す。コンパレータ１３の出力、つまりポー
ト入力ＢがＬレベルになれば、ＤＡＣ出力値を１だけ減
算し（ステップＴ８）、その点がオフセットになるの
で、その時のＤＡＣ出力値の内容を不揮発性記憶手段
（Ｅ² ＰＲＯＭ）１０へストアし（ステップＴ９）、
サブルーチンを復帰する（ステップＴ１０）。

【００５６】従って、上記実施例３によれば、上述した
実施例１および２と同様にして、コンパレータ１３から
発生するオフセット電圧の零調整を行うことができ、労
力を要することなくコンパレータ１３のオフセット調整
作業を行い得る。

【００５７】実施例４．次に、図９は実施例４に係るオ
フセット調整装置を示す回路である。図９において、前
述した各実施例と同一符号は同一部分を示し、その説明
は省略する。新たな符号として、１４は非反転増幅器１
の仮想接地点に演算増幅器１ａのオフセット電圧（非反
転増幅器１の内部オフセット電圧）より絶対値で大きい
電圧値を加算する負側定電圧発生手段であり、ＣＰＵ６
は、上記非反転増幅器１から発生するオフセット電圧を
アナログデジタル変換器５で変換した値を不揮発性記憶
手段１０に記憶させ、通常の計測時に、記憶された変換
値を減算処理することにより、見掛け上のオフセット電
圧の零調整を行うようになっている。

【００５８】上記構成に係る具体的な動作について図１
０に示すフローチャートを参照して説明する。制御電源
が立上がると、ＣＰＵ６は、記憶手段１０のチェック等
イニシャル処理を行い（ステップＵ１）。次に、オフセ
ット調整のトリガー信号が発生したかどうかをポート入
力Ａの入力に基づいて判断する（ステップＵ２）。な
お、前提条件として、非反転増幅器１の入力電圧Ｖ_inは
△Ｖ入力とする。また、非反転増幅器１の仮想接地点ａ
には、負側定電圧発生手段１４から演算増幅器１ａのオ
フセット電圧より絶対値で大きい電圧値が加算されてい
る。

【００５９】オフセット調整を実施する場合は、オフセ
ット調整トリガー発生手段１１より発生信号が出力さ
れ、オフセット調整の為の処理に移り、まず、アナログ
デジタル変換器５の変換を実行させ（ステップＵ３）、
アナログデジタル変換器５の変換が終了するまでループ
させ（ステップＵ４）、変換が終了すれば、その変換値
を不揮発性記憶手段１０へ記憶させる。負側定電圧発生
手段１４から出力される電圧は、演算増幅器１ａのオフ
セット電圧より絶対値で大きい値が出力されている。そ
の結果、非反転増幅器１の出力電圧Ｖ_out は式（２）と
同様である。

【００６０】式（２）より演算増幅器１ａの出力電圧Ｖ
_out は、正側の電圧が出力されている。このオフセット
電圧はアナログデジタル変換器５を介して変換され、そ
の変換値は不揮発性記憶手段１０に記憶されるので、Ｃ
ＰＵ６は不揮発性記憶手段１０に記憶された変換値相当
分を算出することによってデジタル的にオフセット電圧
分が求められる。そして、ＣＰＵ６では、通常の計測時
に、常に、アナログデジタル変換器５の値からこのオフ
セット分を減算することによってオフセットを調整する
ことができる。なお、このオフセット調整処理は、工場
出荷までに実行させ、出荷後客先では実行しない。

【００６１】従って、上記実施例４によれば、非反転増
幅器１の仮想接地点ａに演算増幅器１ａのオフセット電
圧より絶対値で大きい電圧値を加算する負側定電圧発生
手段１４を備えて、ＣＰＵ６により、上記非反転増幅器
１から発生するオフセット電圧をアナログデジタル変換
器５で変換した値を不揮発性記憶手段１０に記憶させ、
通常の計測時に、記憶された変換値を減算処理するよう
にしたので、見掛け上のオフセット電圧の零調整を自動
的に行い、労力を要することなく非反転増幅器１のオフ
セット調整作業を行い得る。

【００６２】実施例５．上述した実施例４では、非反転
増幅器１のオフセット調整を行う場合の構成例について
述べたものであるが、図１１に示すように、反転増幅器
１２のオフセット調整を行う場合についても同様な構成
によって実施できる。図１１において、前述した各実施
例と同一符号は同一部分を示し、その説明は省略する。
新たな符号として、１５は反転増幅器１２の仮想接地点
ａに演算増幅器１２ａのオフセット電圧（反転増幅器１
２の内部オフセット電圧）より絶対値で大きい正側電圧
を加算する正側定電圧発生手段であり、ＣＰＵ６は、実
施例４と同様にして、上記反転増幅器１２から発生する
オフセット電圧をアナログデジタル変換器５で変換した
値を不揮発性記憶手段１０に記憶させ、通常の計測時
に、記憶された変換値を減算処理することにより、見掛
け上のオフセット電圧の零調整を行うようになってい
る。なお、ここで、上記反転増幅器１２の出力電圧Ｖ
_out は、式（３）と同様である。

【００６３】従って、この実施例５においても、上述し
た実施例４と同様にして、反転増幅器１２の仮想接地点
ａに演算増幅器１２ａのオフセット電圧より絶対値で大
きい電圧値を加算する正側定電圧発生手段１５を備え
て、ＣＰＵ６により、上記反転増幅器１２から発生する
オフセット電圧をアナログデジタル変換器５で変換した
値を不揮発性記憶手段１０に記憶させ、通常の計測時
に、記憶された変換値を減算処理するようにしたので、
見掛け上のオフセット電圧の零調整を自動的に行い、労
力を要することなく反転増幅器１２のオフセット調整作
業を行い得る。

【００６４】実施例６．実施例１では、工場出荷時まで
にオフセット調整を行い、客先ではオフセット調整は行
なわなかったが、本実施例６では、電源立上時毎にオフ
セット調整を行う構成例について述べる。図１２は実施
例６に係るオフセット調整装置を示す回路図で、実施例
１における不揮発性記憶手段１０とオフセット調整トリ
ガー発生手段１１が不必要となった例である。

【００６５】この実施例６では、実施例１に係る図３に
示すプログラムフローのステップＳ２の判定がなくな
り、ステップＳ３を電源立上時毎に毎回実行する。ま
た、ステップＳ４、図４におけるステップＳ３ｍ、ステ
ップＳ３ｎもなくなる。その他の処理は実施例１と同様
である。但し、電源立上時の入力電圧Ｖ_inはオフセット
調整が終わるまで０Ｖ入力とする。

【００６６】従って、上記実施例６によれば、ＣＰＵ６
により、非反転増幅器１の仮想接地点ａへ電圧を加算す
る可変電圧発生手段９の出力電圧を可変制御して、非反
転増幅器の出力をアナログデジタル変換するアナログデ
ジタル変換器５の変換値に基づいて非反転増幅器１のオ
フセット電圧値を検出し、そのオフセット電圧値を非反
転増幅器１の仮想接地点ａへ加算してオフセット調整を
行うようにしたので、不揮発性記憶手段を設けることな
く電源立上時毎に毎回オフセット調整を行う場合にも、
実施例１と同様にして、実行する労力を要することなく
非反転増幅器１のオフセット調整作業を行い得る。

【００６７】実施例７．上述した実施例６では、非反転
増幅器１のオフセット調整を行う場合の構成例について
述べたものであるが、図１３に示すように、反転増幅器
１２のオフセット調整を行う場合についても実施例６と
同様な構成によって実施できる。この実施例７において
も、不揮発性記憶手段１０とオフセット調整トリガー発
生手段１１が不必要となり、実施例６と同様にして、電
源立上時毎に反転増幅器１２のオフセット調整を行うこ
とができる。

【００６８】すなわち、上記実施例７においては、ＣＰ
Ｕ６により、反転増幅器１２の仮想接地点ａへ電圧を加
算する可変電圧発生手段９の出力電圧を可変制御して、
反転増幅器１２の出力をアナログデジタル変換するアナ
ログデジタル変換器５の変換値に基づいて反転増幅器１
２のオフセット電圧値を検出し、そのオフセット電圧値
を反転増幅器１２の仮想接地点ａへ加算してオフセット
調整を行うようにしたので、不揮発性記憶手段を設ける
ことなく電源立上時毎に毎回オフセット調整を行う場合
にも、実施例６と同様にして、労力を要することなく反
転増幅器１２のオフセット調整作業を行い得る。

【００６９】実施例８．上述した実施例６では、非反転
増幅器１のオフセット調整を行う場合の構成例について
述べたものであるが、図１４に示すように、コンパレー
タ１３のオフセット調整を行う場合についても実施例６
と同様な構成によって実施できる。この実施例８におい
ても、図７に示す実施例３に対し、不揮発性記憶手段１
０とオフセット調整トリガー発生手段１１が不必要とな
り、実施例６と同様にして、電源立上時毎にコンパレー
タ１３のオフセット調整を行うことができる。

【００７０】動作については、上記実施例３の動作中、
図３に示すフローチャートにおいて、ステップＳ２の判
定がなくなり、ステップＳ３を毎回実行し（ステップＳ
４）、図８に示すフローチャートのステップＴ９、ステ
ップＴ１０がなくなる。その他は同じである。

【００７１】従って、上記実施例８によれば、電源立上
時毎に毎回オフセット調整を行う場合に、上述した実施
例６および７と同様に不揮発性記憶手段を設けることが
なく、実施例３と同様にして、コンパレータ１３から発
生するオフセット電圧の零調整を行うことができる。

【００７２】すなわち、ＣＰＵ６により、コンパレータ
１３の一方の入力端子に電圧を加算する可変電圧発生手
段９の出力電圧を可変制御して、コンパレータ１３の出
力に基づいてコンパレータ１３のオフセット電圧値を検
出し零調整するようにしたので、実行する労力を要する
ことなくコンパレータ１３のオフセット調整作業を行う
ことができる。

【００７３】実施例９．次に、図１５は実施例４に対応
する実施例９に係るオフセット調整装置の構成図で、実
施例４では、工場出荷時までにオフセット調整を取って
客先では取らなかったが、本実施例９では、電源立上げ
毎にオフセット調整を行うようになされている。図１５
において、図９に示す実施例４と同一符号は同一部分を
示し、この実施例９では、図９のオフセット調整トリガ
ー手段１１が省略され、新たに、揮発性記憶手段１６が
備えられて、ＣＰＵ６により、非反転増幅器１から発生
するオフセット電圧をアナログデジタル変換器５で変換
した値を揮発性記憶手段１６に記憶させ、通常の計測時
に、記憶された変換値を減算処理することにより、見掛
け上のオフセット電圧の零調整を行うようになってい
る。

【００７４】動作については、実施例４のプログラムフ
ロー図である図１０とほぼ同じであるが、毎回オフセッ
ト調整をするので、ステップＵ２の判定処理がなくな
り、ステップＵ５の不揮発性記憶手段１０へ記憶する処
理が揮発性記憶手段１６へ記憶する処理となる。但し、
電源立上時の入力電圧Ｖ_inはオフセット調整が終わるま
で０Ｖ入力とする。

【００７５】従って、上記実施例９によれば、毎回オフ
セット調整する場合でも、実施例４と同様に、非反転増
幅器１の仮想接地点ａに演算増幅器１ａのオフセット電
圧より絶対値で大きい電圧値を加算する負側定電圧発生
手段１４を備えて、ＣＰＵ６により、上記非反転増幅器
１から発生するオフセット電圧をアナログデジタル変換
器５で変換した値を揮発性記憶手段１６に記憶させ、通
常の計測時に、記憶された変換値を減算処理するように
したので、見掛け上のオフセット電圧の零調整を自動的
に行い、労力を要することなく非反転増幅器１のオフセ
ット調整作業を行い得る。

【００７６】実施例１０．上述した実施例９では、非反
転増幅器１のオフセット調整を行う場合の構成例につい
て述べたものであるが、図１６に示すように、反転増幅
器１２のオフセット調整を行う場合についても、実施例
９と同様な構成によって実施できる。但し、実施例９の
負側定電圧発生手段１４に対し、この実施例１０におい
ては、図１１に示す実施例５の場合と同様に正側定電圧
発生手段１５が備えられる。

【００７７】従って、上記実施例１０においても、実施
例９と同様に、電源立上げ毎に毎回オフセット調整する
場合でも、反転増幅器１２の仮想接地点ａに演算増幅器
１２ａのオフセット電圧より絶対値で大きい電圧値を加
算する正側定電圧発生手段１５を備えて、ＣＰＵ６によ
り、上記反転増幅器１２から発生するオフセット電圧を
アナログデジタル変換器５で変換した値を揮発性記憶手
段１６に記憶させ、通常の計測時に、記憶された変換値
を減算処理するようにしたので、見掛け上のオフセット
電圧の零調整を自動的に行い、労力を要することなくオ
フセット調整作業を行い得る。

【００７８】実施例１１．次に、図１７は実施例１１に
係るオフセット調整装置を示す回路図で、図１２に示す
実施例６に対応するものである。この実施例１１は、実
施例６と同様に、電源立上げ毎に毎回オフセット調整す
る構成例で、実施例６では、電源立上時に、非反転増幅
器１への入力電圧Ｖ_inとして０Ｖが必要があったが、本
実施例１１は、これを必要としなく、図１７に示すよう
に、入力電圧Ｖ_inを強制的に接地レベルＧＮＤへ落とす
スイッチ手段１７を設けている。

【００７９】実施例１１に係る動作について図１８を参
照しながら説明する。プログラムフローは、図３に示す
処理において、電源立上時のイニシャル処理の実行（ス
テップＳ１）後に、ステップＳ２を省いてステップＳ３
のオフセット調整ルーチンを実行する際、図４のオフセ
ット調整ルーチンのステップＳ３ｍ、ステップＳ３ｎを
除いて実行し、図３のメイン処理（ステップＳ５）の中
で図１８に示す処理を追加する。すなわち、処理はｘ秒
経過したら（ステップｗ１）、ＣＰＵ６のポートｃを制
御してスイッチ手段１７をＯＮさせ非反転増幅器１の＋
入力端子を接地レベルにし（ステップｗ２）、オフセッ
ト調整処理を行い（ステップｗ３）、その後メイン処理
を行う。本処理を追加することによって、常時オフセッ
ト処理を実行することができる。

【００８０】従って、上記実施例１１によれば、非反転
増幅器１から発生するオフセット電圧及び温度ドリフ
ト、経時変化によるオフセット電圧のずれに対し、常
時、自動的に零調整を行うことができ、零調整を労力を
要することなく実施でき、温度ドリフトのよい回路が安
価にできる。

【００８１】実施例１２．上記実施例１１では、非反転増幅器１のオフセット調整
を行う場合の構成例について述べたものであるが、図１
９に示すように、電源立上げ時及び常時ｘ秒毎に、反転
増幅器１２のオフセット調整を毎回行う場合についても
実施例１０と同様な構成によって実施できる。

【００８２】すなわち、電源立上げ時及び常時ｘ秒毎に
毎回オフセット調整する際に、反転増幅器１２の−入力
端子への入力電圧Ｖ_inを強制的に接地レベルＧＮＤへ落
とすスイッチ手段１７を設けることにより、実施例１１
と同様にオフセット調整して、反転増幅器１２から発生
するオフセット電圧及び温度ドリフト、経時変化による
オフセット電圧のずれに対し、常時、自動的に零調整を
行うことができ、零調整を労力を要することなく実施で
き、温度ドリフトのよい回路が安価にできる。

【００８３】実施例１３．次に、図２０は実施例１３に係るオフセット調整装置を
示す回路図で、図１５に示す実施例９に対応して示すも
のである。図２０において、図１５と同一符号は同一部
分を示し、その説明は省略する。新たな符号として、１
７は実施例１１と同様なスイッチ手段である。上記実施
例９では、電源立上時にのみオフセット調整をとってい
たが、図２０に示す本実施例１３は、実施例１１と同様
にして、電源立上後も常時ｘ秒毎にスイッチ手段１７を
ＯＮさせて非反転増幅器１の＋入力端子を接地レベルに
しオフセット調整を実行するようにしたものである。

【００８４】動作は図１０に示すフローチャートとほぼ
同様であるが、ステップＵ２、ステップＵ５の不揮発性
記憶手段に記憶する処理が揮発性記憶手段に記憶する処
理となり、ステップＵ１とステップＵ３の間に、図１８
に示すステップｗ２の処理を追加し、ステップＵ６の処
理の中に、図１８に示す処理を追加したものである。

【００８５】従って、上記実施例１３によれば、電源立
上げ時及び常時ｘ秒毎に毎回オフセット調整する際に、
非反転増幅器１から発生するオフセット電圧及び温度ド
リフト、経時変化によるオフセット電圧のずれをアナロ
グデジタル変換器５によりデジタル変換し、揮発性記憶
手段１６に記憶させ、その値をＣＰＵ６によりデジタル
減算するようにして見掛け上の零調整を常時自動的に行
うように構成したので、零調整に労力を要することがな
く、温度ドリフトのよい回路が安価にできる。

【００８６】実施例１４．上述した実施例１３では、非
反転増幅器１のオフセット調整を行う場合の構成例につ
いて述べたものであるが、図２１に示すように、反転増
幅器１２のオフセット調整を毎回行う場合についても実
施例１３と同様な構成によって実施できる。但し、実施
例１３の負側定電圧発生手段１４に対し、この実施例１
４においては、図１１に示す実施例５の場合と同様に正
側定電圧発生手段１５が備えられる。

【００８７】この実施例１４においても、電源立上げ時
及び常時ｘ秒毎に毎回オフセット調整する際に、実施例
１３と同様にして、反転増幅器１２から発生するオフセ
ット電圧及び温度ドリフト、経時変化によるオフセット
電圧のずれをアナログデジタル変換器５によりデジタル
変換し、揮発性記憶手段１６に記憶させ、その値をＣＰ
Ｕ６によりデジタル減算するようにして見掛け上の零調
整を常時自動的に行うように構成したので、零調整に労
力を要することがなく、温度ドリフトのよい回路が安価
にできる。

【００８８】実施例１５．上述した実施例１３では、非
反転増幅器１のオフセット調整を行う場合の構成例につ
いて述べたものであるが、図２２に示すように、コンパ
レータ１３のオフセット調整を行う場合についても実施
例１３と同様にして実施できる。但し、この実施例１５
における構成としては、実施例８と同様な、ＣＰＵ６と
可変電圧発生手段９の他に、実施例１３及び１４と同様
なスイッチ手段１７が備えられる。

【００８９】動作については、上記実施例３の動作中、
図３に示すフローチャートにおいて、ステップＳ２の判
定がなくなり、ステップＳ３を毎回実行し（ステップＳ
４）、図８に示すフローチャートのステップＴ９、ステ
ップＴ１０がなくなる。その他は同じである。

【００９０】この実施例１５においても、実施例１３及
び１４と同様にして、コンパレータ１３から発生するオ
フセット電圧及び温度ドリフト、経時変化によるオフセ
ット電圧のずれに対し、常時自動的に零調整を行うこと
ができ、零調整に労力を要することがなく、温度ドリフ
トのよい回路が安価にできる。

【００９１】

【発明の効果】以上のように、この発明に係るオフセッ
ト調整装置によれば、制御手段により、可変電圧発生手
段の出力電圧を可変制御して上記非反転増幅器からの出
力に基づいてアナログデジタル変換器の変換値と上記記
憶手段に記憶された可変電圧値データとを比較して上記
非反転増幅器のオフセット電圧値を検出するとともにこ
のオフセット電圧値から零調整値を上記非反転増幅器へ
出力してオフセット調整を行うようにしたので、非反転
増幅器から発生するオフセット電圧の零調整を自動的に
行うことができ、労力を要することなく非反転増幅器の
オフセット調整作業を行うことができ、回路が安価にで
きるという効果を奏する。また、上記可変電圧発生手段
の出力側を、ダイオードと一端が負電源に接続された分
圧抵抗の中点を介して上記非反転増幅器に接続するよう
にしたので、非反転増幅器への印加電圧を正負両側へ制
御できるという効果を奏する。

【００９２】また、上記制御手段は、上記アナログデジ
タル変換器の分解できる最少のアナログ量に対応する最
下位ビットである１／２ＬＳＢ点を探し上記オフセット
電圧値から１／２ＬＳＢ分をマイナスした零調整値を上
記非反転増幅器に出力してオフセット調整を行うように
したので、オフセット調整の精度を上げることができる
という効果を奏する。

【００９３】

【００９４】

【００９５】

【００９６】

【００９７】

【００９８】

【００９９】

【０１００】

【０１０１】

【０１０２】

【０１０３】

【０１０４】

【０１０５】

【図面の簡単な説明】

【図１】この発明の実施例１に係るオフセット調整装置
を示す構成図である。

【図２】図１の可変電圧発生手段９とオフセット調整ト
リガー発生手段１１の内部構成をを示す構成図である。

【図３】この発明の実施例１の動作を示すフローチャー
トである。

【図４】図３のオフセット調整ルーチンの動作を示すフ
ローチャートである。

【図５】実施例１の動作を説明するためのアナログデジ
タル変換器５の入出力特性図である。

【図６】この発明の実施例２に係るオフセット調整装置
を示す構成図である。

【図７】この発明の実施例３に係るオフセット調整装置
を示す構成図である。

【図８】この発明の実施例３の動作を示すフローチャー
トである。

【図９】この発明の実施例４に係るオフセット調整装置
を示す構成図である。

【図１０】この発明の実施例４の動作を示すフローチャ
ートである。

【図１１】この発明の実施例５に係るオフセット調整装
置を示す構成図である。

【図１２】この発明の実施例６に係るオフセット調整装
置を示す構成図である。

【図１３】この発明の実施例７に係るオフセット調整装
置を示す構成図である。

【図１４】この発明の実施例８に係るオフセット調整装
置を示す構成図である。

【図１５】この発明の実施例９に係るオフセット調整装
置を示す構成図である。

【図１６】この発明の実施例１０に係るオフセット調整
装置を示す構成図である。

【図１７】この発明の実施例１１に係るオフセット調整
装置を示す構成図である。

【図１８】この発明の実施例１１の動作を示すフローチ
ャートである。

【図１９】この発明の実施例１２に係るオフセット調整
装置を示す構成図である。

【図２０】この発明の実施例１３に係るオフセット調整
装置を示す構成図である。

【図２１】この発明の実施例１４に係るオフセット調整
装置を示す構成図である。

【図２２】この発明の実施例１５に係るオフセット調整
装置を示す構成図である。

【図２３】従来例のオフセット調整装置を示す構成図で
ある。

【符号の説明】

ａ仮想接地点１非反転増幅器５アナログデジタル変換器６ＣＰＵ９可変電圧発生手段１０不揮発性記憶手段１１オフセット調整トリガー発生手段１２反転増幅器１３コンパレータ１４負側定電圧発生手段１５正側定電圧発生手段１６揮発性記憶手段１７スイッチ手段

Claims

(57)【特許請求の範囲】

【請求項１】非反転増幅器のオフセット調整を行うオ
フセット調整装置において、上記非反転増幅器へ可変電
圧を出力する可変電圧発生手段と、この可変電圧発生手
段の可変電圧値データを記憶する記憶手段と、上記非反
転増幅器の出力をアナログデジタル変換するアナログデ
ジタル変換器と、上記可変電圧発生手段の出力電圧を可
変制御して上記非反転増幅器からの出力に基づいてアナ
ログデジタル変換器の変換値と上記記憶手段に記憶され
た可変電圧値データとを比較して上記非反転増幅器のオ
フセット電圧値を検出するとともにこのオフセット電圧
値から零調整値を上記非反転増幅器へ出力してオフセッ
ト調整を行う制御手段とを備え、上記可変電圧発生手段
の出力側はダイオードと一端が負電源に接続された分圧
抵抗の中点を介して上記非反転増幅器に接続したことを
特徴とするオフセット調整装置。
【請求項２】請求項１に記載のオフセット調整装置に
おいて、上記制御手段は、上記アナログデジタル変換器
の分解できる最少のアナログ量に対応する最下位ビット
である１／２ＬＳＢ点を探し上記オフセット電圧値から
１／２ＬＳＢ分をマイナスした零調整値を上記非反転増
幅器に出力してオフセット調整を行うことを特徴とする
オフセット調整装置。