JP4259729B2 - 自動バイアス電圧調整回路 - Google Patents
自動バイアス電圧調整回路 Download PDFInfo
- Publication number
- JP4259729B2 JP4259729B2 JP2000168738A JP2000168738A JP4259729B2 JP 4259729 B2 JP4259729 B2 JP 4259729B2 JP 2000168738 A JP2000168738 A JP 2000168738A JP 2000168738 A JP2000168738 A JP 2000168738A JP 4259729 B2 JP4259729 B2 JP 4259729B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- bias
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
Description
【発明の属する技術分野】
本発明は、自動バイアス電圧調整回路に関する。
【0002】
【従来の技術】
従来、図4に示すように、温度補正回路104と、被バイアス回路105と、電圧オフセット回路106とを有した制御回路が知られている。
【0003】
上記被バイアス回路105には、入力信号101が入力されると共に、温度補正回路104にて温度補正をかけられたバイアス電圧103が印加される。そして、この被バイアス回路105は上記入力信号101を処理すると共に、その出力信号を、電圧オフセット回路106に入力し、ここではバイアス電圧103にオフセットを掛けて、出力信号102を出力する。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の構成では、上記制御回路の次段の回路(例えば、アナログ/ディジタル変換回路等)の入力オフセット電圧に合わせ、電圧オフセット回路106の出力電圧を調整しなければならない。
【0005】
また、上記制御回路が複数存在する場合、それぞれに温度補正回路104と、電圧オフセット回路105とを設けなければならず、回路が複雑化し、電源電圧の変動の影響を受けてしまう等の問題がある。
【0006】
そこで、本発明の目的は、従来技術が有する課題を解消し、電源電圧変動を自動的に補正し、出力信号のバイアス電圧を設定された電圧に制御可能にした自動バイアス電圧調整回路を提供することにある。
【0007】
【課題を解決するための手段】
請求項1記載の発明は、入力端子から入力される入力信号に、バイアス端子から入力されるバイアス電圧を印加し、検波回路を介して、オフセット電圧を加えられた出力信号として出力する、少なくとも一つの被バイアス回路と、上記被バイアス回路と同じ回路構成を有し、該入力端子は開放状態とされるとともに、該バイアス端子には上記被バイアス回路と同じバイアス電圧が入力され、出力信号として基準バイアス電圧を出力する基準バイアス回路と、基準電圧を発生する一つの基準電圧発生回路と、一つの電圧比較回路と、を備え、上記電圧比較回路は、上記基準バイアス電圧が、上記基準電圧と等しくなるように上記バイアス電圧を調整することにより、上記被バイアス回路の出力信号の上記オフセット電圧が上記基準電圧と等しくなるように制御する、ことを特徴とするものである。
【0008】
請求項2記載の発明は、請求項1記載のものにおいて、上記検波回路は、抵抗素子とコンデンサ素子とが並列接続され、その一端が接地され他端にダイオードのカソードが接続されて構成され、上記ダイオードのアノードに一端が接続された抵抗素子の他端に上記バイアス電圧が入力され、上記ダイオードのアノードに一端が接続されたコンデンサ素子の他端に上記入力信号が入力される、ことを特徴とする。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態を添付した図1〜図3を参照して説明する。
(第一実施形態)
図1に示す制御回路は、被バイアス回路221〜22nと、被バイアス回路221〜22nと同じ回路構成の基準バイアス回路231と、基準電圧発生回路232と、電圧比較回路235とを有して構成される。
【0011】
基準バイアス回路231から出力される基準バイアス電圧233は、電圧比較回路235の一方の入力部に入力され、基準電圧発生回路232から出力される基準電圧234は、上記電圧比較回路235の他方の入力部に入力される。電圧比較回路235から出力されるバイアス電圧236は、上記基準バイアス回路231と、複数の被バイアス回路221〜22nとに入力される。
【0012】
また、入力信号201〜20nは、それぞれ被バイアス回路221〜22nに入力され、この被バイアス回路221〜22nによって、上記バイアス電圧236が加算され、それぞれ出力信号212〜21nとして出力される。
【0013】
つぎに、上記制御回路の動作を説明する。
【0014】
電圧比較回路235を経たバイアス電圧236は、上述したように、基準バイアス回路231と、複数の被バイアス回路221〜22nとに入力される。このバイアス電圧236が基準バイアス回路231に印加されると、このバイアス電圧236をVbとした場合、この基準バイアス回路231からは、回路の特性に応じた直流のオフセット電圧が出力される。これが基準バイアス電圧233であり、その電圧はVrbである。一方、バイアス電圧236が被バイアス回路221〜22nに入力されると、それぞれの被バイアス回路221〜22nから出力される信号211〜21nには、このバイアス電圧236による直流のオフセット電圧Voが重畳される。
【0015】
ここで、オフセット電圧Voの制御目標値を生成する基準電圧発生回路232からの基準電圧234をVrとすると、電圧比較回路235は、Vrb(基準バイアス電圧233)>Vr(基準電圧234)であるとき、Vrb=Vrとなるように、バイアス電圧236を下げるように動作する。また、Vrb(基準バイアス電圧233)<Vr(基準電圧234)であるとき、Vrb=Vrとなるように、逆にバイアス電圧236を上げるように動作する。
【0016】
この実施形態では、電圧比較回路235の動作によって、基準バイアス電圧233と基準電圧234とを等しくするように制御される。
【0017】
上記バイアス電圧236は被バイアス回路221〜22nに印加され、この被バイアス回路221〜22nは上記基準バイアス回路231と同じ回路構成であるため、被バイアス回路221〜22nから出力される信号211〜21nの直流のオフセット電圧はVo=Vrとなる。
【0018】
ここで、基準電圧発生回路232が電源電圧の変動や温度の変化に対して一定の基準電圧234を発生する場合、基準バイアス電圧233が基準電圧234と同じになるようにバイアス電圧236を制御する。
【0019】
したがって、信号211〜21nのオフセット電圧Voは、温度変化や電源電圧の変化に関係なく一定に制御される。
【0020】
本実施形態では、電源電圧の変動に対する補償を自動的に行うことができるとともに、被バイアス回路が複数存在する場合、バイアス電圧の制御は入力信号の影響を受けないため、それぞれに温度補正回路や電圧オフセット回路を設ける必要がなく、回路構成が簡素化され、コスト低減が図られる。
(第二実施形態)
図2に示す制御回路は、図1に示す制御回路と同様に、被バイアス回路321〜32nと、被バイアス回路321〜32nと同じ回路構成の基準バイアス回路341と、アナログ−ディジタル変換回路(基準電圧発生回路)346と、電圧比較回路343とを有して構成される。
【0021】
基準バイアス回路341から出力される基準バイアス電圧342は、電圧比較回路343の一方の入力部に入力され、アナログ−ディジタル変換回路346からの基準電圧345は、電圧比較回路343の他方の入力部に入力され。電圧比較回路343から出力されるバイアス電圧344は、基準バイアス回路341のバイアス電圧の入力部と、被バイアス回路321〜32nのバイアス電圧の入力部とに入力される。
【0022】
被バイアス回路321〜32nには、入力信号301〜30nがそれぞれ入力され、この入力信号301〜30nにはバイアス電圧344が加算され、信号312〜31nのオフセット電圧として出力される。これらの信号312〜31nはアナログ−ディジタル変換回路346に入力され、ディジタル信号331〜33nに変換される。
【0023】
つぎに、上記制御回路の動作を説明する。
【0024】
バイアス電圧344をVbとし、基準バイアス回路341から出力される基準バイアス電圧342をVrbとし、アナログ−ディジタル変換回路346から出力される基準電圧345をVrとする。
【0025】
いま、Vrb(基準バイアス電圧)>Vr(基準電圧345)であるとき、電圧比較回路343はVrb=Vrとなるように、バイアス電圧344を下げるように動作する。また、Vrb(基準バイアス電圧)<Vr(基準電圧345)であるときは、逆に、Vrb=Vrとなるように、バイアス電圧344を上げるように動作する。これにより、基準バイアス電圧342は常に、Vrb=Vrとなるように制御される。
【0026】
上記バイアス電圧344は、被バイアス回路321〜32nに印加され、この被バイアス回路321〜32nは、基準バイアス回路341と同じ回路構成のため、被バイアス回路321〜32nから出力される信号311〜31nのオフセット電圧はVo=Vrとなる。
【0027】
これにより、アナログ−ディジタル変換回路346から出力される基準電圧345が、温度変化や電源電圧の変動により変化しても、信号311〜31nのオフセット電圧は常に基準電圧345と等しくなるように制御される。
【0028】
従って、信号311〜31nの基準値に対するアナログ−ディジタル変換回路346から出力されるディジタル信号331〜33nの基準値は温度変化や電源電圧の変化の影響を受けることがなく一定に制御される。
(第三実施形態)
図3に示す制御回路では、上述した被バイアス回路が、それぞれダイオード検波回路400で構成されている。ダイオード検波回路400では、入力信号401、402が、DCカットコンデンサ403、404を介して検波ダイオード407、408に入力される。その検波信号413、414は負荷抵抗409、410と平滑コンデンサ411、412とからなるフィルタを通してアナログ−ディジタル変換回路415に入力され、ここで変換された後、ディジタル信号416、417として出力される。
【0029】
このアナログ−ディジタル変換回路415の基準電圧418は、電圧比較器424の一方の入力部に入力される。この電圧比較器424から出力されるバイアス電圧425は、抵抗405、406を介して検波ダイオード407、408の入力部に接続される。
【0030】
また、上記バイアス電圧425は抵抗419を介して、基準ダイオード420の入力部に接続される。
【0031】
基準ダイオード420から出力される基準バイアス電圧423は負荷抵抗421と平滑コンデンサ422からなるフィルタを通して電圧比較器424の他方の入力部に接続される。
【0032】
つぎに、上記制御回路の動作を説明する。
【0033】
バイアス電圧425をVbとし、基準ダイオード420から出力される基準バイアス電圧423をVrbとし、アナログ−ディジタル変換回路415から出力される基準電圧418をVrとする。いま、Vrb(基準バイアス電圧)>Vr(基準電圧)であるとき、電圧比較回路424はVrb=Vrとなるように、バイアス電圧425を下げるように動作する。また、Vrb(基準バイアス電圧)<Vr(基準電圧)であるときは、逆に、Vrb=Vrとなるようにバイアス電圧425を上げるように動作する。これにより、基準バイアス電圧423は常に、Vrb=Vrとなるように制御される。
【0034】
同様にバイアス電圧425が検波ダイオード407、408の入力部に印加されているため、検波ダイオード407、408から出力される検波信号413、414のバイアス電圧はVo=Vrとなる。
【0035】
本制御回路では、アナログ−ディジタル変換回路415の入力のバイアス電圧がすべて基準電圧418に等しくなるように制御される。
【0036】
また、温度変化によるバイアス電圧の変化、電源電圧変動によるバイアス電圧の変化、およびアナログ−ディジタル変換回路の基準電圧のばらつき等に関係なく、各ダイオードから出力されるバイアス電圧は、アナログ−ディジタル変換回路の基準電圧となるように制御される。
【0037】
本実施形態では、アナログ−ディジタル回路415の基準電圧のばらつきに対し自動で追従するため、調整工数と電圧オフセット回路を削減できる。
【0038】
以上、一実施形態に基づいて本発明を説明したが、本発明は、これに限定されるものでないことは明らかである。
【0039】
例えば、上記実施形態では、被バイアス回路や、ダイオード検波回路を複数備えているが、これに限定されず、これらを一つ備えた制御回路にも本発明を適用可能なことはいうまでもない。
【0040】
【発明の効果】
本発明では、従来の制御回路に比べて、温度補正回路を削減でき、電源電圧の変動に対する補正を自動的に行うことができる。また、アナログ−ディジタル回路のばらつきに対し自動で追従するため、調整工数と電圧オフセット回路を削減することができる。
【図面の簡単な説明】
【図1】本発明による自動バイアス電圧調整回路の第一実施形態を示す回路図である。
【図2】第二実施形態を示す回路図である。
【図3】第三実施形態を示す回路図である。
【図4】従来の回路図である。
【符号の説明】
221〜22n 被バイアス回路
231 基準バイアス回路
232 基準電圧発生回路
233 基準バイアス電圧
234 基準電圧
235 電圧比較回路
236 バイアス電圧
201〜20n 入力信号
415 アナログ−ディジタル変換回路
Claims (2)
- 入力端子から入力される入力信号に、バイアス端子から入力されるバイアス電圧を印加し、検波回路を介して、オフセット電圧を加えられた出力信号として出力する、少なくとも一つの被バイアス回路と、
上記被バイアス回路と同じ回路構成を有し、該入力端子は開放状態とされるとともに、該バイアス端子には上記被バイアス回路と同じバイアス電圧が入力され、出力信号として基準バイアス電圧を出力する基準バイアス回路と、
基準電圧を発生する一つの基準電圧発生回路と、
一つの電圧比較回路と、を備え、
上記電圧比較回路は、上記基準バイアス電圧が、上記基準電圧と等しくなるように上記バイアス電圧を調整することにより、上記被バイアス回路の出力信号の上記オフセット電圧が上記基準電圧と等しくなるように制御する、
ことを特徴とする自動バイアス電圧調整回路。 - 上記検波回路は、抵抗素子とコンデンサ素子とが並列接続され、その一端が接地され他端にダイオードのカソードが接続されて構成され、
上記ダイオードのアノードに一端が接続された抵抗素子の他端に上記バイアス電圧が入力され、
上記ダイオードのアノードに一端が接続されたコンデンサ素子の他端に上記入力信号が入力される、
ことを特徴とする請求項1記載の自動バイアス電圧調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000168738A JP4259729B2 (ja) | 2000-06-06 | 2000-06-06 | 自動バイアス電圧調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000168738A JP4259729B2 (ja) | 2000-06-06 | 2000-06-06 | 自動バイアス電圧調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001352671A JP2001352671A (ja) | 2001-12-21 |
JP4259729B2 true JP4259729B2 (ja) | 2009-04-30 |
Family
ID=18671701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000168738A Expired - Fee Related JP4259729B2 (ja) | 2000-06-06 | 2000-06-06 | 自動バイアス電圧調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4259729B2 (ja) |
-
2000
- 2000-06-06 JP JP2000168738A patent/JP4259729B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001352671A (ja) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030231051A1 (en) | Reference ladder having improved feedback stability | |
US7956679B2 (en) | Differential amplifier with offset voltage trimming | |
WO2017094402A1 (ja) | スイッチング電源装置及び誤差補正方法 | |
US6204646B1 (en) | Power supply device | |
US10454374B2 (en) | Power supply | |
JP4259729B2 (ja) | 自動バイアス電圧調整回路 | |
US6798179B2 (en) | Stabilized direct-current power supply device | |
JPH10276048A (ja) | オフセット補償回路 | |
JP2000214029A (ja) | 圧力センサ回路 | |
US10739325B2 (en) | Air-fuel ratio sensor control apparatus | |
EP1164695B1 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
US7589505B2 (en) | Power supply with reliable voltage feedback control independent of any ground voltage difference | |
JPH11136114A (ja) | 光電スイッチ | |
JPS6339921B2 (ja) | ||
JP3536936B2 (ja) | 対数増幅器 | |
US6297756B1 (en) | Analog-to-digital conversion device | |
JPH11220412A (ja) | 送信機の出力電力検出回路 | |
JPH10190463A (ja) | 信号処理装置 | |
JP2021189109A (ja) | センサ駆動回路 | |
JP2504077Y2 (ja) | ポテンショメ―タからのアナログデ―タ処理装置 | |
JP2000337982A (ja) | 圧力センサ回路 | |
JPH07128085A (ja) | 制御回路 | |
US6051988A (en) | Pulse width controlling logic circuit | |
JPS63121320A (ja) | 誤差補正回路付da変換器 | |
JPH08292816A (ja) | 直流安定化電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |