JP3072750B2 - 座標入力装置 - Google Patents
座標入力装置Info
- Publication number
- JP3072750B2 JP3072750B2 JP34098991A JP34098991A JP3072750B2 JP 3072750 B2 JP3072750 B2 JP 3072750B2 JP 34098991 A JP34098991 A JP 34098991A JP 34098991 A JP34098991 A JP 34098991A JP 3072750 B2 JP3072750 B2 JP 3072750B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- resistive film
- transistor
- voltage
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、スペーサを介し対向配
置された抵抗膜間の接触位置座標を、一方の抵抗膜両端
間に電圧を印加した状態で他方の抵抗膜介して接触点の
電圧を測定することにより検出する座標入力装置に関す
る。
置された抵抗膜間の接触位置座標を、一方の抵抗膜両端
間に電圧を印加した状態で他方の抵抗膜介して接触点の
電圧を測定することにより検出する座標入力装置に関す
る。
【０００２】
【従来の技術】この種の座標入力装置は、例えば、ディ
スプレイ装置の画面上に重ねることにより、押圧点の位
置と表示位置とを対応させることができ、入出力一体装
置として用いられ、例えば特開昭５６−１１５８０号公
報に開示されている。
スプレイ装置の画面上に重ねることにより、押圧点の位
置と表示位置とを対応させることができ、入出力一体装
置として用いられ、例えば特開昭５６−１１５８０号公
報に開示されている。
【０００３】この座標入力装置は、２枚の抵抗膜をスペ
ーサを介して対向配置し、各抵抗膜について、抵抗膜上
の両端部に２つの線状膜電極を互いに平行にして形成
し、一方の電極にトランジスタを介して高電位ＶCCを印
加し他方の電極にトランジスタを介して０Ｖを印加す
る。そして、一方の抵抗膜上の両電極に接続されたトラ
ンジスタをオンにしてこの抵抗膜上に電位分布を形成
し、他方の抵抗膜上の両電極に接続されたトランジスタ
をオフにした状態で、該他方の抵抗膜上の一方の電極の
電圧Ｖを測定し、Ｖ／ＶCCを接触点の位置座標として出
力する。
ーサを介して対向配置し、各抵抗膜について、抵抗膜上
の両端部に２つの線状膜電極を互いに平行にして形成
し、一方の電極にトランジスタを介して高電位ＶCCを印
加し他方の電極にトランジスタを介して０Ｖを印加す
る。そして、一方の抵抗膜上の両電極に接続されたトラ
ンジスタをオンにしてこの抵抗膜上に電位分布を形成
し、他方の抵抗膜上の両電極に接続されたトランジスタ
をオフにした状態で、該他方の抵抗膜上の一方の電極の
電圧Ｖを測定し、Ｖ／ＶCCを接触点の位置座標として出
力する。
【０００４】
【発明が解決しようとする課題】しかし、接触点の位置
座標は正確には、オンになっているＶCC側トランジスタ
のエミッタ・コレクタ間電圧をΔＶC とし、オンになっ
ているグランド側トランジスタのエミッタ・コレクタ間
電圧をΔＶG とすると、 （Ｖ−ΔＶG ）／（ＶCC−ΔＶC −ΔＶG ） となる。通常、抵抗膜の電極間抵抗は１００〜１０００
Ω程度であり、トランジスタのオン抵抗は数Ωであり、
また、トランジスタのオン抵抗は温度によって変化する
ので、座標検出精度が低下し、また、温度によって検出
座標が変化する。
座標は正確には、オンになっているＶCC側トランジスタ
のエミッタ・コレクタ間電圧をΔＶC とし、オンになっ
ているグランド側トランジスタのエミッタ・コレクタ間
電圧をΔＶG とすると、 （Ｖ−ΔＶG ）／（ＶCC−ΔＶC −ΔＶG ） となる。通常、抵抗膜の電極間抵抗は１００〜１０００
Ω程度であり、トランジスタのオン抵抗は数Ωであり、
また、トランジスタのオン抵抗は温度によって変化する
ので、座標検出精度が低下し、また、温度によって検出
座標が変化する。
【０００５】本発明の目的は、このような問題点に鑑
み、簡単な構成で接触点の位置座標を温度によらず精度
よく検出することができる座標入力装置を提供すること
にある。
み、簡単な構成で接触点の位置座標を温度によらず精度
よく検出することができる座標入力装置を提供すること
にある。
【０００６】
【課題を解決するための手段及びその作用】本発明に係
る座標入力装置を、実施例図中の対応する構成要素の符
号を引用して説明する。
る座標入力装置を、実施例図中の対応する構成要素の符
号を引用して説明する。
【０００７】本発明では、例えば図１に示す如く、２枚
の抵抗膜１３、２３をスペーサを介して対向配置し、各
抵抗膜について、抵抗膜上に２つの電極を形成し一方の
電極１１、２１にスイッチ素子としてのトランジスタＴ
１１、Ｔ２１を介して高電位を印加し他方の電極１２、
２２にスイッチ素子としてのトランジスタＴ１２、Ｔ２
２を介して低電位を印加する座標入力装置において、一
方の抵抗膜１３上の両電極１１、１２に接続されたトラ
ンジスタＴ１１、Ｔ１２をオンにしかつ他方の抵抗膜２
３上の両電極２１、２２に接続されたトランジスタＴ２
１、Ｔ２２をオフにした状態で、該一方の抵抗膜１３上
の両電極１１、１２の電圧Ｖ11、Ｖ12及び該他方の抵抗
膜２３上の電極２１又は２２の電圧Ｖ21又はＶ22を測定
し、該他方の抵抗膜２３上の両電極２１、２２に接続さ
れたトランジスタＴ２１、Ｔ２２をオンにしかつ該一方
の抵抗膜１３上の両電極１１、１２に接続されたトラン
ジスタＴ１１、Ｔ１２をオフにした状態で、該他方の抵
抗膜２３上の両電極２１、２２の電圧Ｖ21、Ｖ22及び該
一方の抵抗膜１３上の電極１１又は１２の電圧Ｖ11又は
Ｖ12を測定し、これらの測定電圧に基づいて抵抗膜１
３、２３間の接触点の座標を検出する座標検出手段を備
えている。
の抵抗膜１３、２３をスペーサを介して対向配置し、各
抵抗膜について、抵抗膜上に２つの電極を形成し一方の
電極１１、２１にスイッチ素子としてのトランジスタＴ
１１、Ｔ２１を介して高電位を印加し他方の電極１２、
２２にスイッチ素子としてのトランジスタＴ１２、Ｔ２
２を介して低電位を印加する座標入力装置において、一
方の抵抗膜１３上の両電極１１、１２に接続されたトラ
ンジスタＴ１１、Ｔ１２をオンにしかつ他方の抵抗膜２
３上の両電極２１、２２に接続されたトランジスタＴ２
１、Ｔ２２をオフにした状態で、該一方の抵抗膜１３上
の両電極１１、１２の電圧Ｖ11、Ｖ12及び該他方の抵抗
膜２３上の電極２１又は２２の電圧Ｖ21又はＶ22を測定
し、該他方の抵抗膜２３上の両電極２１、２２に接続さ
れたトランジスタＴ２１、Ｔ２２をオンにしかつ該一方
の抵抗膜１３上の両電極１１、１２に接続されたトラン
ジスタＴ１１、Ｔ１２をオフにした状態で、該他方の抵
抗膜２３上の両電極２１、２２の電圧Ｖ21、Ｖ22及び該
一方の抵抗膜１３上の電極１１又は１２の電圧Ｖ11又は
Ｖ12を測定し、これらの測定電圧に基づいて抵抗膜１
３、２３間の接触点の座標を検出する座標検出手段を備
えている。
【０００８】α及びβを比例定数とすると、例えば、一
方の検出座標は、 α（Ｖ11−Ｖ22）／（Ｖ21−Ｖ22） と表され、他方の座標は、 β（Ｖ22−Ｖ12）／（Ｖ11−Ｖ12） と表される。
方の検出座標は、 α（Ｖ11−Ｖ22）／（Ｖ21−Ｖ22） と表され、他方の座標は、 β（Ｖ22−Ｖ12）／（Ｖ11−Ｖ12） と表される。
【０００９】本発明によれば、スイッチ素子としてのト
ランジスタＴ１１、Ｔ１２、Ｔ２１及びＴ２２のオン抵
抗による電圧降下が補正されるので、接触点の位置座標
を温度によらず精度よく検出することができる。また、
従来２つの電極の電圧を測定していたのを、本案では４
つの電極の電圧を測定しているだけであるので、構成が
簡単である。
ランジスタＴ１１、Ｔ１２、Ｔ２１及びＴ２２のオン抵
抗による電圧降下が補正されるので、接触点の位置座標
を温度によらず精度よく検出することができる。また、
従来２つの電極の電圧を測定していたのを、本案では４
つの電極の電圧を測定しているだけであるので、構成が
簡単である。
【００１０】
【実施例】以下、図面に基づいて本発明の一実施例を説
明する。
明する。
【００１１】図１は、抵抗膜を用いた座標入力装置の構
成を示す。この装置の座標検出部は、図２にも示す如
く、ＰＥＴ等の透明可撓性かつ絶縁性のシート１０とシ
ート２０とが透明絶縁体のスペーサ３０を介して対向配
置されている。シート１０とシート２０の対向面にはそ
れぞれ、ＩＴＯ等の透明な抵抗膜１３及び２３が被着さ
れている。シート１０上をスティックＰで押圧すると、
押圧点で抵抗膜１３と抵抗膜２３とが接触する。
成を示す。この装置の座標検出部は、図２にも示す如
く、ＰＥＴ等の透明可撓性かつ絶縁性のシート１０とシ
ート２０とが透明絶縁体のスペーサ３０を介して対向配
置されている。シート１０とシート２０の対向面にはそ
れぞれ、ＩＴＯ等の透明な抵抗膜１３及び２３が被着さ
れている。シート１０上をスティックＰで押圧すると、
押圧点で抵抗膜１３と抵抗膜２３とが接触する。
【００１２】図１に示す如く、抵抗膜１３上には、その
両端部に線状導電膜で形成された電極１１と電極１２と
が互いに平行に接合され、同様に、抵抗膜２３上には、
その両端部に電極２１と電極２２とが互いに平行かつ電
極１１及び１２と直角に接合されている。電極１１、１
２、２１及び２２はそれぞれ、ＰＮＰ型トランジスタＴ
１１、ＮＰＮ型トランジスタＴ１２、ＰＮＰ型トランジ
スタＴ２１及びＮＰＮ型トランジスタＴ２２のコレクタ
に接続されている。ＰＮＰ型トランジスタＴ１１及びＴ
２１のエミッタは共通に電源供給線ＶCCに接続され、Ｎ
ＰＮ型トランジスタＴ１２及びＴ２２のエミッタは共通
にグランド線に接続されている。また、接触検出のため
に、ＰＮＰ型トランジスタＴ１３のエミッタが電源供給
線ＶCCに接続され、ＰＮＰ型トランジスタＴ１３のコレ
クタがプルダウン抵抗器１４を介して電極１１に接続さ
れている。
両端部に線状導電膜で形成された電極１１と電極１２と
が互いに平行に接合され、同様に、抵抗膜２３上には、
その両端部に電極２１と電極２２とが互いに平行かつ電
極１１及び１２と直角に接合されている。電極１１、１
２、２１及び２２はそれぞれ、ＰＮＰ型トランジスタＴ
１１、ＮＰＮ型トランジスタＴ１２、ＰＮＰ型トランジ
スタＴ２１及びＮＰＮ型トランジスタＴ２２のコレクタ
に接続されている。ＰＮＰ型トランジスタＴ１１及びＴ
２１のエミッタは共通に電源供給線ＶCCに接続され、Ｎ
ＰＮ型トランジスタＴ１２及びＴ２２のエミッタは共通
にグランド線に接続されている。また、接触検出のため
に、ＰＮＰ型トランジスタＴ１３のエミッタが電源供給
線ＶCCに接続され、ＰＮＰ型トランジスタＴ１３のコレ
クタがプルダウン抵抗器１４を介して電極１１に接続さ
れている。
【００１３】ＰＮＰ型トランジスタＴ１１及びＴ２１の
コレクタはそれぞれ、入力が高インピーダンスのアクテ
ィブローパスフィルタ４１及び４２を介してＡ／Ｄ変換
器４５のチャンネルＣＨ１及びＣＨ２のアナログ入力端
子に接続され、ＮＰＮ型トランジスタＴ１２及びＴ２２
のコレクタはそれぞれ、入力が高インピーダンスのアク
ティブローパスフィルタ４４及び４３を介してＡ／Ｄ変
換器４５のチャンネルＣＨ４及びＣＨ３のアナログ入力
端子に接続されている。Ａ／Ｄ変換器４５のデジタル出
力はマイクロコンピュータ４６に供給され、Ａ／Ｄ変換
器４５の入力のチャンネルＣＨ１〜ＣＨ４の選択及びデ
ジタル変換開始は、マイクロコンピュータ４６により制
御される。また、マイクロコンピュータ４６のデータ出
力端子ＤＯ１、ＤＯ２、ＤＯ３、ＤＯ４及びＤＯ５はそ
れぞれ、ＰＮＰ型トランジスタＴ１３、Ｔ１１、Ｔ２
１、ＮＰＮ型トランジスタＴ２２及びＴ１２のベースに
接続されている。
コレクタはそれぞれ、入力が高インピーダンスのアクテ
ィブローパスフィルタ４１及び４２を介してＡ／Ｄ変換
器４５のチャンネルＣＨ１及びＣＨ２のアナログ入力端
子に接続され、ＮＰＮ型トランジスタＴ１２及びＴ２２
のコレクタはそれぞれ、入力が高インピーダンスのアク
ティブローパスフィルタ４４及び４３を介してＡ／Ｄ変
換器４５のチャンネルＣＨ４及びＣＨ３のアナログ入力
端子に接続されている。Ａ／Ｄ変換器４５のデジタル出
力はマイクロコンピュータ４６に供給され、Ａ／Ｄ変換
器４５の入力のチャンネルＣＨ１〜ＣＨ４の選択及びデ
ジタル変換開始は、マイクロコンピュータ４６により制
御される。また、マイクロコンピュータ４６のデータ出
力端子ＤＯ１、ＤＯ２、ＤＯ３、ＤＯ４及びＤＯ５はそ
れぞれ、ＰＮＰ型トランジスタＴ１３、Ｔ１１、Ｔ２
１、ＮＰＮ型トランジスタＴ２２及びＴ１２のベースに
接続されている。
【００１４】マイクロコンピュータ４６は、抵抗膜１３
と抵抗膜２３とが接触したことを検出した後に、接触点
の座標を検出する。最初に、マイクロコンピュータ４６
によるＸ座標検出手順を図３に基づいて説明する。以
下、括弧内の数値は図中のステップ識別番号を表す。
と抵抗膜２３とが接触したことを検出した後に、接触点
の座標を検出する。最初に、マイクロコンピュータ４６
によるＸ座標検出手順を図３に基づいて説明する。以
下、括弧内の数値は図中のステップ識別番号を表す。
【００１５】（５０）ＰＮＰ型トランジスタＴ１３及び
ＮＰＮ型トランジスタＴ２２をオンにし、ＰＮＰ型トラ
ンジスタＴ１１、ＮＰＮ型トランジスタＴ１２及びＰＮ
Ｐ型トランジスタＴ２１をオフにする。
ＮＰＮ型トランジスタＴ２２をオンにし、ＰＮＰ型トラ
ンジスタＴ１１、ＮＰＮ型トランジスタＴ１２及びＰＮ
Ｐ型トランジスタＴ２１をオフにする。
【００１６】（５１）Ａ／Ｄ変換器４５のチャンネルＣ
Ｈ１を選択し、Ａ／Ｄ変換器４５から電圧Ｖ11のデジタ
ル値を読み込む。
Ｈ１を選択し、Ａ／Ｄ変換器４５から電圧Ｖ11のデジタ
ル値を読み込む。
【００１７】（５２）Ｖ11＞ＶTであれば抵抗膜１３と
抵抗膜２３とが非接触であると判定し、ステップ５１へ
戻る。Ｖ11≦ＶTであれば、抵抗膜１３と抵抗膜２３と
が接触したと判定し、次のステップ５３へ進む。Ｖ
Tは、例えば０．５ＶCCである。
抵抗膜２３とが非接触であると判定し、ステップ５１へ
戻る。Ｖ11≦ＶTであれば、抵抗膜１３と抵抗膜２３と
が接触したと判定し、次のステップ５３へ進む。Ｖ
Tは、例えば０．５ＶCCである。
【００１８】（５３）ＰＮＰ型トランジスタＴ１３をオ
フにし、ＰＮＰ型トランジスタＴ２１をオンにする。
フにし、ＰＮＰ型トランジスタＴ２１をオンにする。
【００１９】（５４）Ａ／Ｄ変換器４５のチャンネルＣ
Ｈ１、ＣＨ２及びＣＨ３を順に選択し、電圧Ｖ11、Ｖ21
及びＶ22のデジタル値に読み込む。
Ｈ１、ＣＨ２及びＣＨ３を順に選択し、電圧Ｖ11、Ｖ21
及びＶ22のデジタル値に読み込む。
【００２０】（５５）α（Ｖ11−Ｖ22）／（Ｖ21−
Ｖ22）を接触点のＸ座標とする。ここに、αは比例定数
である。
Ｖ22）を接触点のＸ座標とする。ここに、αは比例定数
である。
【００２１】このようにすれば、ＰＮＰ型トランジスタ
Ｔ２１及びＮＰＮ型トランジスタＴ２２のオン抵抗によ
る座標検出精度の低下が無くなり、温度変動によりＰＮ
Ｐ型トランジスタＴ２１及びＮＰＮ型トランジスタＴ２
２のオン抵抗が変化しても、Ｘ座標を正確に検出するこ
とができる。
Ｔ２１及びＮＰＮ型トランジスタＴ２２のオン抵抗によ
る座標検出精度の低下が無くなり、温度変動によりＰＮ
Ｐ型トランジスタＴ２１及びＮＰＮ型トランジスタＴ２
２のオン抵抗が変化しても、Ｘ座標を正確に検出するこ
とができる。
【００２２】次に、Ｙ座標検出手順を図４に基づいて説
明する。
明する。
【００２３】ステップ６０〜６２は図３のステップ５０
〜５２と同一であり、その重複説明を省略する。
〜５２と同一であり、その重複説明を省略する。
【００２４】（６３）ＰＮＰ型トランジスタＴ１３及び
ＮＰＮ型トランジスタＴ２２をオフにし、ＰＮＰ型トラ
ンジスタＴ１１及びＮＰＮ型トランジスタＴ１２をオン
にする。ＰＮＰ型トランジスタＴ２１はオフになってい
る。
ＮＰＮ型トランジスタＴ２２をオフにし、ＰＮＰ型トラ
ンジスタＴ１１及びＮＰＮ型トランジスタＴ１２をオン
にする。ＰＮＰ型トランジスタＴ２１はオフになってい
る。
【００２５】（５４）Ａ／Ｄ変換器４５のチャンネルＣ
Ｈ１、ＣＨ３及びＣＨ４を順に選択し、電圧Ｖ11、Ｖ22
及びＶ12のデジタル値に読み込む。
Ｈ１、ＣＨ３及びＣＨ４を順に選択し、電圧Ｖ11、Ｖ22
及びＶ12のデジタル値に読み込む。
【００２６】（５５）β（Ｖ22−Ｖ12）／（Ｖ11−
Ｖ12）を接触点のＹ座標とする。ここに、βは比例定数
である。
Ｖ12）を接触点のＹ座標とする。ここに、βは比例定数
である。
【００２７】このようにすれば、ＰＮＰ型トランジスタ
Ｔ１１及びＮＰＮ型トランジスタＴ１２のオン抵抗によ
る座標検出精度の低下が無くなり、温度変動によりＰＮ
Ｐ型トランジスタＴ１１及びＮＰＮ型トランジスタＴ１
２のオン抵抗が変化しても、Ｙ座標を正確に検出するこ
とができる。
Ｔ１１及びＮＰＮ型トランジスタＴ１２のオン抵抗によ
る座標検出精度の低下が無くなり、温度変動によりＰＮ
Ｐ型トランジスタＴ１１及びＮＰＮ型トランジスタＴ１
２のオン抵抗が変化しても、Ｙ座標を正確に検出するこ
とができる。
【００２８】
【発明の効果】以上説明した如く、本発明に係る座標入
力装置によれば、従来２つの電極の電圧を測定していた
のを、４つの電極の電圧を測定しているだけであるの
で、構成が簡単であり、また、抵抗膜上の電極に接続さ
れたスイッチ素子としてのトランジスタのオン抵抗によ
る電圧降下が補正されるので、接触点の位置座標を温度
によらず精度よく検出することができるという効果を奏
する。
力装置によれば、従来２つの電極の電圧を測定していた
のを、４つの電極の電圧を測定しているだけであるの
で、構成が簡単であり、また、抵抗膜上の電極に接続さ
れたスイッチ素子としてのトランジスタのオン抵抗によ
る電圧降下が補正されるので、接触点の位置座標を温度
によらず精度よく検出することができるという効果を奏
する。
【図１】本発明の一実施例の座標入力装置構成図であ
る。
る。
【図２】押圧状態を示す座標入力パネル断面図である。
【図３】Ｘ座標検出手順を示すフローチャートである。
【図４】Ｙ座標検出手順を示すフローチャートである。
１０、２０ シート １３、２３ 抵抗膜 １４ プルダウン抵抗器 ３０ スペーサ Ｔ１１、Ｔ１３、Ｔ２１ ＰＮＰ型トランジスタ Ｔ１２、Ｔ２２ ＮＰＮ型トランジスタ ４１〜４４ アクティブローパスフィルタ ４５ Ａ／Ｄ変換器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−290921（ＪＰ，Ａ) 特開 平４−337819（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 ２枚の抵抗膜（１３、２３）をスペーサ
（３０）を介して対向配置し、各該抵抗膜について、該
抵抗膜上に２つの電極（１１、１２、２１、２２）を形
成し一方の該電極にトランジスタ（Ｔ１１、Ｔ２１）を
介して高電位を印加し他方の該電極にトランジスタ（Ｔ
１２、Ｔ２２）を介して低電位を印加する座標入力装置
において、 一方の該抵抗膜（１３）上の両電極に接続されたトラン
ジスタをオンにしかつ他方の該抵抗膜（２３）上の両電
極に接続されたトランジスタをオフにした状態で、該一
方の抵抗膜（１３）上の両電極の電圧（Ｖ11、Ｖ12）及
び該他方の抵抗膜（２３）上の電極の電圧（Ｖ21）を測
定し、該他方の抵抗膜（２３）上の両電極に接続された
トランジスタをオンにしかつ該一方の抵抗膜（１３）上
の両電極に接続されたトランジスタをオフにした状態
で、該他方の抵抗膜（２３）上の両電極の電圧（Ｖ21、
Ｖ22）及び該一方の抵抗膜（１３）上の電極の電圧（Ｖ
11）を測定し、これらの測定電圧に基づいて該抵抗膜
（１３、２３）間の接触点の座標を検出する座標検出手
段を有することを特徴とする座標入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34098991A JP3072750B2 (ja) | 1991-12-24 | 1991-12-24 | 座標入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34098991A JP3072750B2 (ja) | 1991-12-24 | 1991-12-24 | 座標入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05173696A JPH05173696A (ja) | 1993-07-13 |
| JP3072750B2 true JP3072750B2 (ja) | 2000-08-07 |
Family
ID=18342174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34098991A Expired - Fee Related JP3072750B2 (ja) | 1991-12-24 | 1991-12-24 | 座標入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072750B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102171187B1 (ko) | 2018-09-26 | 2020-10-28 | 아보와르 인터내셔널 컴퍼니. 엘티디. | 브레지어 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200133A (ja) * | 1993-12-28 | 1995-08-04 | Casio Comput Co Ltd | ペン入力装置 |
| JP4656141B2 (ja) * | 2007-12-28 | 2011-03-23 | ブラザー工業株式会社 | タッチパネル駆動回路、座標入力装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290921A (ja) * | 1986-06-10 | 1987-12-17 | Omron Tateisi Electronics Co | 座標入力装置 |
| JP2653934B2 (ja) * | 1991-05-15 | 1997-09-17 | シャープ株式会社 | 座標入力装置 |
-
1991
- 1991-12-24 JP JP34098991A patent/JP3072750B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102171187B1 (ko) | 2018-09-26 | 2020-10-28 | 아보와르 인터내셔널 컴퍼니. 엘티디. | 브레지어 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05173696A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236160B2 (en) | Apparatus and method for driving a touch panel having a variable resistor for maintaining a desired voltage difference between electrodes | |
| JP3168571B2 (ja) | Ｍｏｓトランジスタの電流を検出する装置及び方法 | |
| KR20020010652A (ko) | 동작 전압의 온도 보상 수단을 갖는 트위스티드 네마틱액정 디스플레이 디바이스 | |
| US6816153B2 (en) | Touch-panel device | |
| JP3190407B2 (ja) | タッチパネル装置 | |
| JP3072750B2 (ja) | 座標入力装置 | |
| CN113691236A (zh) | 温度补偿宽带信号衰减电路及其控制方法 | |
| US4267468A (en) | Temperature sensing circuit | |
| JPH03201120A (ja) | 抵抗膜式タッチパネル | |
| JPH05173695A (ja) | 座標入力装置 | |
| JPH0328325Y2 (ja) | ||
| JPS6255629B2 (ja) | ||
| JPS61251214A (ja) | 電源回路 | |
| JPS5890235A (ja) | 位置検出装置 | |
| JPS648370B2 (ja) | ||
| JP3195487B2 (ja) | 座標検出装置 | |
| JPS5820938Y2 (ja) | メ−タ装置 | |
| JPH0113124B2 (ja) | ||
| JPS6027965Y2 (ja) | メ−タ駆動回路 | |
| JP3175404B2 (ja) | くし形フィルター用インピーダンス素子調整装置 | |
| JPH0535293Y2 (ja) | ||
| JPH07334288A (ja) | 抵抗膜タブレット制御装置 | |
| JPS623634B2 (ja) | ||
| JPH0248922Y2 (ja) | ||
| JPH08221184A (ja) | パネルの座標検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |