JP3067865B2 - 光半導体素子の実装構造 - Google Patents
光半導体素子の実装構造Info
- Publication number
- JP3067865B2 JP3067865B2 JP3302086A JP30208691A JP3067865B2 JP 3067865 B2 JP3067865 B2 JP 3067865B2 JP 3302086 A JP3302086 A JP 3302086A JP 30208691 A JP30208691 A JP 30208691A JP 3067865 B2 JP3067865 B2 JP 3067865B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- electronic circuit
- lead
- light receiving
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【０００１】
【産業上の利用分野】本発明は光半導体素子の実装構造
に関する。
に関する。
【０００２】一般に、光半導体素子の実装構造は、電子
回路素子と電気的に接続された状態で、且つ受光面又は
発光面を所定の向きとして実装された構造である。
回路素子と電気的に接続された状態で、且つ受光面又は
発光面を所定の向きとして実装された構造である。
【０００３】特に、光半導体素子が、複数の受光部又は
発光部を整列して有する構造においては、各チャンネル
間の信号の時間差（スキュー）が発生しにくいこと、他
のチャンネルからの信号のもれ（クロストーク）がない
こと、及び光ファイバに先端の斜め加工等を必要としな
い簡単なものであることが望ましい。
発光部を整列して有する構造においては、各チャンネル
間の信号の時間差（スキュー）が発生しにくいこと、他
のチャンネルからの信号のもれ（クロストーク）がない
こと、及び光ファイバに先端の斜め加工等を必要としな
い簡単なものであることが望ましい。
【０００４】
【従来の技術】図９は従来の一例を示す。
【０００５】１は光半導体素子であり、受光面２を垂直
とされて実装してあり、且つワイヤ３を介して電子回路
素子４と電気的に接続してある。
とされて実装してあり、且つワイヤ３を介して電子回路
素子４と電気的に接続してある。
【０００６】図１０は従来の別の例を示す。
【０００７】光半導体素子１０は、フリップチップ式
に、電子回路素子１１の上面に実装してある。
に、電子回路素子１１の上面に実装してある。
【０００８】
【発明が解決しようとする課題】図９の構造では、光フ
ァイバ５は、先端を特別に加工することなく、且つ金属
ベース６と平行に配することが可能であるけれども、ワ
イヤ３を使用しているため、一本一本のワイヤ３の長さ
にばらつきが出易く、これが原因で前記のスキューが発
生し易い。又、ワイヤは周波数特性劣化、クロストーク
特性の劣化の原因となる。
ァイバ５は、先端を特別に加工することなく、且つ金属
ベース６と平行に配することが可能であるけれども、ワ
イヤ３を使用しているため、一本一本のワイヤ３の長さ
にばらつきが出易く、これが原因で前記のスキューが発
生し易い。又、ワイヤは周波数特性劣化、クロストーク
特性の劣化の原因となる。
【０００９】図１０の構造では、光半導体素子１０と電
子回路素子１１との電気的接続はばらつきなく信頼性良
くなされるけれども、受光面１２が水平面であるため、
光ファイバ１３を水平に配するためには、先端を斜め加
工して斜面１４とする必要がある（なお、光ファイバを
垂直とすると光ファイバの設置がしにくくなる）。
子回路素子１１との電気的接続はばらつきなく信頼性良
くなされるけれども、受光面１２が水平面であるため、
光ファイバ１３を水平に配するためには、先端を斜め加
工して斜面１４とする必要がある（なお、光ファイバを
垂直とすると光ファイバの設置がしにくくなる）。
【００１０】また、複数本の光ファイバを並べる場合に
は、各光ファイバの斜面１４を精度良く揃えにくい。
は、各光ファイバの斜面１４を精度良く揃えにくい。
【００１１】そこで、本発明は、電子回路素子との電気
的接続にリードを利用し、電気的接続のばらつきを無く
し且つ受光面を任意の向きとすることを可能とした光半
導体素子の実装構造を提供することを目的とする。
的接続にリードを利用し、電気的接続のばらつきを無く
し且つ受光面を任意の向きとすることを可能とした光半
導体素子の実装構造を提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１の発明は、表面
が受光面又は発光面であり、裏面に電極を有する光半導
体素子を電子回路素子と電気的に接続して実装してなる
構造において、上記光半導体素子が上記電極にリードを
介して上記電子回路素子と電気的に接続され、且つ上記
リードを折り曲げられて、上記受光面又は発光面をリー
ドの引出し方向に対して垂直とされた構成としたもので
ある。
が受光面又は発光面であり、裏面に電極を有する光半導
体素子を電子回路素子と電気的に接続して実装してなる
構造において、上記光半導体素子が上記電極にリードを
介して上記電子回路素子と電気的に接続され、且つ上記
リードを折り曲げられて、上記受光面又は発光面をリー
ドの引出し方向に対して垂直とされた構成としたもので
ある。
【００１３】請求項２の発明は、表面が受光面又は発光
面であり、裏面に電極を有する光半導体素子を、電子回
路素子と電気的に接続して実装してなる構造において、
誘電体製ベースシートの表面に配線パターン、裏面にア
ース基板を有し、可撓性を有する実装部材が、直角に折
り曲げられて、上記配線パターンの先端が垂直面として
固定され、且つ上記光半導体素子が、その電極を、上記
配線パターンの先端と電気的に接続して、上記受光面又
は発光面を垂直とされた構成としたものである。
面であり、裏面に電極を有する光半導体素子を、電子回
路素子と電気的に接続して実装してなる構造において、
誘電体製ベースシートの表面に配線パターン、裏面にア
ース基板を有し、可撓性を有する実装部材が、直角に折
り曲げられて、上記配線パターンの先端が垂直面として
固定され、且つ上記光半導体素子が、その電極を、上記
配線パターンの先端と電気的に接続して、上記受光面又
は発光面を垂直とされた構成としたものである。
【００１４】
【作用】請求項１の発明において、電極にリードを接続
した構成は、電気的接続部分の長さを高精度とするよう
に作用する。
した構成は、電気的接続部分の長さを高精度とするよう
に作用する。
【００１５】また、リードを折り曲げた構成は、受光面
又は発光面を垂直とするように作用する。
又は発光面を垂直とするように作用する。
【００１６】請求項２の発明において、配線パターン
は、電気的接続部分の長さを高精度とするように作用す
る。
は、電気的接続部分の長さを高精度とするように作用す
る。
【００１７】実装部材を直角に折り曲げた構成は、受光
面又は発光面を垂直とするように作用する。
面又は発光面を垂直とするように作用する。
【００１８】誘電体製ベースシート及びアース基板は、
配線パターンをストリップラインとするように作用す
る。
配線パターンをストリップラインとするように作用す
る。
【００１９】
【実施例】図１は本発明の光半導体素子の実装構造の一
実施例を示す。
実施例を示す。
【００２０】２０は光電変換装置であり、ケース２１内
部に、ピン−フォトダイオード（ＰＩＮ−ＰＤ）アレイ
２２と電子回路素子又は電子回路を搭載した基板２３と
が組込まれており、且つケース２１の一方の側板部２１
ｂに光ファイバアレイ２４の先端が接続してあり、ケー
ス２１の他方の側板部２１ｃより端子２５が突出してい
る。
部に、ピン−フォトダイオード（ＰＩＮ−ＰＤ）アレイ
２２と電子回路素子又は電子回路を搭載した基板２３と
が組込まれており、且つケース２１の一方の側板部２１
ｂに光ファイバアレイ２４の先端が接続してあり、ケー
ス２１の他方の側板部２１ｃより端子２５が突出してい
る。
【００２１】ケース２１のベース部２１ａの外面にはヒ
ートシンク２６が設けてあり、このベース部２１ａの内
面に電子回路素子又は電子回路を搭載した基板２３が固
着してある。
ートシンク２６が設けてあり、このベース部２１ａの内
面に電子回路素子又は電子回路を搭載した基板２３が固
着してある。
【００２２】ＰＤアレイ２２の背面の一の電極２７に
は、信号線としてのリード２８が接続してあり、別の共
通電極２９にはリード３０が接続してある。
は、信号線としてのリード２８が接続してあり、別の共
通電極２９にはリード３０が接続してある。
【００２３】リード２８の他端が電子回路素子又は電子
回路を搭載した基板２３上のパッド３１と接続してあ
る。
回路を搭載した基板２３上のパッド３１と接続してあ
る。
【００２４】リード３０は、ポリイミド製のベースシー
ト本体３２より延出している。
ト本体３２より延出している。
【００２５】シート本体３２には、リード３０とは反対
側の面にインバー又はコバール製のアース基板３３が固
着してある。
側の面にインバー又はコバール製のアース基板３３が固
着してある。
【００２６】シート本体３２が、アース基板３３をケー
ス２１の側板部２１ｂの内面に固着されて側板２１ｂに
固定してある。
ス２１の側板部２１ｂの内面に固着されて側板２１ｂに
固定してある。
【００２７】これにより、ＰＤアレイ２２は、リード２
８，３０により支持されて、且つ符号２８ａで示すよう
にリード２８を曲げられて、受光面３４が電子回路素子
又は電子回路を搭載した基板２３の表面に対して垂直と
された向き、即ち側板部２１ｂと平行とされた向きで実
装されている。
８，３０により支持されて、且つ符号２８ａで示すよう
にリード２８を曲げられて、受光面３４が電子回路素子
又は電子回路を搭載した基板２３の表面に対して垂直と
された向き、即ち側板部２１ｂと平行とされた向きで実
装されている。
【００２８】ここで、ＰＤアレイ２２の受光面３４が側
板部２１ｂと平行であるため、光ファイバアレイ２４は
先端を特別に加工しなくてよく、且つ夫々の先端を位置
精度良く揃えて固定してある。
板部２１ｂと平行であるため、光ファイバアレイ２４は
先端を特別に加工しなくてよく、且つ夫々の先端を位置
精度良く揃えて固定してある。
【００２９】また、各リード２８は図９のワイヤ３に比
べて、長さのばらつきが相当に小さい。このため、前記
のスキュー、クロストーク、周波数特性劣化は発生しな
い。次に、上記のＰＤアレイ２２を実装するための実装
用部材４０について、図２乃至図５を参照して説明す
る。
べて、長さのばらつきが相当に小さい。このため、前記
のスキュー、クロストーク、周波数特性劣化は発生しな
い。次に、上記のＰＤアレイ２２を実装するための実装
用部材４０について、図２乃至図５を参照して説明す
る。
【００３０】実装用部材４０は、二つに区分されている
ベースシート３２と４１との下面にアース基板３３が貼
着され、上面にスリッティングされた略矩形枠状の銅箔
４２が貼着された構造であり、可撓性を有する。
ベースシート３２と４１との下面にアース基板３３が貼
着され、上面にスリッティングされた略矩形枠状の銅箔
４２が貼着された構造であり、可撓性を有する。
【００３１】銅箔４２の一部に、相対向するように突き
出して複数のリード２８及び３０が形成してある。
出して複数のリード２８及び３０が形成してある。
【００３２】リード２８，３０は、夫々ＰＤアレイ２２
の電極２７，２９のピッチと等しい間隔で且つ平行に櫛
歯状に形成してある。
の電極２７，２９のピッチと等しい間隔で且つ平行に櫛
歯状に形成してある。
【００３３】また、４２ａ，４２ｂは銅箔４２のうちの
左右の枠部であり、ベースシート３２と４１とを連結し
ている。
左右の枠部であり、ベースシート３２と４１とを連結し
ている。
【００３４】この実装用部材４０は、ＴＡＢのフィルム
キャリアと同様に使用され、図２及び図５に示すよう
に、各リード２８の先端がＰＤアレイ２２の裏面の電極
２７に、及び各リード３０の先端が電極２９に一括で接
続される。
キャリアと同様に使用され、図２及び図５に示すよう
に、各リード２８の先端がＰＤアレイ２２の裏面の電極
２７に、及び各リード３０の先端が電極２９に一括で接
続される。
【００３５】次いで、図２中、線４３に沿って切断す
る。
る。
【００３６】さらに、図１に示すように、リード２８を
折り曲げつつベースシート３２を側板部２１ｂの内面に
固着する。
折り曲げつつベースシート３２を側板部２１ｂの内面に
固着する。
【００３７】この後、リード２８の先端を電子回路素子
又は電子回路を搭載して基板２３上の整列しているパッ
ド３１に一括して接続する。
又は電子回路を搭載して基板２３上の整列しているパッ
ド３１に一括して接続する。
【００３８】上記より分かるように、信号線である各リ
ード２８の長さにばらつきはなく、各リード２８の長さ
は等しい。
ード２８の長さにばらつきはなく、各リード２８の長さ
は等しい。
【００３９】次に、本発明の光半導体素子の実装構造の
別の実施例について図６を参照して説明する。
別の実施例について図６を参照して説明する。
【００４０】図６中、図１に示す構成部分と同一部分に
は同一符号を付し、且つ図１に示す構成部分と実質上対
応する部分には添字Ａを付した符号を付し、その説明は
省略する。
は同一符号を付し、且つ図１に示す構成部分と実質上対
応する部分には添字Ａを付した符号を付し、その説明は
省略する。
【００４１】実装用部材５０は、ポリイミド製ベースシ
ート５１の下面にインバー又はコバール製のアース基板
５２が貼着され、上面に、図７及び図８に示すように、
配線パターン５３及び５４が平行に形成してあり、可撓
性を有する。
ート５１の下面にインバー又はコバール製のアース基板
５２が貼着され、上面に、図７及び図８に示すように、
配線パターン５３及び５４が平行に形成してあり、可撓
性を有する。
【００４２】ＰＤアレイ２２は、図１に示す位置に対し
て光ファイバアレイ２４側からみて１８０度回動させた
向きで、各電極２７，２８を配線パターン５３，５４の
先端に接続されて実装用部材５０上に搭載してあるＰＤ
アレイ２２が搭載された実装部材５０は、アース基板５
２をベース部２１ａの金属製台５５に貼着して、直角に
曲げられて台５５の側面５５ａから上面５５ｂに亘って
固着してある。
て光ファイバアレイ２４側からみて１８０度回動させた
向きで、各電極２７，２８を配線パターン５３，５４の
先端に接続されて実装用部材５０上に搭載してあるＰＤ
アレイ２２が搭載された実装部材５０は、アース基板５
２をベース部２１ａの金属製台５５に貼着して、直角に
曲げられて台５５の側面５５ａから上面５５ｂに亘って
固着してある。
【００４３】ＰＤアレイ２２は、その受光面３４を側板
部２１ｂＡに対向する向きとなっている。
部２１ｂＡに対向する向きとなっている。
【００４４】これにより、光ファイバアレイ２４は、図
１の場合と同様に、先端を特別に加工することなく、且
つ先端が精度良く揃った状態となる。
１の場合と同様に、先端を特別に加工することなく、且
つ先端が精度良く揃った状態となる。
【００４５】信号線としての配線パターン５３の端が、
極く短いワイヤ５６を介して、電子回路素子又は電子回
路を搭載した基板２３上のパッド３１と接続してある。
極く短いワイヤ５６を介して、電子回路素子又は電子回
路を搭載した基板２３上のパッド３１と接続してある。
【００４６】従って、各信号線の長さは等しくなり、前
記のスキューは生じない。
記のスキューは生じない。
【００４７】また各配線パターン５３は、図８に示すよ
うにアース基板５２に対向しており、各配線パターン５
３はストリップライン構造となっている。
うにアース基板５２に対向しており、各配線パターン５
３はストリップライン構造となっている。
【００４８】このため、各配線パターン５３から出る電
気力線は、符号５６で示すように、左右には拡がること
なくアース基板５２に向かうパターンとなり、隣り合う
配線パターン５３の間でクロストークは発生しない。
気力線は、符号５６で示すように、左右には拡がること
なくアース基板５２に向かうパターンとなり、隣り合う
配線パターン５３の間でクロストークは発生しない。
【００４９】また、本発明は上記実施例のＰＤアレイ２
２に限らず、発光素子を多数有し、発光面を有する光半
導体素子の実装にも適用できる。
２に限らず、発光素子を多数有し、発光面を有する光半
導体素子の実装にも適用できる。
【００５０】
【発明の効果】以上説明した様に、請求項１の発明によ
れば、各チャンネル間の信号に時間差が発生しないよう
にすることが出来、又、極めて短いリードで実現される
ので周波数特性劣化もない。しかも光ファイバを先端を
加工せずに配設することが出来る。
れば、各チャンネル間の信号に時間差が発生しないよう
にすることが出来、又、極めて短いリードで実現される
ので周波数特性劣化もない。しかも光ファイバを先端を
加工せずに配設することが出来る。
【００５１】請求項２の発明によれば、上記の効果に加
えて、チャンネル間のクロストークを防止出来る。
えて、チャンネル間のクロストークを防止出来る。
【図１】本発明の光半導体素子の実装構造の一実施例を
示す図である。
示す図である。
【図２】図１中の実装用部材をＰＤアレイと接続した状
態を示す平面図である。
態を示す平面図である。
【図３】図２中、III −III 線に沿う断面図である。
【図４】図２中、IV−IV線に沿う断面図である
【図５】図２中、Ｖ−Ｖ線に沿う断面図である。
【図６】本発明の光半導体素子の実装構造の別の実施例
を示す図である。
を示す図である。
【図７】図６中の実装用部材の一部切截平面図である。
【図８】図７中、VIII−VIII線に沿う断面図である。
【図９】従来の一例を示す図である。
【図１０】従来の別の例を示す図である。
１ 光半導体素子 ２ 受光面 ３ ワイヤ ４ 電子回路素子 ５ 光ファイバ １０ 光半導体素子 １１ 電子回路素子 １３ 光ファイバ １４ 斜面 ２０ 光電変換装置 ２１ ケース ２２ ＰＩＮ−ＰＤアレイ ２３ 電子回路素子、又は電子回路を搭載した基板 ２４ 光ファイバアレイ ２５ 端子 ２６ ヒートシンク ２７ 電極 ２８ リード ２９ 電極 ３０ リード ３１ パッド ３２ ベースシート本体 ３３ アース基板 ３４ 受光面 ４０ 実装用部材 ４１ シート ４２ 銅箔 ５０ 実装用部材 ５１ ポリイミド製ベースシート ５２ アース基板 ５３ 配線パターン ５４ 配線パターン ５５ 台 ５６ 電気力線
フロントページの続き (56)参考文献 特開 昭62−193286（ＪＰ，Ａ) 特開 平２−103967（ＪＰ，Ａ) 特開 平２−199874（ＪＰ，Ａ) 実開 昭62−36563（ＪＰ，Ｕ) 実開 平１−128303（ＪＰ，Ｕ) 実開 平３−32447（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/00 - 31/0392 H01L 33/00
Claims (2)
- 【請求項１】 表面が受光面（３４）又は発光面であ
り、裏面に電極（２７，２９）を有する光半導体素子
（２２）を電子回路素子（２３）と電気的に接続して実
装してなる構造において、 上記光半導体素子が上記電極にリード（２８）を介して
上記電子回路素子と電気的に接続され、且つ上記リード
を折り曲げられて、上記受光面又は発光面をリードの引
出し方向に対して垂直とされた構成としたことを特徴と
する光半導体素子の実装構造。 - 【請求項２】 表面が受光面（３４）又は発光面であ
り、裏面に電極を有する光半導体素子（２２）を、電子
回路素子（２３）と電気的に接続して実装してなる構造
において、 誘電体製ベースシート（５１）の表面に配線パターン
（５３）、裏面にアース基板（５２）を有し、可撓性を
有する実装部材が、直角に折り曲げられて、上記配線パ
ターンの先端が垂直面として固定され、 且つ上記光半導体素子が、その電極を、上記配線パター
ン（５３）の先端と電気的に接続して、上記受光面又は
発光面を垂直とされた構成としたことを特徴とする光半
導体素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302086A JP3067865B2 (ja) | 1991-11-18 | 1991-11-18 | 光半導体素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302086A JP3067865B2 (ja) | 1991-11-18 | 1991-11-18 | 光半導体素子の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145091A JPH05145091A (ja) | 1993-06-11 |
| JP3067865B2 true JP3067865B2 (ja) | 2000-07-24 |
Family
ID=17904759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302086A Expired - Lifetime JP3067865B2 (ja) | 1991-11-18 | 1991-11-18 | 光半導体素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067865B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2327276B (en) * | 1997-07-14 | 2002-02-20 | Mitel Semiconductor Ab | Optical module |
| CN100492079C (zh) | 2004-06-09 | 2009-05-27 | 日本电气株式会社 | 光波导模块 |
-
1991
- 1991-11-18 JP JP3302086A patent/JP3067865B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145091A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106171049B (zh) | 电子设备 | |
| US7372131B2 (en) | Routing element for use in semiconductor device assemblies | |
| US4721365A (en) | Electronic device including panels with electrical alignment means | |
| JP4209490B2 (ja) | 配線基板 | |
| US3628105A (en) | High-frequency integrated circuit device providing impedance matching through its external leads | |
| US6322372B1 (en) | Connector unit having signal transmitted therethrough | |
| US5225633A (en) | Bridge chip interconnect system | |
| JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
| JPH0679990A (ja) | Ｉｃメモリカード | |
| KR20010023575A (ko) | 고밀도 ｉ/ｏ 카운트를 가진 집적 장치에 대한 전기인터페이스 | |
| JPH06223895A (ja) | コネクタおよびその方法 | |
| US5397864A (en) | Wiring board and a method for producing the same | |
| US6310392B1 (en) | Stacked micro ball grid array packages | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| US6512809B2 (en) | Radiation detector for an X-ray computed tomography apparatus | |
| JP3067865B2 (ja) | 光半導体素子の実装構造 | |
| US5555116A (en) | Liquid crystal display having adjacent electrode terminals set equal in length | |
| JPH11305250A (ja) | 画像表示装置 | |
| JP3114676B2 (ja) | 高周波線路構造体 | |
| JPH0966689A (ja) | Ｉｃカード | |
| US5345363A (en) | Method and apparatus of coupling a die to a lead frame with a tape automated bonded tape that has openings which expose portions of the tape leads | |
| JP2714103B2 (ja) | 回路配線基板装置 | |
| JP2582822B2 (ja) | 回路基板 | |
| KR20000001452A (ko) | 반도체패키지 구조 | |
| JPH06278313A (ja) | 画像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |