JP3062149B2 - Automatic wiring method - Google Patents

Automatic wiring method

Info

Publication number
JP3062149B2
JP3062149B2 JP10116087A JP11608798A JP3062149B2 JP 3062149 B2 JP3062149 B2 JP 3062149B2 JP 10116087 A JP10116087 A JP 10116087A JP 11608798 A JP11608798 A JP 11608798A JP 3062149 B2 JP3062149 B2 JP 3062149B2
Authority
JP
Japan
Prior art keywords
wiring
complementary
functional block
terminal pair
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10116087A
Other languages
Japanese (ja)
Other versions
JPH11297845A (en
Inventor
朋宏 巻口
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP10116087A priority Critical patent/JP3062149B2/en
Publication of JPH11297845A publication Critical patent/JPH11297845A/en
Application granted granted Critical
Publication of JP3062149B2 publication Critical patent/JP3062149B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置の自動配線方法に関し、特に等長かつ平行に配線する
必要がある相補配線用の端子対(「相補端子対」とい
う)を有する機能ブロック同士の自動配線方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic wiring method for a semiconductor integrated circuit device, and more particularly to a functional block having complementary wiring terminal pairs (referred to as "complementary terminal pairs") that need to be wired in equal lengths and in parallel. The present invention relates to a method for automatic wiring between devices.

【0002】[0002]

【従来の技術】CML(電流モードロジック)回路等で
構成される差動入出力機能ブロック等において、その機
能ブロック同士を接続する場合の相補信号線は、等長か
つ平行に配線することが最も望ましい。
2. Description of the Related Art In a differential input / output functional block composed of a CML (current mode logic) circuit or the like, complementary signal lines for connecting the functional blocks are most preferably arranged in parallel with equal lengths. desirable.

【0003】その理由としては、次段の入力には必ず、
相補信号が入力される為、相補信号ペアの遅延差が大き
いと、回路が誤動作する、からである。
[0003] The reason is that the input of the next stage must be
This is because the complementary signal is input, and if the delay difference between the complementary signal pair is large, the circuit malfunctions.

【0004】特に、近年、通信機器関係の発達に伴い、
高速動作回路が要求されている為、その相補信号の遅延
差の影響は大きいものがある。
[0004] In particular, with the recent development of communication equipment,
Since a high-speed operation circuit is required, the influence of the delay difference of the complementary signal may be large.

【0005】機能ブロック間の相補端子対を等長に配線
するための従来の自動配線方式の一例として、例えば特
開平1−154531号公報に記載されたものが知られ
ている。
[0005] As an example of a conventional automatic wiring system for wiring complementary terminal pairs between functional blocks with the same length, there is known, for example, one described in Japanese Patent Application Laid-Open No. 1-154531.

【0006】この方式では、図5に示す通り、あらかじ
め機能ブロック(1)内の任意の位置に相補端子対
(2)を近接して用意しておき、この相補端子対(2)
を1つの端子としてみなし、自動配線を行なう。
In this method, as shown in FIG. 5, a complementary terminal pair (2) is prepared in advance at an arbitrary position in the functional block (1), and the complementary terminal pair (2) is prepared.
Is regarded as one terminal, and automatic wiring is performed.

【0007】その後、配線パターンを予め指定したパタ
ーンに分割し、更に該パターン毎に各々別に予め指定し
たパターン生成法にあてはめ、これらをつなぎあわせて
水平方向のパターンを1つの層に、垂直方向のパターン
を別の層に割り当てることで等長配線が構成できる。
After that, the wiring pattern is divided into pre-designated patterns, each of which is applied to a separately-designated pattern generation method, and these are connected to form a horizontal pattern into one layer and a vertical pattern. By allocating a pattern to another layer, an equal-length wiring can be configured.

【0008】[0008]

【発明が解決しようとする課題】しかし、この従来の自
動配線方式は、次のような問題点を有している。
However, this conventional automatic wiring method has the following problems.

【0009】第1の問題点は、機能ブロック作成時に、
相補端子対(2)の位置を機能ブロック(1)の周辺に
隣接配置しなければならない、という事である。
The first problem is that when creating a functional block,
That is, the position of the complementary terminal pair (2) must be arranged adjacent to the periphery of the functional block (1).

【0010】すなわち、図5を参照すると、相補端子対
(2)の位置を隣接して設定することで、機能ブロック
(1)間の配線は、等長に配線することができるが、等
長配線用の仮想の相補端子対(2)の位置を固定にして
いるために、機能ブロック(1)の配置位置により、図
5(B)に示すように、余計な回り込み配線となってし
まう。
That is, referring to FIG. 5, by setting the positions of the complementary terminal pairs (2) adjacent to each other, the wiring between the functional blocks (1) can be wired with the same length. Since the position of the virtual complementary terminal pair (2) for wiring is fixed, extra wraparound wiring is generated as shown in FIG. 5B depending on the arrangement position of the functional block (1).

【0011】第2の問題点は、相補端子対(2)の位置
を固定にするために、機能ブロック(1)の設計が複雑
化することである。
A second problem is that the design of the functional block (1) is complicated in order to fix the position of the complementary terminal pair (2).

【0012】また、端子接続の容易性を追求するため
に、同一端子の複数化を行った場合、禁止情報の増加等
の問題点も出てくる(例えば図5(B)の機能ブロック
FB:B参照)。
[0012] Further, in the case where the same terminal is provided in plural in order to pursue the easiness of terminal connection, a problem such as an increase in prohibition information appears (for example, a functional block FB in FIG. 5B: B).

【0013】第3の問題点は、あらかじめ機能ブロック
(1)に等長配線指定をする相補端子対(2)を隣接し
ておかなければならないことから、実際の相補端子対
(2B)の位置から等長配線用相補端子対(2)までの
配線長に差が生じる場合がある、ということである。こ
れにより、正確な等長配線とはいえなくなる。
A third problem is that the complementary terminal pair (2) for designating equal-length wiring must be adjacent to the functional block (1) in advance, so that the position of the actual complementary terminal pair (2B) is changed. , There may be a difference in the wiring length from the complementary terminal pair for isometric wiring (2). As a result, it cannot be said that the wiring is an exact equal-length wiring.

【0014】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、等長かつ平行に
配線する必要がある相補配線用の端子対を有する機能ブ
ロック同士の自動配線を行うに際して、機能ブロックの
設計自由度を増大し、且つ正確な等長配線を実現可能と
する自動配線方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above problems, and has as its object to provide an automatic wiring between functional blocks having complementary wiring terminal pairs that need to be wired in equal length and in parallel. The object of the present invention is to provide an automatic wiring method that increases the degree of freedom in designing functional blocks and realizes accurate equal-length wiring.

【0015】[0015]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、等長に配線する必要がある相補配線用の
端子対を有する機能ブロック同士の配線を行うに際し
て、一の前記機能ブロック内の相補端子対から前記一の
機能ブロック外側に複数のベースポイントを設定する
工程と、他の前記機能ブロック内の相補端子対から前記
他の機能ブロックの外側に複数のベースポイントを設定
する工程とそれぞれ機能ブロックに対して一つのベー
スポイントを選定する工程と、を含み前記選定された
ベースポイントを介して、の前記機能ブロック内の一
の前記相補端子対から、他の前記機能ブロック内の他の
前記相補端子対までをそれぞれの配線長を等しくして配
線するようにしたものである。
In order to achieve the above-mentioned object, the present invention provides a method for connecting functional blocks having terminal pairs for complementary wiring, which need to be wired with equal lengths, to one of the functional blocks. setting a plurality of base points complementary terminal pair of inner to outer of the one function block
And from the complementary terminal pairs in the other functional blocks
Set multiple base points outside other functional blocks
And one base for each functional block.
Selecting a point .
Via a base point, one of the functional blocks
From the complementary terminal pair of the other
The wiring up to the complementary terminal pair is made equal in wiring length.
It is a line .

【0016】[0016]

【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。図1及び図2に示すように、本発
明の自動配線方法は、機能ブロック(1)の外側に等長
配線用の相補端子対(2)を引き出して隣接させた仮想
の端子対(7)(「仮想端子対」という)を自動で配置
する処理と、相補端子対(2)と仮想端子対(7)とを
自動配線する処理を有し、その後、上記した特開平1−
154531号公報等に示される、相補端子対(2)間
の自動配線技術を用いて、前述の仮想端子対(7)同士
の自動配線を行う。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below. As shown in FIGS. 1 and 2, in the automatic wiring method according to the present invention, a virtual terminal pair (7) in which complementary terminal pairs (2) for equal-length wiring are drawn out of the functional block (1) and adjacent to each other. (Referred to as "virtual terminal pair") and processing for automatically wiring the complementary terminal pair (2) and the virtual terminal pair (7).
The automatic wiring between the virtual terminal pairs (7) is performed by using the automatic wiring technology between the complementary terminal pairs (2) shown in Japanese Patent No. 154531 and the like.

【0017】これにより、機能ブロック(1)作成時
に、相補端子対をブロック周辺まで引き出して隣接配置
する必要が無くなり、機能ブロック(1)作成時の端子
位置設定の自由度が増す。
Thus, when the functional block (1) is created, it is not necessary to draw out the complementary terminal pairs to the periphery of the block and to arrange them adjacently, thereby increasing the degree of freedom in setting the terminal positions when creating the functional block (1).

【0018】また、端子接続の容易性を追求する為の同
一端子の複数化を行なう必要がない為、機能ブロック情
報内の配線禁止情報が増加しなくて済む。
Further, since it is not necessary to provide a plurality of identical terminals in order to pursue the ease of terminal connection, the wiring prohibition information in the functional block information does not need to increase.

【0019】更に、本発明の方法を用いて機能ブロック
(1)同士を接続することで、機能ブロック(1)内の
相補配線も等長になるので、従来の配線方法よりも等長
精度を向上させることが出来る。
Further, by connecting the functional blocks (1) using the method of the present invention, the complementary wiring in the functional block (1) is also equal in length, so that the equal length accuracy is higher than in the conventional wiring method. Can be improved.

【0020】[0020]

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。図1は、本発明の一実施例の処理フ
ローを示す流れ図である。図1を参照すると、本実施例
は、機能ブロック(1)内の相補端子対(2)から仮想
端子対(7)を配置するフロー(ステップS1〜S1
0)と、機能ブロック(1)内の相補端子対(2)と仮
想端子対(7)間を配線するフロー(ステップS11)
と、上記特開平1−154531号公報等に記載されて
いる、相補端子対間の配線フロー(ステップS12)
と、を含んで構成されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention; FIG. 1 is a flowchart showing a processing flow of an embodiment of the present invention. Referring to FIG. 1, in the present embodiment, a flow of arranging a virtual terminal pair (7) from a complementary terminal pair (2) in a functional block (1) (Steps S1 to S1).
0) and a flow of wiring between the complementary terminal pair (2) and the virtual terminal pair (7) in the functional block (1) (step S11).
And the wiring flow between the complementary terminal pairs described in the above-mentioned Japanese Patent Application Laid-Open No. 1-154531 (step S12)
And is configured.

【0021】なお、機能ブロック内の相補端子対から仮
想端子対を自動配置する処理、機能ブロック内の相補端
子対と仮想端子対間を配線する処理、相補端子対間の自
動配線処理は、自動配置配線システムを構成するコンピ
ュータ上で実行されるプログラムにより実現される。
The process of automatically arranging the virtual terminal pair from the complementary terminal pair in the functional block, the process of wiring between the complementary terminal pair and the virtual terminal pair in the functional block, and the process of automatically wiring the complementary terminal pair are performed automatically. This is realized by a program executed on a computer configuring the placement and routing system.

【0022】図2は、本発明の配線方法の一実施例によ
り得られた等長配線結果を示す図である。機能ブロック
(1)の任意の相補端子対(2)と、仮想端子対(7)
と、それを求める為の垂線(3)と、ベースポイント
(5)と、等長の相補配線(8)を示している。
FIG. 2 is a view showing a result of equal-length wiring obtained by one embodiment of the wiring method of the present invention. Arbitrary complementary terminal pair (2) of functional block (1) and virtual terminal pair (7)
And a perpendicular line (3) for obtaining the same, a base point (5), and a complementary wire (8) having the same length.

【0023】次に、図1及び図2を参照して本実施例の
動作について詳細に説明する。
Next, the operation of this embodiment will be described in detail with reference to FIGS.

【0024】機能ブロック間等長配線用の仮想端子対を
自動で配置する為には、あらかじめ、初期設定として、
機能ブロック情報(D1)内に相補端子対(2)を有し
ていることを示す端子情報を追加しておく(ステップS
1)。
In order to automatically arrange the virtual terminal pairs for the equal length wiring between the functional blocks, an initial setting must be made in advance.
Terminal information indicating that there is a complementary terminal pair (2) is added to the functional block information (D1) (step S1).
1).

【0025】また基板情報(D2)内に、実配線格子
(6)以外に仮想配線格子(4)を定義しておく(ステ
ップS2)。
A virtual wiring grid (4) is defined in the board information (D2) in addition to the real wiring grid (6) (step S2).

【0026】回路接続情報(D3)に合わせて機能ブロ
ック(1)を基板上に配置する(ステップS3)。
The functional block (1) is arranged on the substrate according to the circuit connection information (D3) (step S3).

【0027】回路接続情報(D3)より相補端子対
(2)を有する機能ブロック(1)同士の接続部を検索
する(ステップS4)。
A connection between the functional blocks (1) having the complementary terminal pair (2) is searched from the circuit connection information (D3) (step S4).

【0028】機能ブロック(1)の相補端子対(2)の
2点を結ぶ直線の中心(9)を通る垂線(3)を求める
(ステップS5)。
A perpendicular line (3) passing through the center (9) of a straight line connecting two points of the complementary terminal pair (2) of the functional block (1) is obtained (step S5).

【0029】垂線(3)の延長線上で、機能ブロック
(1)の外側にある仮想配線格子(4)と最初に交わる
点を、仮想端子対(7)のベースポイント(5)として
求める(ステップS6)。
A point that first intersects with the virtual wiring grid (4) outside the functional block (1) on the extension of the perpendicular (3) is determined as a base point (5) of the virtual terminal pair (7) (step). S6).

【0030】そのベースポイント(5)は、機能ブロッ
ク(1)の外側の上下(または左右)の2個所存在する
(図2の機能ブロックFB:A、FB:B、FB:Cの
ベースポイント(5)参照)。
There are two base points (5) outside and above (or left and right of) the function block (1) (the base points (FB: A, FB: B, FB: C in FIG. 2) of the function block (1)). 5)).

【0031】また、ステップS5で求められた垂線
(3)が実配線格子(6)の軸線と同一の場合は、ベー
スポイント(5)が4個所存在する(図2(C)の機能
ブロックFB:Dのベースポイント(5)参照)。
If the perpendicular (3) obtained in step S5 is the same as the axis of the actual wiring grid (6), there are four base points (5) (function block FB in FIG. 2C). : Base point of D (5)).

【0032】次に、接続先のベースポイント(5)との
直線距離が最短となるベースポイント(5)同士を、各
々の機能ブロック(1)のベースポイント(5)対とす
る(ステップS7)。但し、直線距離が同じになる場合
は、相補端子対(2)の2点を結ぶ直線の中心(9)か
らX方向(またはY方向)のプラス側のベースポイント
(5)を選択する。
Next, the base points (5) having the shortest linear distance from the connection destination base point (5) are set as a base point (5) pair of each functional block (1) (step S7). . However, when the linear distances are the same, a base point (5) on the plus side in the X direction (or Y direction) is selected from the center (9) of the straight line connecting the two points of the complementary terminal pair (2).

【0033】次に、機能ブロック(1)内の相補端子対
(2)の2点の座標の格子数差の小さい方向(X方向、
またはY方向)を求める(ステップS8)。例えば、図
2(A)の機能ブロックFB:Aでは、相補端子対
(2)の格子数差はX=2、Y=1でYの差の方が小さ
いので、この場合、方向はYとなる。
Next, the direction in which the grid number difference between the coordinates of the two points of the complementary terminal pair (2) in the functional block (1) is small (X direction,
Or Y direction) (step S8). For example, in the functional block FB: A of FIG. 2A, the difference between the lattice numbers of the complementary terminal pair (2) is X = 2, Y = 1, and the difference between Y is smaller. Become.

【0034】但し、X、Yの格子数差が同じ場合にはY
方向を優先とする。例えば、図2(B)のFB:Bで
は、相補端子対(2)の格子数差は、X=2、Y=2で
Y方向優先のため、方向はYとなる。
However, if the difference in the number of grids between X and Y is the same, Y
Give priority to the direction. For example, in the case of FB: B in FIG. 2B, the difference in the number of lattices of the complementary terminal pair (2) is X = 2, Y = 2, and the direction is Y because the Y direction has priority.

【0035】次に、相補端子対(2)の2点を結ぶ直線
の中心(9)に対して、ベースポイント(5)の相対座
標の内、上記ステップS8で求めた方向の値を求め、そ
の値の符号(プラス、またはマイナス)を求める(ステ
ップS9)。例えば、図2(A)のFB:Aでは、Y方
向の相対座標は格子数で+3となるので、符号は+:プ
ラスとなる。
Next, with respect to the center (9) of the straight line connecting the two points of the complementary terminal pair (2), the value of the direction obtained in step S8 among the relative coordinates of the base point (5) is obtained. The sign (plus or minus) of the value is obtained (step S9). For example, in the case of FB: A in FIG. 2A, since the relative coordinate in the Y direction is +3 in the number of grids, the sign is +: plus.

【0036】次に、ベースポイント(5)を囲む、実配
線格子(6)のX軸線、Y軸線の交点4個所に対し、ス
テップS8で求めた方向、ステップS9で求めたの符号
の位置にある2点を仮想端子対(7)の端子点とする
(ステップS10)。例えば、図2(A)の機能ブロッ
クFB:Aでは、+Y方向になる2点を仮想端子対
(7)としている。
Next, the four intersections of the X-axis and the Y-axis of the real wiring grid (6) surrounding the base point (5) are located in the direction determined in step S8 and the position of the sign determined in step S9. Two points are set as terminal points of the virtual terminal pair (7) (step S10). For example, in the functional block FB: A of FIG. 2A, two points in the + Y direction are the virtual terminal pair (7).

【0037】上記により求められた仮想端子対(7)
と、機能ブロック(1)内の相補配線端子(2)とを機
能ブロック(1)を構成している配線層よりも上層の配
線層で最短に配線する(ステップS11)。
The virtual terminal pair (7) obtained as described above
And the complementary wiring terminal (2) in the functional block (1) are wired as short as possible in a wiring layer above the wiring layer constituting the functional block (1) (step S11).

【0038】これにより、この2つの配線は互いに等長
な配線となる。例えば、図2(A)のFB:Aでは、A
−1=A−2となる。
As a result, the two wirings have the same length. For example, in FB: A of FIG.
-1 = A-2.

【0039】但し、機能ブロック(1)内の相補端子対
(2)の2点の格子数差の合計(X+Y)が偶数の場合
には、1格子分の差が出る。例えば、図2(B)のF
B:Bでは、B−1>B−2となる。
However, if the sum (X + Y) of the difference in the number of grids of the two points of the complementary terminal pair (2) in the functional block (1) is an even number, there is a difference of one grid. For example, F in FIG.
B: In B, B-1> B-2.

【0040】そして、上記の手法で求められた仮想端子
対(7)に対し、上記特開平1−154531号公報等
の配線方式のように、仮想端子対(7)を1つの端子と
してみなし、自動配線を行なう。
Then, with respect to the virtual terminal pair (7) obtained by the above method, the virtual terminal pair (7) is regarded as one terminal, as in the wiring method described in Japanese Patent Laid-Open Publication No. 1-154531 or the like. Perform automatic wiring.

【0041】その後、配線パターンを予め指定したパタ
ーンに分割し、更に該パターン毎に各々別に予め指定し
たパターン生成法にあてはめ、これらをつなぎあわせて
水平方向のパターンを1つの層に、垂直方向のパターン
を別の層に割り当て、機能ブロック(1)間の相補配線
(8)を等長かつ平行に配線する(ステップS12)。
なお、上記した各ステップの処理は、自動配線システム
を構成するコンピュータ上のプログラムによってその機
能を実現することができる。
Thereafter, the wiring pattern is divided into pre-designated patterns, and the divided patterns are further applied to the pattern generation methods specified in advance for each of the patterns. These patterns are connected to form a horizontal pattern into one layer and a vertical pattern in the vertical direction. The pattern is assigned to another layer, and the complementary wirings (8) between the functional blocks (1) are wired in equal length and in parallel (step S12).
The processing of each step described above can be realized by a program on a computer constituting the automatic wiring system.

【0042】次に、本発明の第二の実施例について説明
する。図3は、本発明の第二の実施例の処理フローを示
す流れ図である。図4は、本発明の第二の実施例による
配線結果の一例を示す図である。
Next, a second embodiment of the present invention will be described. FIG. 3 is a flowchart showing the processing flow of the second embodiment of the present invention. FIG. 4 is a diagram illustrating an example of a wiring result according to the second embodiment of the present invention.

【0043】図3及び図4を参照すると、本発明の第二
の実施例は、図1に示した前記実施例における相補端子
対(2)と仮想端子対(7)とを自動配線する処理フロ
ー(ステップS11)に続いて、接続先の機能ブロック
(1)との機能ブロック(1)内等長配線の補正を行な
う処理フロー(ステップT1〜T5)が追加されてい
る。
Referring to FIGS. 3 and 4, the second embodiment of the present invention is a process for automatically wiring the complementary terminal pair (2) and the virtual terminal pair (7) in the embodiment shown in FIG. Subsequent to the flow (step S11), a processing flow (steps T1 to T5) for correcting the equal-length wiring in the functional block (1) with the functional block (1) to be connected is added.

【0044】機能ブロック(1)同士の接続において、
ステップS6で求められたベースポイント(5)が4個
所存在する機能ブロック(1)を1つ以上含む場合を選
ぶ(ステップT1)。
In connection between the functional blocks (1),
A case is selected in which the base point (5) obtained in step S6 includes one or more functional blocks (1) having four locations (step T1).

【0045】ステップT1で選ばれた機能ブロック
(1)の機能ブロック(1)内等長配線の各々の配線長
を求める(ステップT2)。
The wiring length of each equal-length wiring in the functional block (1) of the functional block (1) selected in step T1 is determined (step T2).

【0046】機能ブロック(1)同士の互いに対応する
機能ブロック(1)内等長配線長を加算する(ステップ
T3)。例えば、図4(A)の場合、(E−1)+(D
−1)=7+5=12、(E−2)+(D−2)=8+
4=12となる。
The function block (1) adds the wiring lengths of the same length in the corresponding function block (1) (step T3). For example, in the case of FIG. 4A, (E-1) + (D
-1) = 7 + 5 = 12, (E-2) + (D-2) = 8 +
4 = 12.

【0047】この、加算した配線長同士を比較する(ス
テップT4)。
The added wiring lengths are compared with each other (step T4).

【0048】比較の結果、同じであれば、次のステップ
S12へ進む。
If the result of comparison is the same, the flow advances to the next step S12.

【0049】もし、2格子の差があれば、ベースポイン
ト(5)を4個所持っている機能ブロック(1)側のベ
ースポイント(5)を、現在選ばれている箇所から1格
子分隣のベースポイント(5)に変更する(ステップT
5)。例えば図4(B)の場合、最初のFB:FとF
B:Dのブロック内等長配線の加算比較は、(F−1)
+(D−1)=5+5=10、(F−2)+(D−2)
=4+4=8となり、2格子分の差がある。
If there is a difference between two grids, the base point (5) on the side of the functional block (1) having four base points (5) is shifted by one grid from the currently selected location. Change to base point (5) (step T
5). For example, in the case of FIG. 4B, the first FBs: F and F
B: Addition and comparison of equal-length wiring in the block of D is (F-1)
+ (D-1) = 5 + 5 = 10, (F-2) + (D-2)
= 4 + 4 = 8, and there is a difference of two lattices.

【0050】そこで、FB:Dのベースポイントを1格
子分隣に変更する。
Therefore, the base point of FB: D is changed by one grid to the next.

【0051】これによって、(F−1)+(D−1)=
5+4=9、(F−2)+(D−2)=4+5=9とな
り、差は無くなる。
Thus, (F-1) + (D-1) =
5 + 4 = 9, (F−2) + (D−2) = 4 + 5 = 9, and there is no difference.

【0052】このように、本発明の第二の実施例によれ
ば、ベースポイント(5)を4個所持つ場合、機能ブロ
ック(1)内の相補端子対(2)の2点の格子数差の合
計(X+Y)が偶数であっても、機能ブロック(1)内
等長配線を補正することができ、等長配線の精度が向上
するという効果が得られる。
As described above, according to the second embodiment of the present invention, when four base points (5) are provided, the lattice difference between the two points of the complementary terminal pair (2) in the functional block (1) is obtained. Even if the sum of (X + Y) is an even number, it is possible to correct the equal-length wiring in the functional block (1), and the effect of improving the accuracy of the equal-length wiring is obtained.

【0053】[0053]

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
As described above, according to the present invention, the following effects can be obtained.

【0054】本発明の第1の効果は、機能ブロックの配
置後に仮想端子対を配置できることにより、機能ブロッ
クデータ作成時に端子位置の考慮を行なう必要がなくな
り、このため、機能ブロック設計の自由度を増大するこ
とができる、ということである。
The first effect of the present invention is that, since the virtual terminal pair can be arranged after the arrangement of the functional blocks, it is not necessary to consider the terminal positions when creating the functional block data. It can be increased.

【0055】また、本発明によれば、端子接続の容易性
を追求するための同一端子の複数化を行なう必要がない
ことから、機能ブロック情報内の配線禁止情報が増加し
なくて済む、という利点も有している。
Further, according to the present invention, since it is not necessary to provide a plurality of the same terminals in order to pursue the easiness of terminal connection, it is not necessary to increase the wiring prohibition information in the functional block information. It also has advantages.

【0056】本発明の第2の効果として、本発明により
機能ブロック同士を接続することで、機能ブロック内の
相補配線も等長になるので、等長精度を向上させた自動
配線を行なうことが出来る、ということである。
As a second effect of the present invention, by connecting the functional blocks according to the present invention, the complementary wiring in the functional block is also equal in length, so that automatic wiring with improved equal length accuracy can be performed. It is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の処理フローを示すフローチ
ャートである。
FIG. 1 is a flowchart illustrating a processing flow according to an embodiment of the present invention.

【図2】(A)、(B)、(C)は、本発明の一実施例
により得られた自動配線結果の例を示す図である。
FIGS. 2A, 2B, and 2C are diagrams illustrating examples of automatic wiring results obtained according to an embodiment of the present invention.

【図3】発明の第二の実施例の処理フローを示すフロー
チャートである。
FIG. 3 is a flowchart showing a processing flow according to a second embodiment of the present invention.

【図4】(A)、(B)、(C)は、本発明の第二の実
施例により得られる自動配線結果の例を示す図である。
FIGS. 4A, 4B, and 4C are diagrams illustrating examples of automatic wiring results obtained according to a second embodiment of the present invention.

【図5】従来の自動配線方式により得られる自動配線結
果の例を示す図である。
FIG. 5 is a diagram showing an example of an automatic wiring result obtained by a conventional automatic wiring method.

【符号の説明】[Explanation of symbols]

1 機能ブロック 2 相補端子対 3 垂線 4 仮想配線格子 5 ベースポイント 6 実配線格子 7 仮想端子対 8 等長配線 9 相補端子対の2点を結ぶ直線の中心 1 Functional Block 2 Complementary Terminal Pair 3 Perpendicular Line 4 Virtual Wiring Grid 5 Base Point 6 Real Wiring Grid 7 Virtual Terminal Pair 8 Equal Length Wiring 9 Center of Straight Line Connecting Two Points of Complementary Terminal Pair

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/82 G06F 17/50 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/82 G06F 17/50

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】等長に配線する必要がある相補配線用の端
子対を有する機能ブロック同士の配線を行うに際して、 一の前記機能ブロック内の相補端子対から前記一の機能
ブロックの外側に複数のベースポイントを設定する工程
と、 他の前記機能ブロック内の相補端子対から前記他の機能
ブロックの外側に複数のベースポイントを設定する工程
と、 それぞれ機能ブロックに対して一つのベースポイントを
選定する工程と、 を含み、前記選定されたベースポイントを介して、一の
前記機能ブロック内の一の前記相補端子対から、他の前
記機能ブロック内の他の前記相補端子対までをそれぞれ
の配線長を等しくして配線する、ことを特徴とする自動
配線方法。
When wiring is performed between functional blocks having complementary wiring terminal pairs that need to be wired with equal lengths, a plurality of functional blocks are arranged outside the one functional block from the complementary terminal pairs in the one functional block. Setting a plurality of base points outside of the other functional block from a complementary terminal pair in the other functional block, and selecting one base point for each functional block And interconnecting each of the pair of complementary terminals in one of the functional blocks from the pair of complementary terminals in the other of the functional blocks via the selected base point. An automatic wiring method, wherein wiring is performed with equal lengths.
【請求項2】請求項1記載の自動配線方法において、 前記機能ブロックの外側に等長配線用の相補端子対を引
き出して隣接させた仮想端子対を、選定された前記ベー
スポイントを基に設定し、自動で配置する工程と、 前記相補端子対と前記仮想端子対とを自動配線する工程
と、 を有し、 前記各機能ブロックの仮想端子対間を等長相補配線する
ことで前記機能ブロック同士の相補端子対間の自動配線
を行う、ことを特徴とする自動配線方法。
2. The automatic wiring method according to claim 1, wherein a pair of virtual terminals, which are obtained by extracting complementary terminal pairs for equal-length wiring outside the functional block and adjacent thereto, are set based on the selected base point. Automatically arranging; and automatically wiring the complementary terminal pairs and the virtual terminal pairs. The functional blocks are provided by equal-length complementary wiring between the virtual terminal pairs of the functional blocks. An automatic wiring method, wherein automatic wiring between complementary terminal pairs is performed.
【請求項3】等長に配線する必要がある相補配線用の端
子対を有する機能ブロック同士の配線を行うに際して、 一の前記機能ブロック内の端子対から前記一の機能ブロ
ックの外側に複数のベースポイントを設定する工程と、 他の前記機能ブロック内の端子対から前記他の機能ブロ
ックの外側に複数のベースポイントを設定する工程と、 接続先のベースポイントとの直線距離が最短になるベー
スポイント同士を各々の機能ブロックのベースポイント
対とする工程と、 前記ベースポイント対を基に仮想端子対を設定する工程
と、 前記相補配線用の端子対と前記仮想端子対とを自動配線
する工程と、 を含み、 一の前記機能ブロック内の一の前記相補端子対から、他
の前記機能ブロック内の他の前記相補端子対までをそれ
ぞれの配線長を等しくして配線する、ことを特徴とする
自動配線方法。
3. When wiring between functional blocks having a terminal pair for complementary wiring which needs to be wired with equal lengths, a plurality of functional blocks are provided from a terminal pair in one of the functional blocks to an outside of the one functional block. A step of setting a base point; a step of setting a plurality of base points outside the other functional block from a terminal pair in the other functional block; and a base having a shortest linear distance from a base point to be connected. Using points as a base point pair for each functional block; setting a virtual terminal pair based on the base point pair; automatically wiring the complementary wiring terminal pair and the virtual terminal pair And making the wiring lengths from one complementary terminal pair in one functional block to another complementary terminal pair in another functional block equal to each other An automatic wiring method, wherein wiring is performed by using an automatic wiring method.
【請求項4】等長に配線する必要がある相補配線用の端
子対を有する機能ブロック同士の配線を行うに際して、
一の前記機能ブロック内の一の前記相補端子対から、他
の前記機能ブロック内の他の前記相補端子対までをそれ
ぞれの配線長を等しくして配線する自動配線方法であっ
て、 前記機能ブロックの外側に等長配線用の相補端子対を引
き出して隣接させた仮想端子対を自動で配置する工程
と、 前記相補端子対と前記仮想端子対とを自動配線する工程
と、 を有し、 前記各機能ブロックの仮想端子対間を等長相補配線する
ことで前記機能ブロック同士の相補端子対間の自動配線
を行うことで、半導体集積回路の自動配線において、相
補信号の配線を行う、ことを特徴とする自動配線方法。
4. Wiring between functional blocks having a terminal pair for complementary wiring which needs to be wired with equal lengths.
An automatic wiring method for wiring from one complementary terminal pair in one functional block to another complementary terminal pair in another functional block with equal wiring lengths, wherein the functional block Automatically arranging a pair of virtual terminals adjacent to each other by pulling out complementary terminal pairs for equal-length wiring outside of the device, and automatically wiring the pair of virtual terminals and the pair of virtual terminals. By performing automatic wiring between complementary terminal pairs of the functional blocks by performing equal length complementary wiring between virtual terminal pairs of each functional block, wiring of complementary signals is performed in automatic wiring of the semiconductor integrated circuit. Characteristic automatic wiring method.
【請求項5】等長に配線する必要がある相補配線用の端
子対を有する機能ブロック同士の配線を行うに際して、
一の前記機能ブロック内の一の前記相補端子対から、他
の前記機能ブロック内の他の前記相補端子対までをそれ
ぞれの配線長を等しくして配線する自動配線方法であっ
て、 前記機能ブロック配置後、前記機能ブロック内の等長配
線用の相補端子対から、前記機能ブロックの外側に、引
き出して隣接配置させた仮想端子対を導出する工程と、 前記機能ブロック内の前記相補端子対と前記仮想端子対
とを自動配線する工程と、 前記各機能ブロックの仮想端子対同士を、等長な且つ互
いに平行な相補配線対で自動配線する工程と、 を含み、半導体集積回路の自動配線において、相補信号
の配線を行う、ことを特徴とする自動配線方法。
5. When wiring between functional blocks having a terminal pair for complementary wiring which needs to be wired with equal lengths,
An automatic wiring method for wiring from one complementary terminal pair in one functional block to another complementary terminal pair in another functional block with equal wiring lengths, wherein the functional block From the complementary terminal pair for equal-length wiring in the functional block, to the outside of the functional block, to derive a virtual terminal pair arranged adjacent to the functional block, and the complementary terminal pair in the functional block. Automatically routing the virtual terminal pairs, and automatically routing the virtual terminal pairs of the functional blocks with complementary wiring pairs of equal length and parallel to each other. Automatic wiring method for wiring complementary signals.
【請求項6】等長かつ互いに平行に配線する必要がある
相補配線用の端子対を有する機能ブロック同士の配線を
行う自動配線方法であって、 (a)前記機能ブロックの相補端子対の2点を結ぶ直線
の中心を通り該直線に直交する垂線を求める工程と、 (b)前記垂線の延長線上で前記機能ブロックの外側に
ある仮想配線格子と最初に交わる点を仮想端子対のベー
スポイントとして求める工程と、 (c)接続先の機能ブロックのベースポイントとの直線
距離が最短となるベースポイント同士を、各々の機能ブ
ロックのベースポイント対とする工程と、 (d)前記機能ブロック内の相補端子対の2点の座標の
X、Yの格子数差よりX又はY方向のうち一方の方向を
選択する工程と、 (e)前記相補端子対の2点を結ぶ前記直線の中心に対
して前記ベースポイントの相対座標の方向の符号(正又
は負)を求める工程と、 (f)前記ベースポイントを囲む、実配線格子のX軸
線、Y軸線の交点4個所に対し、前記方向、及び符号の
位置にある2点を仮想端子対の端子点とする工程と、 (g)前記求められた仮想端子対と、前記機能ブロック
内の相補配線端子とを前記機能ブロックを構成している
配線層よりも上層の配線層で最短に配線する工程と、 を含むことを特徴とする自動配線方法。
6. An automatic wiring method for wiring between functional blocks having complementary wiring terminal pairs that need to be wired in parallel with each other and having the same length, comprising: (a) two complementary terminal pairs of said functional block; Determining a perpendicular line passing through the center of the straight line connecting the points and orthogonal to the straight line; and (b) determining a point on the extension of the perpendicular line that first intersects a virtual wiring grid outside the functional block with a base point of the virtual terminal pair. (C) setting base points having the shortest linear distance from the base point of the connection-destination functional block to a base point pair of each functional block; and (d) Selecting one of the X or Y directions from the lattice difference between the X and Y coordinates of the coordinates of the two points of the complementary terminal pair; and (e) with respect to the center of the straight line connecting the two points of the complementary terminal pair. hand (F) determining the sign (positive or negative) of the direction of the relative coordinates of the base point; and (f) defining the direction and the sign with respect to four intersections of the X-axis and the Y-axis of the actual wiring grid surrounding the base point. And (g) using the determined virtual terminal pair and the complementary wiring terminals in the functional block to form a wiring layer forming the functional block. An automatic wiring method, comprising: a step of performing wiring in the shortest wiring layer above the wiring layer.
【請求項7】前記工程(c)において、直線距離が同じ
になる場合は、前記相補端子対の2点を結ぶ前記直線の
中心からX方向またはY方向のプラス側のベースポイン
トを選択することを特徴とする請求項記載の自動配線
方法。
7. In the step (c), when the straight line distances are the same, a base point on the plus side in the X or Y direction is selected from the center of the straight line connecting the two points of the complementary terminal pair. 7. The automatic wiring method according to claim 6, wherein:
【請求項8】前記工程(d)において、X、Yの格子数
差が同じ場合は予め定めた一方を優先とすることを特徴
とする請求項記載の自動配線方法。
8. The automatic wiring method according to claim 6, wherein in the step (d), when the difference in the number of grids between X and Y is the same, a predetermined one is prioritized.
【請求項9】前記仮想端子対を1つの端子としてみな
し、自動配線を行ない、その後、配線パターンを予め指
定したパターンに分割し、更に該パターン毎に各々別に
予め指定したパターン生成法にあてはめ、これらをつな
ぎあわせて水平方向のパターンを1つの層に、垂直方向
のパターンを別の層に割り当て、機能ブロック間の相補
配線を等長かつ平行に配線する、ことを特徴とする請求
記載の自動配線方法。
9. The method according to claim 9, wherein the virtual terminal pair is regarded as one terminal, automatic wiring is performed, and then the wiring pattern is divided into predetermined patterns. 7. The method according to claim 6 , further comprising: connecting the horizontal patterns to one layer and assigning the vertical patterns to another layer, and arranging complementary wirings between the functional blocks in the same length and in parallel. Automatic wiring method.
【請求項10】前記機能ブロックにベースポイントが4
個所ある場合、機能ブロックの機能ブロック内等長配線
の各々の配線長を求め、 前記機能ブロック同士の互いに対応する機能ブロック内
等長配線長を加算し、 加算した配線長同士を比較し、2格子の差があれば、ベ
ースポイントを4個所持っている機能ブロック側を、現
在選ばれている個所から1格子分隣のベースポイントに
変更して前記相補端子対と、前記ベースポイントに対応
する仮想端子対間の自動配線を行い、加算した配線長同
士が等しければ、仮想端子間の等長配線を行うことによ
り、ベースポイントを4個所持つ場合、機能ブロック内
の相補端子対の2点の格子数差の合計が偶数であって
も、機能ブロック内等長配線を補正可能としたことを特
徴とする請求項記載の自動配線方法。
10. The function block has a base point of four.
If there are, the wiring lengths of the equal-length wirings in the functional blocks of the functional blocks are determined, the equal-length wiring lengths of the functional blocks corresponding to each other in the functional blocks are added, and the added wiring lengths are compared. If there is a lattice difference, the function block side having four base points is changed from the currently selected location to a base point one grid adjacent to the functional block side to correspond to the complementary terminal pair and the base point. Automatic wiring between virtual terminal pairs is performed, and if the added wiring lengths are equal, by performing equal-length wiring between virtual terminals, if there are four base points, two points of the complementary terminal pair in the functional block are provided. 7. The automatic wiring method according to claim 6 , wherein even if the total difference of the number of grids is an even number, the equal-length wiring in the functional block can be corrected.
【請求項11】等長に配線する必要がある相補配線用の
端子対を有する機能ブロック同士の配線を行うに際し
て、 (a)前記機能ブロック配置後、その外側に、前記機能
ブロック内の等長配線用の相補端子対を引き出して隣接
配置させた仮想端子対を導出する処理、 (b)前記機能ブロック内の前記相補端子対と前記仮想
端子対とを自動配線する処理、 (c)前記各機能ブロックの仮想端子対間を等長相補配
線することで前記機能ブロック同士の相補端子対間の自
動配線を行う処理、及び、 (d)半導体集積回路の自動配線において、前記(a)
乃至(c)の処理を用いて、相補信号の配線を行う処
理、 の上記各処理(a)乃至(d)をコンピュータで機能さ
せるためのプログラムを記録した記憶媒体。
11. Wiring between functional blocks having complementary wiring terminal pairs that need to be wired with equal lengths: (a) after arranging the functional blocks, outside the functional blocks, A process of extracting a complementary terminal pair for wiring to derive a virtual terminal pair arranged adjacently; (b) a process of automatically wiring the complementary terminal pair and the virtual terminal pair in the functional block; A process of performing automatic wiring between complementary terminal pairs of the functional blocks by equi-length complementary wiring between virtual terminal pairs of the functional blocks; and (d) performing automatic wiring of the semiconductor integrated circuit.
A storage medium storing a program for causing a computer to execute the above-described processes (a) to (d) of the process of wiring complementary signals by using the processes of (c) to (c).
【請求項12】等長に配線する必要がある相補配線用の
端子対を有する機能ブロック同士の配線を行うに際し
て、 (a)前記機能ブロックの相補端子対の2点を結ぶ直線
の中心を通り該直線に直交する垂線を求める処理、 (b)前記垂線の延長線上で前記機能ブロックの外側に
ある仮想配線格子と最初に交わる点を仮想端子対のベー
スポイントとして求める処理、 (c)接続先の機能ブロックのベースポイントとの直線
距離が最短となるベースポイント同士を、各々の機能ブ
ロックのベースポイント対とする処理、 (d)機能ブロック内の相補端子対の2点の座標のX、
Y格子数差よりX又はY方向の一方の方向を選択する処
理、 (e)前記相補端子対の2点を結ぶ直線の中心に対して
前記ベースポイントの相対座標の方向の符号を求める処
理、 (f)前記ベースポイントを囲む、実配線格子のX軸
線、Y軸線の交点4個所に対し、前記方向、及び符号の
位置にある2点を仮想端子対の端子点とする処理、及
び、 (g)前記求められた仮想端子対と、前記機能ブロック
内の相補配線端子とを前記機能ブロックを構成している
配線層よりも上層の配線層で最短に自動配線する処理、 の上記各処理(a)〜(g)をコンピュータで機能させ
るためのプログラムを記録した記録媒体。
12. When wiring between functional blocks having complementary wiring terminal pairs that need to be wired with equal lengths, (a) passing through the center of a straight line connecting two points of the complementary terminal pairs of the functional blocks; A process of obtaining a perpendicular line perpendicular to the straight line; (b) a process of obtaining a point that first intersects a virtual wiring grid outside the functional block on an extension of the perpendicular line as a base point of a virtual terminal pair; (c) a connection destination (D) X of coordinates of two points of a complementary terminal pair in a function block, wherein base points having the shortest linear distance from the base point of the function block are set as a base point pair of each function block.
A process of selecting one of the X or Y directions from the Y grid number difference; (e) a process of calculating a sign of a direction of a relative coordinate of the base point with respect to a center of a straight line connecting two points of the complementary terminal pair; (F) Two points located in the direction and the sign at four intersections of the X-axis line and the Y-axis line of the real wiring grid surrounding the base point are set as the terminal points of the virtual terminal pair, and g) a process of automatically wiring the determined virtual terminal pair and a complementary wiring terminal in the functional block in a wiring layer higher than a wiring layer constituting the functional block in the shortest time; A recording medium on which a program for causing a) to (g) to function on a computer is recorded.
JP10116087A 1998-04-10 1998-04-10 Automatic wiring method Expired - Lifetime JP3062149B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10116087A JP3062149B2 (en) 1998-04-10 1998-04-10 Automatic wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10116087A JP3062149B2 (en) 1998-04-10 1998-04-10 Automatic wiring method

Publications (2)

Publication Number Publication Date
JPH11297845A JPH11297845A (en) 1999-10-29
JP3062149B2 true JP3062149B2 (en) 2000-07-10

Family

ID=14678399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10116087A Expired - Lifetime JP3062149B2 (en) 1998-04-10 1998-04-10 Automatic wiring method

Country Status (1)

Country Link
JP (1) JP3062149B2 (en)

Also Published As

Publication number Publication date
JPH11297845A (en) 1999-10-29

Similar Documents

Publication Publication Date Title
KR100201979B1 (en) Semiconductor circuit device
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
US5341310A (en) Wiring layout design method and system for integrated circuits
JP2002110797A (en) Method for designing clock wiring
JPH0750817B2 (en) Wiring interconnection structure
JP3062149B2 (en) Automatic wiring method
JP3498674B2 (en) Semiconductor integrated circuit device, clock wiring method, and recording medium
JP2933605B1 (en) How to create layout data
JP2910734B2 (en) Layout method
JP2914025B2 (en) LSI automatic placement and routing processing method
JPH05243383A (en) Automatic wiring method
JPH10134092A (en) Circuit inputting method of semiconductor circuit
JPH06216249A (en) Automatic layout design system for ic chip
JP2803800B2 (en) Wiring method for semiconductor integrated circuit device
JP2002222229A (en) Automatic layout and wiring device and automatic layout and wiring method
JPH06349947A (en) Mask pattern designing method and device of semiconductor integrated circuit device
JP2990173B1 (en) Reference potential supply wiring method for semiconductor integrated circuit
JP3755669B2 (en) A method for designing electronic devices using an automatic layout system that automatically routes a large number of nets.
US5917206A (en) Gate array system in which functional blocks are connected by fixed wiring
US20040060027A1 (en) Process layout of buffer modules in integrated circuits
JP3420176B2 (en) Automatic placement and routing method for semiconductor devices
JP2003282712A (en) Wiring method for clock of semiconductor integrated circuit and semiconductor integrated circuit
JPH0850604A (en) Layout design method for preventing clock skew
JP3649344B2 (en) Delay-considered wiring method
JP2620005B2 (en) Placement and wiring decision method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000404