JP2620005B2 - Placement and wiring decision method - Google Patents

Placement and wiring decision method

Info

Publication number
JP2620005B2
JP2620005B2 JP3311916A JP31191691A JP2620005B2 JP 2620005 B2 JP2620005 B2 JP 2620005B2 JP 3311916 A JP3311916 A JP 3311916A JP 31191691 A JP31191691 A JP 31191691A JP 2620005 B2 JP2620005 B2 JP 2620005B2
Authority
JP
Japan
Prior art keywords
wiring
elements
divided
area
placement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3311916A
Other languages
Japanese (ja)
Other versions
JPH05128205A (en
Inventor
基之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
JFE Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JFE Steel Corp filed Critical JFE Steel Corp
Priority to JP3311916A priority Critical patent/JP2620005B2/en
Publication of JPH05128205A publication Critical patent/JPH05128205A/en
Application granted granted Critical
Publication of JP2620005B2 publication Critical patent/JP2620005B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、集積回路やプリント基
板の素子の配置及びこれら素子や外部に接続する端子間
の配線を決定する配置配線決定に際し、特に、最小ディ
レイを一定値以上とする等、必要とする配線条件を満し
た配線の最適な回路パターンを確実に得ることができる
配置配線決定方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the arrangement of elements on an integrated circuit or a printed circuit board and the arrangement and wiring for determining the wiring between these elements and terminals connected to the outside. etc., relating to placement and routing method for determining the optimum circuit patterns of interconnection that satisfy the wiring condition requiring can be sure obtained indeed.

【0002】[0002]

【従来の技術】集積回路やプリント基板等の素子の配置
や、これら素子や外部に接続する端子間の配線の決定
は、CAD(Computer Aided Design )の利用
等、殆どの作業が自動化されている。
2. Description of the Related Art Almost all operations, such as the use of CAD (Computer Aided Design), for arranging elements such as integrated circuits and printed circuit boards and for determining wiring between these elements and terminals connected to the outside are automated. .

【0003】従来から行われている配置配線決定方法
は、例えば、マンハッタン距離最小の評価関数を用いて
先ず素子の配置を行い、この後、混雑度最小の評価関数
を用いて予め設定された配線領域で前記素子間の配線を
行うというものである。
In a conventional placement and routing determination method, for example, elements are first placed using an evaluation function with a minimum Manhattan distance, and then a wiring set in advance using an evaluation function with a minimum congestion degree is used. Wiring between the elements is performed in a region.

【0004】[0004]

【発明が達成しようとする課題】しかしながら、前述の
配置配線決定方法等従来のものは、先ず素子の配置をこ
のための評価関数を用いて行い、この後、別の評価関数
を用いて配線を行っているため、配線長のコントロール
が困難となってしまう場合があった。
However, in the prior art such as the above-described method for determining the arrangement and wiring, the elements are first arranged by using an evaluation function for this purpose, and then the wiring is established by using another evaluation function. In some cases, it may be difficult to control the wiring length.

【0005】半導体集積回路では、プロセスの微細化に
伴ない、配線長ディレイのチップ動作に与える影響が大
きくなりつつある。しかしながら、従来の配置配線決定
方法は、素子の配置を先ず決定してしまっていたので、
ある配線の短縮を図ろうとしても限界があった。例え
ば、配置されてしまった素子間の距離以下には配線の長
さを短縮することはできない。
In a semiconductor integrated circuit, as the process becomes finer, the influence of a wiring length delay on chip operation is increasing. However, in the conventional placement and routing determination method, the arrangement of elements has been determined first, so that
There was a limit in trying to shorten certain wiring. For example, the length of the wiring cannot be reduced below the distance between the arranged elements.

【0006】更に、従来の配置配線決定方法では、配置
に用いられる評価関数と配線に用いられる評価関数とが
異なっていたために、作り込む電子回路の特性を達成す
るために必要とする配線条件を満すことができないこと
があった。
Furthermore, in the conventional placement and routing determination method, since the evaluation function used for placement and the evaluation function used for wiring are different, the wiring conditions required to achieve the characteristics of the electronic circuit to be built are set. There was something I could not fill.

【0007】例えば、作り込む電子回路の特性を達成す
るために、前記配線のために用いられる評価関数を変更
しても、この変更を前記配置の評価関数に反映すること
ができないため、必要とする配線条件を満した配線の回
路パターンを得ることができない場合があった。
For example, even if the evaluation function used for the wiring is changed in order to achieve the characteristics of the electronic circuit to be built, the change cannot be reflected on the evaluation function of the arrangement. In some cases, it is not possible to obtain a circuit pattern of a wiring satisfying the required wiring conditions.

【0008】本発明は、前記従来の問題点を解決するべ
くなされたもので、最小ディレイを一定値以上とする
等、配線長を含む必要とする配線条件を満した配線の
適な回路パターンを確実に得ることができる具体的な手
法を提供することを課題とする。
The present invention, wherein those solve such conventional problems, etc. to a minimum delay and a predetermined value or more, the wiring to satisfy the wiring condition requiring including the wiring length top
The optimal circuit patterns and to provide a specific hand <br/> methods that can be sure obtained indeed.

【0009】[0009]

【課題を達成するための手段】本発明は、集積回路やプ
リント基板の素子の配置及びこれら素子や外部に接続す
る端子間の配線を決定する配置配線決定に際し、複数の
素子を含む配置配線領域を先ず分割し、配置配線決定対
象となる回路の素子や端子の組の内、分割された領域に
含まれる、各配線で接続される素子や端子の組(素子
対)を抽出し、抽出された全素子対に対して、各素子対
毎に、今回の分割領域に関して、各素子の配置の相対位
置と各配線経路の相対位置となり得る全ての組合せの候
補を洗い出し、共通の評価関数を用いて、全候補の中か
ら1つの候補を選択する手順を、全素子がそれぞれ1つ
の分割領域に配置される迄、分割毎に繰り返すことによ
って、各素子を配置する分割領域を決定すると共に、複
数の分割領域にまたがる素子の端子間の配線経路も決定
していくことにより、前記課題を達成したものである。
又、前記評価関数を、各素子のサイズと、分割領域間の
境界で通過可能な配線経路の数と、各分割領域内及び分
割領域間での見積り配線長の関数としたものである。
SUMMARY OF THE INVENTION According to the present invention, a plurality of arrangements and wirings for determining the arrangement of elements on an integrated circuit or a printed circuit board and the wiring between these elements and terminals connected to the outside are determined .
Is first divided placement and routing area including the elements, placement and routing decisions pairs
In the divided area of the set of elements and terminals of the elephant circuit
A set of elements and terminals connected by each wiring included (element
Pairs), and for each extracted element pair,
In each case, the relative position of each element
Of all possible combinations that can be the relative position of
Identify the candidates and use a common evaluation function to determine whether
Procedure to select one candidate from all elements
By repeating for each division until it is placed in the divided area of
Thus , the above-described object is achieved by determining a divided region in which each element is arranged and determining a wiring path between terminals of the element over a plurality of divided regions.
Further, the evaluation function is a function of the size of each element, the number of wiring paths that can pass through the boundary between the divided regions, and the estimated wiring length in each divided region and between divided regions.

【0010】[0010]

【作用】本発明は、素子の配置に際しては、素子や外部
に接続する端子間の配線についても配慮すべきであるこ
とが極めて重要であることを見出してなされたものであ
る。
The present invention has been made based on the finding that it is extremely important to consider the wiring between the elements and the terminals connected to the outside when arranging the elements.

【0011】従って、本発明では、このような配置と配
線とを、同一の評価関数を用いて、同一のプロセスの中
で決定するようにしている。これにより、作り込む電子
回路の特性を達成するため等に必要とする配線条件を満
した配線の回路パターンをより確実に得ることができ
る。
Therefore, in the present invention, such an arrangement and wiring are determined in the same process using the same evaluation function. This makes it possible to more reliably obtain a circuit pattern of wiring satisfying the wiring conditions necessary for achieving the characteristics of the electronic circuit to be manufactured.

【0012】なお、本発明において、配置と配線とを決
定していく同一のプロセスとは、作り込む電子回路に従
って、複数の素子を含む配置配線領域を先ず分割し、
置配線決定対象となる回路の素子や端子の組の内、分割
された領域に含まれる、各配線で接続される素子や端子
の組(素子対)を抽出し、抽出された全素子対に対し
て、各素子対毎に、今回の分割領域に関して、各素子の
配置の相対位置と各配線経路の相対位置となり得る全て
の組合せの候補を洗い出し、共通の評価関数を用いて、
全候補の中から1つの候補を選択する手順を、全素子が
それぞれ1つの分割領域に配置される迄、分割毎に繰り
返すことによって、各素子を配置する分割領域を決定す
ると共に、複数の分割領域にまたがる素子の端子間の配
線経路も決定していく一連の手順である。又、本発明に
おいて、このような同一のプロセスの中で用いられる配
置と配線とに用いられる同一の評価関数とは、作り込む
電子回路の特性等に従った配置及び配線に関する評価基
準となる関数であり、例えば各素子のサイズと、分割領
域間の境界で通過可能な配線経路の数と、各分割領域内
及び分割領域間での見積り配線長の関数とされている。
[0012] In the present invention, the same process used to determine the placement and wiring and, according to fabricate an electronic circuit, and first divides the placement and routing area including a plurality of elements, arrangement
Of the set of elements and terminals of the circuit for which wiring
Elements and terminals connected by each wiring included in the specified area
Is extracted (element pairs), and for all the extracted element pairs
Therefore, for each element pair, for each element pair,
Everything that can be the relative position of the layout and the relative position of each wiring route
Identify the candidate combinations and use a common evaluation function to
The procedure to select one candidate from all candidates
Repeat for each division until each is placed in one division area
This is a series of procedures for determining a divided region in which each element is arranged and determining a wiring path between terminals of the element over a plurality of divided regions. Further, in the present invention, the same evaluation function used for the layout and wiring used in the same process is a function serving as an evaluation criterion for the layout and wiring according to the characteristics of the electronic circuit to be built. This is a function of, for example, the size of each element, the number of wiring paths that can pass through the boundary between the divided areas, and the estimated wiring length in each divided area and between the divided areas.

【0013】[0013]

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.

【0014】図1は、本発明の実施例のフローチャート
である。
FIG. 1 is a flowchart of an embodiment of the present invention.

【0015】この図1では、集積回路やプリント基板に
おいて、素子の配置及びこれら素子や外部に接続する端
子間の配線を決定する本実施例の配置配線決定方法が示
されている。
FIG. 1 shows a layout and wiring determination method according to the present embodiment for determining the layout of elements and wiring between these elements and terminals connected to the outside in an integrated circuit or a printed circuit board.

【0016】この図1において、先ずステップ104で
は、以降の処理で行われる素子の配置及びこれら素子や
外部に接続する端子間の配線を行う領域を設定する。例
えば以下に行われる配置配線決定が集積回路に作り込ま
れる電子回路に関するものである場合には、集積回路チ
ップ全体に対して、今回の素子の配置及びこれら素子や
外部に接続する端子間の配線を行う配置配線領域を設定
する。あるいは、以下に行われる配置配線決定がプリン
ト基板に作り込まれる電子回路に対するものである場合
には、プリント基板全体に対する前記配置配線領域の設
定を行う。なお、このステップ104の配置配線領域の
設定は、図4を用いて詳しく後述する。
In FIG. 1, first, at step 104, the arrangement of elements to be performed in the subsequent processing and the area for wiring between these elements and terminals connected to the outside are set. For example, if the layout and wiring decision made below is for an electronic circuit to be built into an integrated circuit, the layout of the current element and the wiring between these elements and the terminals connected to the outside are applied to the entire integrated circuit chip. Is set. Alternatively, if the layout and wiring decision to be made below is for an electronic circuit built on a printed circuit board, the layout and wiring area is set for the entire printed circuit board. The setting of the placement and wiring area in step 104 will be described later in detail with reference to FIG.

【0017】続く一連のステップ106、108、11
2は、各素子の配置の相対位置関係及び各素子や外部に
接続する各端子間の配線の相対位置関係が決るまで繰
返し実行される。
A series of subsequent steps 106, 108, 11
2, the relative positional relationship of the wiring between the terminals for connecting to the relative positional relationship and the elements or external arrangement of the elements is repeatedly executed until it determined or.

【0018】なお、この相対位置とは、後述する分割領
域単位の各素子の配置や各配線の経路である。即ち、素
子の配置の相対位置とは、各分割領域内での細かい位置
を決定するものではなく、各素子が配置される分割領域
を示す。又、各配線経路の相対位置とは、各分割領域内
での細かい配線の経路を示すものではなく、各配線の経
路となるそれぞれの分割領域である。
The relative position is an arrangement of each element and a route of each wiring in a unit of a divided area described later. That is, the relative position of the element arrangement does not determine a fine position in each divided area, but indicates a divided area where each element is arranged. Further, the relative position of each wiring path does not indicate a fine wiring path in each divided area, but means each divided area that is a path of each wiring.

【0019】これら一連のステップ106、108、1
12において、先ずステップ106では、前記ステップ
104で設定された配置配線領域を順次2分割してい
く。なお、このステップ106の配置配線領域の分割
は、図5を用いた説明等で、以後適宜説明する。
These series of steps 106, 108, 1
In step 12, first, in step 106, the placement and wiring area set in step 104 is sequentially divided into two. The division of the placement and wiring area in step 106 will be described later with reference to FIG.

【0020】なお、分割されたそれぞれの領域を、以
降、分割領域と呼ぶ。
Each of the divided areas is hereinafter referred to as a divided area.

【0021】続いてステップ108では、各素子の配置
をどの分割領域にするか、又各素子や外部に接続する端
子間のそれぞれの配線の経路をどの分割領域にするか決
定する。なお、このステップ108で行われる処理は、
図2のフローチャートを用いて詳しく後述する。
Next, at step 108, it is determined which divided region is to be used for disposing each element, and which divided region is to be used for the route of each wiring between each element and the terminal connected to the outside. The processing performed in step 108 is as follows.
Details will be described later with reference to the flowchart of FIG.

【0022】このようなステップ106、108、11
2での一連の処理により各配置及び各配線の相対位置関
係の決定が完了したことが該ステップ112で判定され
ると、この決定に従ってステップ114で、各素子の配
置の絶対位置を決める。
Such steps 106, 108, 11
If it is determined in step 112 that the determination of the relative positional relationship between the respective arrangements and the respective wirings has been completed by the series of processing in step 2, the absolute position of the arrangement of the respective elements is determined in step 114 according to the determination.

【0023】又、続くステップ116では、前記決定に
従って、各素子や外部に接続する端子間の配線の経路の
絶対位置を決める。
In step 116, the absolute positions of the wiring paths between the elements and the terminals connected to the outside are determined in accordance with the above determination.

【0024】なお、これらステップ114及び116で
行われる絶対位置の決定については、図22を用いて詳
しく後述する。
The determination of the absolute position performed in steps 114 and 116 will be described later in detail with reference to FIG.

【0025】図2は、前記実施例で行われる配置配線分
割領域決定処理のフローチャートである。
FIG. 2 is a flowchart of the placement / wiring divided region determination processing performed in the above embodiment.

【0026】この図2で示される一連の処理は、前記図
1のステップ108で行われる処理である。
The series of processing shown in FIG. 2 is the processing performed in step 108 of FIG.

【0027】先ず、この図2のステップ134におい
て、配置配線決定対象となる電子回路の素子や端子の組
の内、前記図1のステップ106で分割された分割領域
に含まれる端子や素子の組を抽出する。この端子や素子
の組とは、各配線で接続される一対の端子や素子の組
(以降、素子対と呼ぶ)である。
First, in step 134 of FIG. 2, of the set of elements and terminals of the electronic circuit to be placed and determined, the set of terminals and elements included in the divided area divided in step 106 of FIG. Is extracted. This set of terminals and elements is a set of a pair of terminals and elements connected by each wiring (hereinafter, referred to as an element pair).

【0028】続いてステップ136では、前記ステップ
134で抽出された全素子対において、これら素子対毎
に、前記図1のステップ106で今回分割された分割領
域に関して、各素子の配置の相対位置と各配線経路の相
対位置となり得る全ての組合せを洗い出す。
Subsequently, in step 136, for all the element pairs extracted in step 134, the relative position of the arrangement of each element is determined for each of these element pairs with respect to the divided area divided this time in step 106 of FIG. Identify all combinations that can be the relative positions of each wiring path.

【0029】なお、このステップ136では、後述する
配置配線条件1〜3の如くには前記ステップ106での
分割領域への分割に依存しない条件に従って、このよう
な素子配置候補と配線経路候補との洗い出しを行っても
よい。例えば、縦方向を主配線とする配線層と、横方向
を主配線とする配線層との2層で配線する場合に、これ
ら2層を跨ぐスルーホールが2個以下であるという条件
に従ってこのような洗い出しを行ってもよい。
In step 136, such an element arrangement candidate and a wiring path candidate are determined in accordance with a condition which does not depend on the division into the divided regions in step 106, such as arrangement and wiring conditions 1 to 3 described later. You may wash it out. For example, when wiring is performed in two layers, that is, a wiring layer having a main wiring in the vertical direction and a wiring layer having a main wiring in the horizontal direction, such a condition is satisfied according to the condition that the number of through holes extending over these two layers is two or less. May be washed out.

【0030】ステップ138では、前記図1のステップ
106で分割された分割領域に関して、下記の配置配線
条件を求める。
In step 138, the following arrangement and wiring conditions are obtained for the divided area divided in step 106 in FIG.

【0031】配置配線条件1:各分割領域で配置可能な
素子のサイズの合計値 配置配線条件2:分割領域間の境界の通過可能経路の数 配置配線条件3:前記素子対を配置する各分割領域内で
の見積り配線長、あるいは前記素子対を配置する2つの
分割領域間での見積り配線長
Arrangement and wiring condition 1: Total value of the sizes of elements that can be arranged in each divided area Arrangement and wiring condition 2: Number of paths that can pass through boundaries between divided areas Arrangement and wiring condition 3: Each division in which the element pair is arranged Estimated wiring length within the region or estimated wiring length between two divided regions where the element pairs are arranged

【0032】ステップ140では、前記ステップ138
で設定された配置配線条件1〜3に従って、前記ステッ
プ136で洗い出された全ての候補の中から、1つの候
補、即ち各素子の配置の相対位置関係及び各配線の相対
位置関係との組合せの候補の1つを選択する。
In step 140, step 138 is performed.
Out of all the candidates identified in step 136 according to the placement and routing conditions 1 to 3 set in the above, one candidate, that is, a combination of the relative positional relationship of the arrangement of each element and the relative positional relationship of each wiring Is selected.

【0033】以下、具体的回路例を用いて、本実施例の
処理を詳細に説明する。
Hereinafter, the processing of this embodiment will be described in detail using a specific circuit example.

【0034】図3は、本実施例で配置配線決定が行われ
る具体的回路例の1つの回路図である。
FIG. 3 is a circuit diagram showing a specific example of a circuit in which placement and wiring are determined in this embodiment.

【0035】この図3に示されるように、以下の本実施
例の配置配線決定方法の処理の説明に用いられる具体的
回路例は、合計8個の素子A〜Hを用いた電子回路であ
り、これらの素子間は配線W1〜W8により接続されて
いる。
As shown in FIG. 3, a specific circuit example used in the following description of the processing of the arrangement and wiring determination method of the present embodiment is an electronic circuit using a total of eight elements A to H. These elements are connected by wirings W1 to W8.

【0036】前記接続のうち、素子Aと素子Bとの接続
は配線W1による。素子Bと素子Eとは配線W2によ
る。素子Cと素子Dとの接続は配線W3による。素子B
と素子Dとの接続が配線W4による。素子Dと素子Fと
の接続は配線W5による。素子Fと素子Gとの接続は配
線W6による。素子Dと素子Gとの接続は配線W7によ
る。素子Gと素子Hとの接続は配線W8による。
Of the above connections, the connection between the element A and the element B is via the wiring W1. The element B and the element E depend on the wiring W2. The connection between the element C and the element D is via a wiring W3. Element B
Is connected to the element D by the wiring W4. The connection between the element D and the element F is via a wiring W5. The connection between the element F and the element G is via a wiring W6. The connection between the element D and the element G is via a wiring W7. The connection between the element G and the element H is via a wiring W8.

【0037】又、この具体例は、この図3に示される具
体的回路例を所望のサイズのプリント基板に組込むとい
うものである。又、以下説明する本実施例の配置配線決
定方法は、プリント基板上での配置配線決定方法とな
る。
In this example, the specific example of the circuit shown in FIG. 3 is incorporated into a printed circuit board of a desired size. The layout and wiring determination method of the present embodiment described below is a layout and wiring determination method on a printed circuit board.

【0038】なお、この図3において、素子A、C、
E、F、Hの面積は400mm2 (=20mm×20mm)で
あり、素子B、D、Gの面積は600mm2 (=20mm×
30mm)である。又、この具体的回路例の特性を満足さ
せるために、配線W6の配線長及び配線W8の配線長
は、それぞれ40mmとなるようにする。
In FIG. 3, elements A, C,
The area of E, F, and H is 400 mm 2 (= 20 mm × 20 mm), and the area of the elements B, D, and G is 600 mm 2 (= 20 mm ×
30 mm). In order to satisfy the characteristics of this specific circuit example, the wiring length of the wiring W6 and the wiring length of the wiring W8 are each set to 40 mm.

【0039】図4は、本実施例での配置配線領域の設定
を示すレイアウト図である。
FIG. 4 is a layout diagram showing the setting of the placement and wiring area in this embodiment.

【0040】この図4の符号10は、配置配線決定を行
うプリント基板(素子の配置や配線を行う領域)であ
る。又、L0は、配置配線領域として設定された領域を
示す。この配置配線領域L0は、縦100mm×横140
mmの大きさである。
Reference numeral 10 in FIG. 4 denotes a printed circuit board (area for arranging and wiring elements) for determining layout and wiring. L0 indicates an area set as a placement and wiring area. The layout wiring area L0 is 100 mm long × 140 mm wide.
It is a size of mm.

【0041】このような配置配線領域L0の設定は、前
記図1のステップ104に相当する。この配置配線領域
L0の設定は素子の配置やこれに関する配線を行う領域
を限定したい場合に、配置配線決定を行うに当って仮想
的に行われる設定である。
The setting of the layout area L0 corresponds to step 104 in FIG. The setting of the arrangement and wiring area L0 is a setting that is virtually performed when deciding the arrangement and wiring when it is desired to limit the arrangement of the elements and the area in which wiring is performed.

【0042】又、この具体例はプリント基板に対する配
置配線決定であってこの配置配線領域の設定の単位はミ
リメートルであるが、この配置配線領域の設定の長さの
単位は配置配線決定対象(集積回路やプリント基板等)
に従って決定するものである。
In this specific example, the arrangement and wiring of the printed circuit board is determined. The unit of the setting of the arrangement and wiring area is millimeters. Circuit, printed circuit board, etc.)
Is determined according to the following.

【0043】図5は、本実施例での配置配線領域の第1
分割を示すレイアウト図である。
FIG. 5 is a diagram showing a first example of the arrangement and wiring area in this embodiment.
It is a layout diagram showing division.

【0044】この図5の一点鎖線で示される縦2分割に
より、配置配線領域L0が、面積の等しい分割領域L1
と分割領域R1とに2分割される。
Due to the vertical division into two shown by the one-dot chain line in FIG.
And a divided region R1.

【0045】なお、この図5の一点鎖線で示される2分
割は、前記図1のステップ106で行われる分割に相当
する。なお、このステップ106で行われる分割は、一
連のステップ106、108、112の処理が実行され
る度に行われるものであり、以下、図13や図18〜図
21に示される分割が行われる。
The two divisions indicated by the dashed line in FIG. 5 correspond to the division performed in step 106 in FIG. Note that the division performed in step 106 is performed each time a series of processing in steps 106, 108, and 112 is performed. Hereinafter, the division illustrated in FIG. 13 and FIGS. 18 to 21 is performed. .

【0046】このような分割が終ると、前記図2のステ
ップ134に対応する、今回分割された分割領域L1及
びR1の範囲で配置される前記素子対の抽出が行われ
る。
When such division is completed, extraction of the element pairs arranged in the range of the currently divided regions L1 and R1 corresponding to step 134 in FIG. 2 is performed.

【0047】前記図5の一点鎖線で示される2分割は、
配置配線領域L0全体を分割するものであるので、抽出
される素子対は合計8個である。即ち、配線W1で接続
される素子Aと素子Bとの素子対と、配線W2で接続さ
れる素子Bと素子Eとの素子対と、配線W3で接続され
る素子Cと素子Dとの素子対と、配線W4で接続れさる
素子Bと素子Dとの素子対と、配線W5で接続される素
子Dと素子Fとの素子対と、配線W6で接続される素子
Fと素子Gとの素子対と、配線W7で接続される素子D
と素子Gとの素子対と、配線W8で接続される素子Gと
素子Hとの素子対がそれぞれ抽出される。
The two divisions indicated by the dashed line in FIG.
Since the entire layout wiring area L0 is divided, a total of eight element pairs are extracted. That is, an element pair of the element A and the element B connected by the wiring W1, an element pair of the element B and the element E connected by the wiring W2, and an element C and an element D connected by the wiring W3 A pair, an element pair of an element B and an element D connected by a wiring W4, an element pair of an element D and an element F connected by a wiring W5, and an element pair of an element F and an element G connected by a wiring W6. Element D and Element D Connected by Wiring W7
And the element pair of the element G and the element pair of the element G and the element H connected by the wiring W8 are extracted.

【0048】図6及び図7は、隣接する2個の分割領域
L1及びR1における、それぞれ素子A及びBの素子
対、あるいは素子B及びEの素子対に関する、素子配置
候補と配線経路候補とを示すレイアウト図である。
FIGS. 6 and 7 show an element arrangement candidate and a wiring path candidate for an element pair of elements A and B or an element pair of elements B and E in two adjacent divided regions L1 and R1, respectively. It is a layout diagram shown.

【0049】即ち、図6は、前記図5の2分割に対応し
て抽出された素子対(素子A、B)についての素子配置
候補と配線経路候補とが示されている。一方、図7で
は、前記図5の2分割に対応して抽出された素子対(素
子B、E)の素子配置候補と配線経路候補とが示されて
いる。
That is, FIG. 6 shows element arrangement candidates and wiring path candidates for the element pairs (elements A and B) extracted corresponding to the two divisions shown in FIG. On the other hand, FIG. 7 shows an element arrangement candidate and a wiring path candidate of an element pair (elements B and E) extracted corresponding to the two divisions in FIG.

【0050】又、これら図6及び図7で示される素子配
置及び配線経路は、それぞれ相対位置である。即ち、こ
れら図6及び図7で示される素子配置及び配線経路は、
各素子がどの分割領域L1あるいはR1に配置される
か、あるいは各配線がどの分割領域L1、R1を通過す
るかを示すものであり、各分割領域L1、R1内におけ
る詳細な位置を示すものではない。
The element arrangements and wiring paths shown in FIGS. 6 and 7 are relative positions. That is, the element arrangements and wiring paths shown in FIGS.
It indicates in which divided region L1 or R1 each element is arranged, or which divided region L1 or R1 each wiring passes through, and does not indicate a detailed position in each divided region L1 or R1. Absent.

【0051】なお、このような相対的な素子配置及び配
線経路を、以降、相対素子配置あるいは相対配線経路と
呼ぶ。
Such a relative element arrangement and wiring path are hereinafter referred to as a relative element arrangement or relative wiring path.

【0052】この図6及び図7のレイアウト図、更には
以降説明するレイアウト図では、各素子A〜Hを、それ
ぞれの素子のアルファベット符号の付された○印で示
す。又、これら○印の素子間の配線は、実線や二重線や
破線で示す。なお、実線は分割領域L1と分割領域R1
とを共に通過する横方向を主配線とする配線層の配線を
示す。又、二重線は、分割領域L1あるいは分割領域R
1のいずれか一方のみを通る配線を示し、主配線層とし
て縦方向・横方向のどちらを用いるかはいずれか一方に
決める。破線は、縦方向を主配線とする配線を示す。
In the layout diagrams of FIGS. 6 and 7 and the layout diagrams to be described later, each of the elements A to H is indicated by a circle with an alphabetical letter of each element. In addition, the wiring between the elements marked with a circle is indicated by solid lines, double lines, or broken lines. The solid lines indicate the divided areas L1 and R1.
2 shows a wiring of a wiring layer having a main wiring in the horizontal direction passing through both. The double line indicates the divided area L1 or the divided area R
1 indicates a wiring passing through only one of them, and it is determined whether to use the main wiring layer in the vertical direction or the horizontal direction. The broken line indicates a wiring whose main direction is the vertical direction.

【0053】先ず、素子対(素子A、B)について示さ
れた図6では、合計6種類の配線経路候補が示されてい
る。これは、対象となる合計2個の分割領域L1、R1
に関しては、配線経路の種類が6種類であることによ
る。
First, in FIG. 6 showing the element pair (elements A and B), a total of six types of wiring path candidates are shown. This is because a total of two divided areas L1 and R1
The reason is that there are six types of wiring paths.

【0054】この図6において、配線経路候補 rAB1
分割領域R1のみを通過する。配線経路候補 rAB2 は分
割領域L1のみを通過する。配線経路候補 rAB3 は、分
割領域L1内に配置された素子Aと分割領域内R1に配
置された素子Bとを接続する、分割領域L1とR1とを
通過するものである。配線経路候補 rAB4 は、分割領域
L1に配置された素子Bと分割領域R1に配置された素
子Aとを接続する、分割領域L1とR1とを通過するも
のである。配線経路候補 rAB5 は、分割領域L1に配置
された素子Aと素子Bとを、分割領域L1から分割領域
R1を経由して再び分割領域L1を通過するものであ
る。配線経路候補 rAB6は、分割領域R1に配置された
素子Aと素子Bとを接続する、分割領域R1から分割領
域L1を経由して分割領域L1を通過するものである。
In FIG. 6, the wiring route candidate r AB1 passes only through the divided region R1. The wiring route candidate r AB2 passes only through the divided area L1. The wiring route candidate r AB3 passes through the divided areas L1 and R1, which connects the element A arranged in the divided area L1 and the element B arranged in the divided area R1. The wiring route candidate r AB4 passes through the divided areas L1 and R1, which connects the element B arranged in the divided area L1 and the element A arranged in the divided area R1. The wiring route candidate r AB5 is one in which the elements A and B arranged in the divided region L1 pass through the divided region L1 again from the divided region L1 via the divided region R1. The wiring route candidate r AB6 connects the element A and the element B arranged in the divided region R1, and passes through the divided region L1 from the divided region R1 via the divided region L1.

【0055】なお、素子対(素子B、E)についての図
7で示される配線経路候補 rBE1 〜rBE6 も、前記図6
の配線経路候補 rAB1 〜 rAB6 と同様である。
[0055] Incidentally, element pairs (element B, E) wiring path candidate r BE1 ~r BE6 shown in Figure 7 for also, FIG. 6
This is the same as the wiring route candidates r AB1 to r AB6 .

【0056】又、前記図5の2分割に対応して抽出され
た配線W3〜W8に対応する素子対についても、同様に
素子配置候補と配線経路候補とを洗い出す。
Also, with respect to the element pairs corresponding to the wirings W3 to W8 extracted corresponding to the two divisions in FIG. 5, the element arrangement candidates and the wiring path candidates are similarly identified.

【0057】このような図5の2分割に対応した配線W
1〜W8それぞれに対応する素子対全てに対する素子配
置候補と配線経路候補との洗い出しは、前記図2のステ
ップ136に対応する。
The wiring W corresponding to the two divisions shown in FIG.
Identification of the element arrangement candidates and the wiring path candidates for all the element pairs corresponding to 1 to W8 respectively corresponds to the step 136 in FIG.

【0058】この後、前記図2のステップ138に対応
して、前記図5の配置配線領域L0の2分割における、
各分割領域の配置配線条件の設定を、次のように行う。
Thereafter, corresponding to the step 138 in FIG. 2, in the two divisions of the layout wiring area L0 in FIG.
The setting of the arrangement and wiring conditions of each divided area is performed as follows.

【0059】 配置配線条件1: 分割領域L1で配置可能な素子の面積合計≦3500 (=70×100×K1;K1=0.5) …(1) 分割領域1で配置可能な素子の面積合計≦3500 (=70×100×K1;K1=0.5) …(2)Placement and Wiring Condition 1: Total Area of Elements Placeable in Divided Region L1 ≦ 3500 (= 70 × 100 × K1; K1 = 0.5) (1) Area of Elements Placeable in Divided Region R1 Total ≦ 3500 (= 70 × 100 × K1; K1 = 0.5) (2)

【0060】なお、ここで、K1は、それぞれの分割領
域内で配に利用できる面積の比率であり、予め設定す
る。ここではK1は一例として“0.5”に設定した
が、分割の各ステップ毎に設定することができる。
[0060] Incidentally, where, K1 is the ratio of the area available for placement in each divided region is set in advance. Here, K1 is set to “0.5” as an example.
Can be set for each step of the division.

【0061】 配置配線条件2: 分割領域R1と分割領域L1との境界を通過可能な配線系路数<K2(=4) …(3)Placement and wiring condition 2: Number of wiring paths that can pass through the boundary between divided region R1 and divided region L1 <K2 (= 4) (3)

【0062】なお、このK2は“4”に一例として設定
するものであり、例えば、境界の長さ等に従って決定し
てもよい。
Note that K2 is set as an example to "4", and may be determined according to, for example, the length of the boundary.

【0063】なお、配置配線条件3a 〜3c について
は、図8〜図10で示される見積り配線長を用いて説明
する。
The layout and wiring conditions 3a to 3c will be described with reference to the estimated wiring lengths shown in FIGS.

【0064】配置配線条件3a :図8に示される配線経
路候補 rXY1 、 rXY2 の見積り配線長 <170(=100+70) …(4)
Arrangement and wiring condition 3a: Estimated wiring length of wiring path candidates r XY1 and r XY2 shown in FIG. 8 <170 (= 100 + 70) (4)

【0065】なお、この見積り配線長は、素子対の両方
の素子が同一の分割領域にある場合の見積り配線長であ
り、この分割領域の大きさに従って決定され、例えばこ
の分割領域の縦の長さと横の長さとの和となる。又、こ
こで、X=A、B、C、・・・であり、Y=A、B、
C、・・・である。
Note that the estimated wiring length is an estimated wiring length when both elements of an element pair are in the same divided area, and is determined according to the size of the divided area. And the horizontal length. Here, X = A, B, C,..., And Y = A, B,
C,.

【0066】配置配線条件3b :図9に示される配線経
路候補 rXY3 及び図10に示される配線経路候補 rXY4 の見積り配線
長 <240(=100+140) …(5)
[0066] placement and routing Conditions 3b: estimate the wiring length of the wiring path candidates r XY4 shown in the wiring path candidate r XY3 and 10 shown in FIG. 9 <240 (= 100 + 140) ... (5)

【0067】なお、この見積り配線長は、素子対の素子
が隣接する異なる分割領域にある場合のものであり、こ
れら隣接する分割領域の全体の大きさに従っており、例
えばこれら2つの分割領域を合せた領域の縦の長さと横
の長さとで定てもよい。なお、ここで、X=A、B、
C、・・・であり、Y=A、B、C、・・・である。
The estimated wiring length is obtained when the elements of the element pair are located in different adjacent divided regions, and is in accordance with the entire size of these adjacent divided regions. All vertical length and lateral regions may be specified by a length. Here, X = A, B,
, And Y = A, B, C,.

【0068】 配置配線条件3c : 配線経路候補 rXY5 >240 …(6)Placement and wiring condition 3 c: wiring route candidate r XY5 > 240 (6)

【0069】この場合の見積り配線長は、素子対の両方
の素子が同一の分割領域にはなく、且つ、素子対のそれ
ぞれの素子が隣接する分割領域それぞれにあるものでも
ない場合の配線長である。
The estimated wiring length in this case is a wiring length in a case where both elements of the element pair are not in the same divided region and each element of the element pair is not in each of the adjacent divided regions. is there.

【0070】このようにして前記図5の2分割に対応し
た配置配線条件1、2、3a 〜3cが決定されると、前
記具体的回路例の電気的要求特性等によって決定される
配線W1〜W8の長さの条件等に従って、前記図6、図
7で説明したように洗い出された素子配置候補と配線経
路候補とから、候補の選択(絞込み)を行う。
When the placement and wiring conditions 1, 2, 3a to 3c corresponding to the two divisions in FIG. 5 are determined in this way, the wirings W1 to W1 determined by the electrical required characteristics of the specific circuit example and the like are determined. According to the condition of the length of W8 and the like, candidates are selected (narrowed down) from the element placement candidates and the wiring path candidates that have been extracted as described with reference to FIGS.

【0071】例えば、前記具体的回路例の要求する電気
的特性に従って、前記配線W6の配線長を40mmとし、
前記配線W8の配線長を40mmとする場合には、前記配
置配線条件1、2、3a 〜3c のうち特に配置配線条件
3a 〜3c に従って、次のような配線経路候補が選択さ
れる。
For example, according to the electrical characteristics required of the specific circuit example, the wiring length of the wiring W6 is set to 40 mm,
When the wiring length of the wiring W8 is 40 mm, the following wiring path candidates are selected according to the layout wiring conditions 3a to 3c among the layout wiring conditions 1, 2, 3a to 3c.

【0072】配線W6に対する配線経路候補:配線経路
候補 rFG1 又は rFG2 を選択。なお、これらの配線経路
候補 rFG1 、 rFG2 は、それぞれ、前記配置配線条件3
a の配線経路候補 rXY1 、 rXY2 に対応する。
A wiring path candidate for the wiring W6: a wiring path candidate r FG1 or r FG2 is selected. Note that these wiring route candidates r FG1 and r FG2 correspond to the above-mentioned placement and routing conditions 3 respectively.
It corresponds to the wiring route candidate r XY1 and r XY2 of a.

【0073】配線W8に対応して選択される配線経路候
補:配線経路候補 rGH1 又は rGH2 。なお、これら配線
経路候補 rGH1 、 rGH2 は、それぞれ、前記配置配線条
件3a の配線経路候補 rXY1 、 rXY2 に対応する。
A wiring path candidate selected corresponding to the wiring W8: a wiring path candidate r GH1 or r GH2 . Incidentally, the wiring path candidate r GH1, r GH2, respectively, corresponding to the wiring path of the placement and routing condition 3a candidate r XY1, r XY two.

【0074】ここで、このような配線W6とW8との条
件をいずれも成立させるためには、素子F、G、Hが全
て同一の分割領域L1あるいはR1内に配置されなけれ
ばならない。従って、配線W6として配線経路候補 r
FG1 を選択すれば、配線W8の配線経路候補は rGH1
選択する必要がある。あるいは、配線W6として配線経
路候補 rFG2 を選択すれば、これに対応して配線W8の
配線経路候補は rGH2 を選択しなければならない。
Here, in order to satisfy all of the conditions for the wirings W6 and W8, the elements F, G and H must all be arranged in the same divided area L1 or R1. Therefore, as the wiring W6, the wiring route candidate r
If FG1 is selected, r GH1 must be selected as the wiring route candidate for the wiring W8. Alternatively, if the wiring route candidate rFG2 is selected as the wiring W6, rGH2 must be selected as the wiring route candidate for the wiring W8.

【0075】ここでは、図11に示される如く、配線経
路候補 rFG1 と rGH1 とを採用する。
Here, as shown in FIG. 11, wiring route candidates r FG1 and r GH1 are employed.

【0076】このようにして素子F、G、Hの相対素子
配置が分割領域R1に決定されると、素子DとFとの間
の配線W5の配線経路候補は、配線経路候補 rDF1 、 r
DF3 、 rDF6 の中から選択されることになる。又、素子
DとGとを接続する配線W7の配線経路候補は、配線経
路候補 rDG1 、 rDG3 、 rDG6 の中から選択されること
になる。
When the relative element arrangement of the elements F, G, and H is determined in the divided area R1, the wiring path candidates for the wiring W5 between the elements D and F are the wiring path candidates rDF1 , rDF .
DF3 , r DF6 will be selected. The wiring path candidate lines W7 connecting the device D and G would be selected from among the wiring path candidate r DG1, r DG3, r DG6 .

【0077】これら配線W5及び配線W7の配線経路候
補の選択、及び素子A〜Eの相対素子配置を、前記配置
配線条件1(面積合計についての条件)と、前記配置配
線条件2(境界を通過可能な配線経路数の条件)とに従
って行う。
The selection of the wiring route candidates for the wirings W5 and W7 and the relative element arrangement of the elements A to E are performed according to the arrangement and wiring condition 1 (the condition regarding the total area) and the arrangement and wiring condition 2 (the condition of passing through the boundary). Conditions for the number of possible wiring paths).

【0078】この結果、素子A、B、Eを分割領域L1
に配置し、素子C、D、F、G、Hを分割領域R1内
に配置し、配線W1〜W8の配線経路候補それぞれとし
て配線経路候補 rAB2 、 rBE2 、 rCD1 、 rBD3 、 r
DF1 、 rFG1 、 rDG1 、 rGH1を選択する。
As a result, the elements A, B and E are divided into the divided areas L1
And the elements C, D, F, G, and H are arranged in the divided region R1, and the wiring route candidates r AB2 , r BE2 , r CD1 , r BD3 , r as the wiring route candidates for the wires W1 to W8 , respectively.
Select DF1 , rFG1 , rDG1 , rGH1 .

【0079】これは、図12に示される通りである。This is as shown in FIG.

【0080】なお、この選択結果では、分割領域L1内
の素子A、B、Eの面積の合計は400(=400×
2+600)であり、分割領域R1内に配置される素子
C、D、F、G、Hの面積合計は400(=400×
+600×2)であり、いずれも前記配置配線条件1
を満足する。又、この選択結果では、分割領域L1とR
1との間の境界を通過する配線経路は、配線W4に対応
する配線経路候補 rBD3 のみであるので、前記配置配線
条件2をも満足する。
[0080] In this selection result, element A in the divided regions L1, B, the total area of E 1 400 (= 400 ×
2 + 600), and element C is arranged in the divided region R1, D, F, G, the total area of the H is 2 400 (= 400 ×
3 + 600 × 2 ), and all of the above-mentioned placement and wiring conditions 1
To be satisfied. Also, as a result of this selection, the divided areas L1 and R
Since only the wiring route candidate rBD3 corresponding to the wiring W4 passes through the boundary between the wiring route W1 and the wiring route W1 , the above-described layout and wiring condition 2 is also satisfied.

【0081】なお、分割領域L1及びR1に対する、以
上説明した前記相対素子配置及び前記相対配線経路で
は、素子AとBとEとの間の、あるいは素子CとDとF
とGとHとの間の相対素子配置及び相対配線経路は未定
となっている。
In the relative element arrangement and the relative wiring path described above with respect to the divided areas L1 and R1, the distance between the elements A, B and E or the distance between the elements C, D and F
The relative element arrangement and the relative wiring route between G and H are undecided.

【0082】従って、続いて図13に示される如く、配
置配線領域L0の分割を行う。以降、これを第2分割と
呼ぶ。
Therefore, as shown in FIG. 13, the layout wiring area L0 is divided. Hereinafter, this is referred to as a second division.

【0083】このような図13に示される2分割によれ
ば、分割領域L1は分割領域UL1とDL1とに分割さ
れ、分割領域R1は分割領域UR1とDR1とに分割さ
れ、合計4個の分割領域となる。なお、これら合計4個
の分割領域UL1、DL1、UR1、DR1の大きさ
は、全て50mm×70mmの大きさである。又、このよう
な図13の分割は、前記図1のステップ106の分割に
相当する。
According to the two divisions shown in FIG. 13, divided region L1 is divided into divided regions UL1 and DL1, and divided region R1 is divided into divided regions UR1 and DR1, for a total of four divided regions. Area. The total size of these four divided regions UL1, DL1, UR1, and DR1 is all 50 mm × 70 mm. The division in FIG. 13 corresponds to the division in step 106 in FIG.

【0084】この後、再び、前記図1のステップ108
(前記図2のステップ134、136、138、14
0)、112の処理を行う。
Thereafter, step 108 in FIG.
(Steps 134, 136, 138, 14 in FIG. 2)
0) and 112 are performed.

【0085】まず、前記図2のステップ134に対応し
て、相対素子配置及び相対配線経路が確定していない素
子対を抽出する。現段階では、配線W1に対応する素子
対(素子A、B)と、配線W2に対応する素子対(素子
B、E)と、配線W3に対応する素子対(素子C、D)
と、配線W4に対応する素子対(素子B、D)と、配線
W5に対応する素子対(素子D、F)と、配線W6に対
応する素子対(素子F、G)と、配線W7に対応する素
子対(素子D、G)と、配線W8に対応する素子対(素
子G、H)とが抽出される。
First, corresponding to step 134 in FIG. 2, an element pair whose relative element arrangement and relative wiring path are not determined is extracted. At this stage, an element pair corresponding to the wiring W1 (elements A and B), an element pair corresponding to the wiring W2 (elements B and E), and an element pair corresponding to the wiring W3 (elements C and D)
The element pair (elements B and D) corresponding to the wiring W4, the element pair (elements D and F) corresponding to the wiring W5, the element pair (elements F and G) corresponding to the wiring W6, and the wiring W7. A corresponding element pair (elements D and G) and an element pair (elements G and H) corresponding to the wiring W8 are extracted.

【0086】続いて前記図2のステップ136に対応し
て、このようにして抽出されたそれぞれの素子対につい
ての素子配置候補と配線経路候補とを洗い出す。この
際、今回の第2分割以前の同一分割領域L1あるいは同
一分割領域R1内に相対素子配置が決定された素子同士
の素子対間の配線経路候補は、それぞれ分割領域L1内
部あるいは分割領域R1内部のみを経由することとす
る。即ち、両方の素子が分割領域L1内の素子対では、
配線経路候補は分割領域UL1あるいはDL1のみとす
る。あるいは、いずれの素子も分割領域R1にある素子
対の配線経路候補は、分割領域UR1あるいは分割領域
DR1のみを通過するものとする。
Subsequently, corresponding to step 136 in FIG. 2, candidate element arrangements and wiring paths for each element pair extracted in this way are identified. At this time, the wiring route candidates between the element pairs of the elements whose relative element arrangement has been determined in the same divided area L1 or the same divided area R1 before the second division this time are respectively set in the divided area L1 or the divided area R1. Only via That is, in the element pair in which both elements are in the divided region L1,
The wiring route candidate is only the divided region UL1 or DL1. Alternatively, it is assumed that the wiring route candidate of the element pair in any of the elements in the division region R1 passes only through the division region UR1 or the division region DR1.

【0087】このようにして素子配置候補と配線経路候
補とを洗い出すと、配線W1に対応する配線経路候補
は、図14に示される配線経路候補 rAB1〜 rAB6 の如
く、合計6個となる。
When the element arrangement candidates and the wiring route candidates are identified in this manner, the number of wiring route candidates corresponding to the wiring W1 is six in total, as shown in FIG. 14 by the wiring route candidates r AB1 to r AB6. .

【0088】又、配線W3に対応する素子対の配置候補
及び配線経路候補は、図15の配線経路候補 rCD1 〜 r
CD6 に示されるように、合計6個となる。
Further, the layout candidates and wiring route candidates for the element pair corresponding to the wiring W3 are the wiring route candidates r CD1 to r CD1 in FIG.
As shown in CD6 , the total is six.

【0089】又、配線W4に対応する配置候補及び配線
経路候補は、図16に示される配線経路候補 rBD1 〜 r
BD8 に示される如く、合計8個となる。
The arrangement candidates and the wiring route candidates corresponding to the wiring W4 are the wiring route candidates r BD1 to r BD1 shown in FIG.
As shown in BD8 , the total is eight.

【0090】前記図13の第2分割後、前記図2のステ
ップ138に対応する各分割領域の配置配線条件の設定
を行うと、次の通りとなる。
After the second division of FIG. 13, setting of the arrangement and wiring conditions of each divided region corresponding to step 138 of FIG. 2 is as follows.

【0091】 配置配線条件1: 分割領域UL1、DL1、UR1、DR1それぞれで配置可能な素子の面 積合計<1750=(50×70×K1;K1=0.5) …(7)Placement and Wiring Condition 1: Total Area of Elements Placeable in Each of Divided Areas UL1, DL1, UR1, and DR1 <1750 = (50 × 70 × K1; K1 = 0.5) (7)

【0092】 配置配線条件2: 分割領域UL1とUR1との境界、あるいは分割領域DL1とDR1との 境界を通過可能な配線経路数≦K2/2(=2;K2=4) …(8) 分割領域UL1とDL1あるいは分割領域UR1とDR1との境界を通過 可能な配線経路数≦K3(=3と設定) …(9)Placement and wiring condition 2: Number of wiring paths that can pass through the boundary between divided areas UL1 and UR1, or the boundary between divided areas DL1 and DR1 ≦ K2 / 2 (= 2; K2 = 4) (8) The number of wiring paths that can pass through the boundary between the regions UL1 and DL1 or the divided regions UR1 and DR1 ≦ K3 (= 3 is set) (9)

【0093】 配置配線条件3(それぞれの見積り配線長): rAB1 及び rAB2 ≦120(=50+70) …(10) rAB3 及び rAB4 ≦170(=100+70) …(11) rAB5 及び rAB6 >170 …(12) rCD1 及び rCD2 ≦120(=50+70) …(13) rCD3 及び rCD4 ≦170(=100+70) …(14) rCD5 及び rCD6 >170 …(15) rBD1 及び rBD2 ≦190(=140+50) …(16) rBD3 、 rBD4 、 rBD5 及び rBD6 ≦240(=100+140) …(17) rBD7 及び rBD8 >240 …(18) ・・・ ・・・ ・・・ ・・・Arrangement and wiring condition 3 (Estimated wiring length of each): r AB1 and r AB2 ≦ 120 (= 50 + 70) (10) r AB3 and r AB4 ≦ 170 (= 100 + 70) (11) r AB5 and r AB6 > 170 (12) rCD1 and rCD2 ≦ 120 (= 50 + 70) (13) rCD3 and rCD4 ≦ 170 (= 100 + 70) (14) rCD5 and rCD6 > 170 (15) rBD1 and r BD2 ≦ 190 (= 140 + 50) ... (16) r BD3, r BD4, r BD5 and r BD6 ≦ 240 (= 100 + 140) ... (17) r BD7 and r BD8> 240 ... (18) ··· ···・ ・ ・ ・ ・ ・

【0094】配線W6や配線W7等に関して、このよう
な配置配線条件1〜3の判定を行いながら、前記図2の
ステップ140に相当する素子配置候補(分割領域)の
選択を行うと、素子Eは分割領域UL1となり、素子
A、Bは分割領域DL1となり、素子F、G、Hは分割
領域UR1となり、素子C、Dは分割領域DR1とな
る。このような選択結果は図17に示す通りである。
When the selection of the element arrangement candidate (divided area) corresponding to step 140 in FIG. 2 is performed while determining the arrangement and wiring conditions 1 to 3 for the wiring W6 and the wiring W7, the element E Is a divided area UL1, elements A and B are divided areas DL1, elements F, G, and H are divided areas UR1, and elements C and D are divided areas DR1. Such a selection result is as shown in FIG.

【0095】このような選択結果においては、素子Eの
相対素子配置はほぼ決定されているが、他の素子A〜
D、F〜Hの相対素子配置及びこれらの間の相対配線経
路は確定されていない。従って、前記図1のステップ1
12に相当する判定は、前記図1のステップ106の前
方へ分岐する判定となる。
In such a selection result, the relative element arrangement of the element E is substantially determined, but the other elements A to
The relative element arrangement of D, F to H and the relative wiring path between them are not determined. Therefore, step 1 in FIG.
The determination corresponding to 12 is a determination that branches forward in step 106 of FIG.

【0096】以降、全ての素子A〜Hについての相対素
子配置及び相対配線経路が確定するまで、前記図1のス
テップ106、108(前記図2のステップ134、1
36、138、140)、ステップ112に示される処
理を、図18の一点鎖線に示される第3分割、図19の
一点鎖線に示される第4分割、図20の一点鎖線に示さ
れる第5分割及び図21の一点鎖線に示される第6分割
を行う度に実行する。
Thereafter, steps 106 and 108 in FIG. 1 (steps 134 and 1 in FIG. 2) are performed until the relative element arrangements and relative wiring paths for all the elements A to H are determined.
36, 138, 140), the processing shown in step 112 is divided into a third division shown by a dashed line in FIG. 18, a fourth division shown by a dashed line in FIG. 19, and a fifth division shown by a dashed line in FIG. And is executed every time the sixth division shown by the one-dot chain line in FIG. 21 is performed.

【0097】前記図18の一点鎖線で示される第3分割
では、配置配線領域L0が合計6個の分割領域に分割さ
れる。又、この第3分割に対する処理の後には、素子G
は素子H、Fの左側であることと、素子Dは素子Cの左
側であることと、主配線が横方向の配線層について見る
と、配線経路候補 rGH、 rGFは配線経路候補 rDF6 、r
CDの上側であることが確定する。
In the third division indicated by the one-dot chain line in FIG. 18, the layout wiring area L0 is divided into a total of six division areas. After the processing for the third division, the element G
Is the left side of the elements H and F, the element D is the left side of the element C, and when the main wiring is viewed in the horizontal wiring layer, the wiring path candidates r GH and r GF are the wiring path candidates r DF6 , R
Confirm that it is above the CD .

【0098】前記図19の一点鎖線で示される第4分割
では、配置配線領域L0が合計8個の分割領域に分割さ
れる。又、この第4分割に対する処理の完了の後には、
素子A、B、Eに関する相対素子配置及び相対配線経路
が確定する。
In the fourth division shown by the one-dot chain line in FIG. 19, the layout wiring area L0 is divided into a total of eight division areas. After the processing for the fourth division is completed,
The relative element arrangement and the relative wiring path for the elements A, B, and E are determined.

【0099】前記図20の一点鎖線で示される第5分割
では、配置配線領域L0が合計12個の分割領域とな
る。又、この第5分割に対する処理の完了の後には、全
ての素子A〜Hの相対素子配置が確定する。
In the fifth division indicated by the one-dot chain line in FIG. 20, the arrangement and wiring area L0 is a total of twelve division areas. After the processing for the fifth division is completed, the relative element arrangements of all the elements A to H are determined.

【0100】前記図21の一点鎖線で示される第6分割
によれば、配置配線領域L0は合計16個の分割領域に
分割される。又、この第6分割に対する処理の完了の後
には、全ての素子A〜Hの相対素子配置及び相対配線経
路が確定する。
According to the sixth division shown by the one-dot chain line in FIG. 21, the layout wiring area L0 is divided into a total of 16 division areas. After the processing for the sixth division is completed, the relative element arrangements and relative wiring paths of all the elements A to H are determined.

【0101】図22は、前記具体的回路例の配置配線決
定が完了したレイアウト図である。
FIG. 22 is a layout diagram in which the layout and wiring of the specific circuit example have been determined.

【0102】この図22では、前記図21で確定した相
対素子配置及び相対配線経路に従って、各配置の絶対位
置及び各配線の絶対位置が確定されたレイアウト図が示
されている。なお、このような、確定した相対素子配置
と確定した相対配線経路とに従った各配置の絶対位置の
決定は、前記図1のステップ114に相当する。又、こ
のような確定した相対素子配置及び相対配線経路に従っ
た各配線の絶対位置の決定は、前記図1のステップ11
6に相当する。
FIG. 22 shows a layout diagram in which the absolute position of each arrangement and the absolute position of each wiring are determined according to the relative element arrangement and the relative wiring path determined in FIG. Note that the determination of the absolute position of each arrangement according to the determined relative element arrangement and the determined relative wiring path corresponds to step 114 in FIG. In addition, the determination of the absolute position of each wiring according to the determined relative element arrangement and relative wiring path is performed in Step 11 of FIG.
Equivalent to 6.

【0103】なお、図22において、左下りの斜線が付
された領域は、各配置の絶対位置の決定及び各配線の絶
対位置の決定の際に設定された配線禁止エリアである。
In FIG. 22, the shaded area on the lower left is a wiring prohibited area set at the time of determining the absolute position of each arrangement and the absolute position of each wiring.

【0104】以上説明した通り、本実施例によれば、プ
リント基板上での素子の配置及びこれら素子間の配線
を、同一の評価関数を用いて、同一のプロセス中で決定
することができる。従って、前述した具体的回路例で配
線W6及びW8の配線長を40mmとする条件を満たした
配置配線決定を行うことができる等、必要する配線条件
を満たした配線の回路パターンを確実に得ることができ
る。
As described above, according to this embodiment, the arrangement of elements on a printed circuit board and the wiring between these elements can be determined in the same process using the same evaluation function. Therefore, in the specific circuit example described above, it is possible to determine the arrangement and wiring satisfying the condition that the wiring length of the wirings W6 and W8 is 40 mm. For example, it is possible to reliably obtain the circuit pattern of the wiring satisfying the necessary wiring conditions. Can be.

【0105】なお、上記具体的回路例では、外部に接続
する端子に言及していないが、同様に配置及び配線の決
定を行うことができる。又、上記具体的回路例はプリン
ト基板を対象とするものであったが、集積回路のレイア
ウト設計にも用いることができることは言うまでもな
い。
In the above specific circuit example, the terminal to be connected to the outside is not mentioned, but the arrangement and wiring can be determined in the same manner. Although the above specific circuit example is directed to a printed circuit board, it goes without saying that it can be used for layout design of an integrated circuit.

【0106】[0106]

【発明の効果】以上説明した通り、本発明によれば、最
小ディレイを一定値以上とする等、配線長を含む必要と
する配線条件を満たした配線の最適な回路パターンを確
実に得ることができるという優れた効果を得ることがで
きる。
As described above, according to the present invention, an optimum circuit pattern of a wiring satisfying necessary wiring conditions including a wiring length, such as setting a minimum delay to a predetermined value or more, is confirmed. An excellent effect that it can be obtained can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の実施例のフローチャートであ
る。
FIG. 1 is a flowchart of an embodiment of the present invention.

【図2】図2は、前記実施例で行われる配置配線分割領
域決定処理のフローチャートである。
FIG. 2 is a flowchart of a placement and wiring division region determination process performed in the embodiment.

【図3】図3は、前記実施例で配置配線決定が行われる
具体的回路例の1つの回路図である。
FIG. 3 is one circuit diagram of a specific example of a circuit in which arrangement and wiring are determined in the embodiment.

【図4】図4は、前記実施例での配置配線領域の設定を
示すレイアウト図である。
FIG. 4 is a layout diagram illustrating setting of a placement and wiring area in the embodiment.

【図5】図5は、前記実施例での配置配線領域の第1分
割を示すレイアウト図である。
FIG. 5 is a layout diagram showing a first division of a placement and wiring area in the embodiment.

【図6】図6は、隣接する2個の分割領域における素子
A及びBの素子対に関する素子配置候補と配線経路候補
とを示すレイアウト図である。
FIG. 6 is a layout diagram showing element arrangement candidates and wiring path candidates for an element pair of elements A and B in two adjacent divided regions.

【図7】図7は、隣接する2個の分割領域における素子
B及びEの素子対に関する素子配置候補と配線経路候補
とを示すレイアウト図である。
FIG. 7 is a layout diagram showing element arrangement candidates and wiring path candidates for an element pair of elements B and E in two adjacent divided regions.

【図8】図8は、前記実施例で定義される配置配線条件
3a に対応する見積り配線長を示すレイアウト図であ
る。
FIG. 8 is a layout diagram showing an estimated wiring length corresponding to a placement and wiring condition 3a defined in the embodiment.

【図9】図9は、前記実施例で定義される配置配線条件
3b に対応する見積り配線長を示すレイアウト図であ
る。
FIG. 9 is a layout diagram showing estimated wiring lengths corresponding to placement and wiring conditions 3b defined in the embodiment.

【図10】図10は、前記実施例で定義される配置配線
条件3c に対応する見積り配線長を示すレイアウト図で
ある。
FIG. 10 is a layout diagram showing estimated wiring lengths corresponding to placement and wiring conditions 3c defined in the embodiment.

【図11】図11は、前記実施例での素子F〜Hの配置
候補の選択及びこれら素子F〜Hに関する配線経路候補
の選択に関するレイアウト図である。
FIG. 11 is a layout diagram relating to the selection of the layout candidates of the elements F to H and the selection of the wiring path candidates for the elements F to H in the embodiment.

【図12】図12は、前記実施例での素子A〜Hの配置
候補の選択及びこれら素子A〜Hに関する配線経路候補
の選択に関するレイアウト図である。
FIG. 12 is a layout diagram relating to selection of arrangement candidates of elements A to H and selection of wiring route candidates for these elements A to H in the embodiment.

【図13】図13は、前記実施例での配置配線領域の第
2分割を示すレイアウト図である。
FIG. 13 is a layout diagram showing a second division of the placement and wiring area in the embodiment.

【図14】図14は、前記第2分割による分割領域にお
ける素子A及びBの素子対に関する素子配置候補と配線
経路候補とを示すレイアウト図である。
FIG. 14 is a layout diagram showing element arrangement candidates and wiring path candidates relating to an element pair of elements A and B in a divided region obtained by the second division.

【図15】図15は、前記第2分割による分割領域にお
ける素子C及びDの素子対に関する素子配置候補と配線
経路候補とを示すレイアウト図である。
FIG. 15 is a layout diagram showing an element arrangement candidate and a wiring path candidate for an element pair of elements C and D in a divided area by the second division.

【図16】図16は、前記第2分割による分割領域にお
ける素子B及びDの素子対に関する素子配置候補と配線
経路候補とを示すレイアウト図である。
FIG. 16 is a layout diagram showing an element arrangement candidate and a wiring path candidate regarding an element pair of elements B and D in a divided area by the second division.

【図17】図17は、前記実施例での第2分割後の素子
A〜Hの配置候補の選択及びこれら素子A〜Hに関する
配線経路候補の選択を示すレイアウト図である。
FIG. 17 is a layout diagram illustrating selection of arrangement candidates of the elements A to H after the second division and selection of wiring path candidates for the elements A to H in the embodiment.

【図18】図18は、前記実施例での配置配線領域の第
3分割に関するレイアウト図である。
FIG. 18 is a layout diagram relating to a third division of the placement and routing area in the embodiment.

【図19】図19は、前記実施例での配置配線領域の第
4分割に関するレイアウト図である。
FIG. 19 is a layout diagram relating to a fourth division of the placement and routing area in the embodiment.

【図20】図20は、前記実施例での配置配線領域の第
5分割に関するレイアウト図である。
FIG. 20 is a layout diagram relating to a fifth division of the placement and routing area in the embodiment.

【図21】図21は、前記実施例での配置配線領域の第
6分割に関するレイアウト図である。
FIG. 21 is a layout diagram relating to a sixth division of the placement and routing area in the embodiment.

【図22】図22は、前記具体的回路例の配置配線決定
が完了したレイアウト図である。
FIG. 22 is a layout diagram in which arrangement and wiring determination of the specific circuit example is completed.

【符号の説明】[Explanation of symbols]

10…プリント基板、 L0…領域、 L1、R1、UL1、DL1、UR1、DR1…分割領
域、 A〜H…素子、 W1〜W8…配線、 rXY1 〜 rXY6 、 rAB1 〜 rAB6 、 rBE1 〜 rBE6 、 r
CD1〜 rCD6 、rBD1 〜 rBD8 、 rEB、 rDF、 rDG
rCD、r DF6 、 rGH、 rGF…配線経路候補。
10 ... printed circuit board, L0 ... area, L1, R1, UL1, DL1 , UR1, DR1 ... divided regions, A to H ... elements, W1 to W8 ... wiring, r XY1 ~ r XY6, r AB1 ~ r AB6, r BE1 ~ R BE6 , r
CD1 ~ r CD6, r BD1 ~ r BD8, r EB, r DF, r DG,
r CD , r DF6 , r GH , r GF ... wiring route candidate.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】集積回路やプリント基板の素子の配置及び
これら素子や外部に接続する端子間の配線を決定する配
置配線決定に際し、複数の素子を含む 配置配線領域を先ず分割し、配置配線決定対象となる回路の素子や端子の組の内、分
割された領域に含まれる、各配線で接続される素子や端
子の組(素子対)を抽出し、 抽出された全素子対に対して、各素子対毎に、今回の分
割領域に関して、各素子の配置の相対位置と各配線経路
の相対位置となり得る全ての組合せの候補を洗い出し、 共通の評価関数を用いて、全候補の中から1つの候補を
選択する手順を、全素子がそれぞれ1つの分割領域に配
置される迄、分割毎に繰り返すことによって、 各素子を
配置する分割領域を決定すると共に、複数の分割領域に
またがる素子の端子間の配線経路も決定していくことを
特徴とする配置配線決定方法。
Upon 1. A placement of elements of the integrated circuit or a printed circuit board and the placement and routing decision which determines the wiring between terminals connected to these elements or external, is first divided into a placement and routing area including a plurality of elements, the placement and routing decisions Of the set of elements and terminals of the target circuit,
Elements and terminals connected by each wiring included in the divided area
A child set (element pair) is extracted, and for each of the extracted element pairs,
Regarding the split area, the relative position of each element arrangement and each wiring route
Identify all combinations of candidates that can be relative positions of, and use a common evaluation function to select one candidate from all candidates.
The procedure for selecting all elements must be arranged in one divided area.
Iteratively, for each division, until it is arranged, the divided area for arranging each element is determined, and the wiring path between the terminals of the elements over a plurality of divided areas is also determined. Method.
【請求項2】(2) 請求項1において、前記評価関数が、各素2. The method according to claim 1, wherein the evaluation function is
子のサイズと、分割領域間の境界で通過可能な配線経路The size of the child and the wiring route that can pass through the boundary between the divided areas
の数と、各分割領域内及び分割領域間での見積り配線長And the estimated wiring length in each divided area and between divided areas
の関数とされていることを特徴とする配置配線決定方Placement and wiring determination method characterized by being a function of
法。Law.
JP3311916A 1991-10-30 1991-10-30 Placement and wiring decision method Expired - Fee Related JP2620005B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3311916A JP2620005B2 (en) 1991-10-30 1991-10-30 Placement and wiring decision method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3311916A JP2620005B2 (en) 1991-10-30 1991-10-30 Placement and wiring decision method

Publications (2)

Publication Number Publication Date
JPH05128205A JPH05128205A (en) 1993-05-25
JP2620005B2 true JP2620005B2 (en) 1997-06-11

Family

ID=18022967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3311916A Expired - Fee Related JP2620005B2 (en) 1991-10-30 1991-10-30 Placement and wiring decision method

Country Status (1)

Country Link
JP (1) JP2620005B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59184969A (en) * 1983-04-05 1984-10-20 Nec Corp Element distributing device
JPH02266546A (en) * 1989-04-07 1990-10-31 Mitsubishi Electric Corp Arrangement method for integrated circuit element in integrated circuit device
JPH03211859A (en) * 1990-01-17 1991-09-17 Nec Corp Device for deciding layout position

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子情報通信学会技術研究報告 CAS87−15 大村道郎他「概略配線を陽に考慮した配置設計の提案」

Also Published As

Publication number Publication date
JPH05128205A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
US4613941A (en) Routing method in computer aided customization of a two level automated universal array
US4615011A (en) Iterative method for establishing connections and resulting product
US4500963A (en) Automatic layout program for hybrid microcircuits (HYPAR)
US6601227B1 (en) Method for making large-scale ASIC using pre-engineered long distance routing structure
WO1991006061A1 (en) Improved routing system and method for integrated circuits
US5255156A (en) Bonding pad interconnection on a multiple chip module having minimum channel width
US5077451A (en) Custom tooled printed circuit board
US5055973A (en) Custom tooled printed circuit board
JPH0750817B2 (en) Wiring interconnection structure
US20080301616A1 (en) Layout Generator for Routing and Designing an LSI
US6532580B1 (en) In-place method for inserting repeater buffers in an integrated circuit
JP2828026B2 (en) Automatic wiring method
JP2620005B2 (en) Placement and wiring decision method
US5475611A (en) Circuit structure, semiconductor integrated circuit and path routing method and apparatus therefor
US6567954B1 (en) Placement and routing method in two dimensions in one plane for semiconductor integrated circuit
US6477690B1 (en) In-place repeater insertion methodology for over-the-block routed integrated circuits
JP2771165B2 (en) Layout design method for semiconductor integrated circuit device
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JP3208014B2 (en) Wiring path inspection device and wiring path inspection method
Fisher A multi-pass, multi-algorithm approach to PCB routing
US5917206A (en) Gate array system in which functional blocks are connected by fixed wiring
JP3611202B2 (en) Non-rectangular LSI layout method
JP2998763B2 (en) Wiring design equipment for electronic circuits
JPH06216249A (en) Automatic layout design system for ic chip
JP2947219B2 (en) Wiring structure of standard cell type semiconductor integrated circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees