JP3061028B2 - 位相調整方法及び位相調整装置 - Google Patents

位相調整方法及び位相調整装置

Info

Publication number
JP3061028B2
JP3061028B2 JP10000218A JP21898A JP3061028B2 JP 3061028 B2 JP3061028 B2 JP 3061028B2 JP 10000218 A JP10000218 A JP 10000218A JP 21898 A JP21898 A JP 21898A JP 3061028 B2 JP3061028 B2 JP 3061028B2
Authority
JP
Japan
Prior art keywords
phase
signal
write
delay
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10000218A
Other languages
English (en)
Other versions
JPH11195980A (ja
Inventor
賢一 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10000218A priority Critical patent/JP3061028B2/ja
Publication of JPH11195980A publication Critical patent/JPH11195980A/ja
Application granted granted Critical
Publication of JP3061028B2 publication Critical patent/JP3061028B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、位相調整装置及び
位相調整方法に関するものであり、特に詳しくはクロッ
ク信号以下の遅延及びクロック信号単位の遅延のいずれ
の場合でも、それに対応した位相調整を行うことの出来
る位相調整方法及び位相調整装置に関するものである。
【0002】
【従来の技術】従来より、特に放送映像機器に用いられ
る再生装置は、複数台の放送映像出力機器を任意に切り
替えて用いられることから、各再生装置の出力信号は、
例えば、コマーシャルの挿入に備えて、任意にその位相
が可変できることが必要不可欠である。
【0003】一般的に、この出力位相を調整する方法と
してある固定した位相のクロックと前記クロックから生
成された記憶器への書き込み開始信号で固定位相クロッ
クに同期した信号を記憶器に記憶させ、前記固定位相ク
ロックと固定した書き込み開始信号を同じ量だけ可変可
能な遅延素子と可変量設定スイッチを用いて遅延させ、
記憶器からの読み出し開始信号と読み出しクロックに用
い、所望の位相を設定していた。
【0004】しかし、この方法では遅延素子の刻みでし
か位相調整ができないため位相可変範囲が限定されるも
しくは遅延する刻み幅の異なった遅延素子を多く用いな
ければならなかった。又、例えば、記録系と再生系で別
々のPLL回路を使用しており、一方ではつまり記録系
では、14.3 MHzのクロックを使用し、又、他方の再生系
では、28.6 MHzのクロックを使用して位相を調整してい
る。
【0005】然しながら、2台のPLL回路を使用する
事は、回路の複雑さとコストの増大に繋がるのみなら
ず、当該回路がアナログ処理を対象にしていることか
ら、温度特性の影響を受け、従って細かい精度の高い位
相調整を行う事が困難であった。又、特開平2−210
908号公報に於いては、デジタル位相調整方法に於い
て、位相を固定的な1/2ずらせる方法が開示されてい
るに過ぎず、係る方法では、フレキシブルな遅延位相に
対して効果的に対処する事は困難である。
【0006】更に特開平2−166918公報に於いて
は、デジタル位相調整方法に於いて、入力クロックに対
して位相基準クロックと位相比較クロックを使用する方
法が開示されており、2種のクロックを別に発生させる
回路が必要なるので、回路構成がより複雑になる。
【0007】
【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、PLL回路を一
つだけ使用する簡易な回路形態に於いて、位相の調整を
デジタル的に実現させる事によって、温度特性の影響の
ない、且つ任意の遅延にも精度良く対応しえる位相調整
が可能な位相調整装置及び位相調整方法を提供するもの
である。
【0008】
【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に係る第1の態様として
は、デジタルデータの位相を任意に調整する方法であっ
て、当該デジタルデータを入力手段と出力手段を持つ記
憶手段に所定の書き込み開始信号と書き込みクロック信
号を使用して格納させると共に、当該書き込みクロック
信号に対して任意の位相差を持つ読み出しクロックと該
読み出しクロックに同期した読み出し開始信号とを使用
して、位相を調整するデジタルデータの位相調整方法で
あり、又本発明に係る第2の態様としては、デジタルデ
ータの位相を任意に調整する装置であって、適宜のデー
タ記憶手段を内蔵すると共に、当該デジタルデータを入
力する手段入力手段と当該デジタルデータを出力する出
力手段、所定の書き込み開始信号を入力する書き込み開
始信号手段、所定の書き込みクロック信号を入力する書
き込みクロック信号入力手段、当該書き込みクロック信
号に対して任意の位相差を持つ読み出しクロック信号を
入力する読み出しクロック信号入力手段及び該読み出し
クロックに同期した読み出し開始信号を入力する読み出
し開始信号入力手段とが付与されたデータ記憶手段、当
該書き込みクロック信号に対して、クロック以下の所定
の遅延を付与し、当該書き込みクロック信号に対して任
意の位相差を持つ読み出しクロック信号を発生する遅延
回路手段、及び当該記憶手段に再入力される当該読み出
し開始信号を、当該位相調整された該読み出しクロック
信号と同期させる同期手段とから構成されている位相調
整装置である。
【0009】
【発明の実施の形態】本発明は、上記した技術構成を採
用しているので、固定位相の記憶器への読出し制御信号
を可変位相クロックに同期をかけることにより1クロッ
ク以下の調整及びクロック単位の調整を可能をすること
により調整範囲が広く且つ細かい精度で調整することが
できる。
【0010】本発明に於いては、又、1クロック以下
調整をする際の固定位相の基準信号を可変されるクロッ
クのどの位相においても同期をかけることにより位相可
変が可能となる。つまり、本発明に於いては、従来の方
法では、クロック一つ分しか位相しえなかったのに対
し、1クロック信号以下の幅の位相の調整を実現させる
ため、特に記録系側に於いて、例えばFIFOタイプの
記憶手段を採用すると共に、当該位相の調整に使用され
るクロックは、全て最初に入力される書込みクロックの
みを使用するものであり、その為に一つのPLL回路の
クロックを遅延回路でデジタル的に遅らせる構成を採用
したものである。
【0011】より具体的には、本発明に於いては、1ク
ロック以下の位相調整操作は、プログラマブルタイプの
遅延素子を用い調整し、又一旦調整されたクロックを基
にして1クロック単位の調整も同時に若しくは個別に行
う事が可能となる。即ち、クロック単位の調整は、読出
し開始信号を可変されるクロックのどの位相でもとれる
タイミングでカウンタへ入力し、そのカウンタの出力と
所望の位相の設定値との比較を行い、比較結果が一致し
たところでパルスを出力することによりどの位相でも再
生信号を出力することが可能となる。
【0012】
【実施例】以下に、本発明に係る位相調整装置及び位相
調整方法の一具体例の構成を図面を参照しながら詳細に
説明する。即ち、図1は、本発明に係る位相調整装置1
の一具体例の構成を示すブロック図であり、図中、デジ
タルデータの位相を任意に調整する装置であって、適宜
のデータ記憶手段、例えばFIFOタイプの記憶手段
等、を内蔵すると共に、当該デジタルデータDinを入
力する入力手段2と当該デジタルデータを出力する出力
手段5、所定の書き込み開始信号R1を入力する書き込
み開始信号入力手段3、所定の書き込みクロック信号S
0を入力する書き込みクロック信号入力手段4、当該書
き込みクロック信号S0に対して任意の位相差を持つ読
み出しクロック信号S1を入力する読み出しクロック信
号入力手段7及び該読み出しクロックS1に同期した読
み出し開始信号R2を入力する読み出し開始信号入力手
段6とが付与されたデータ記憶手段8、当該書き込みク
ロック信号S0に対して、クロック以下の所定の遅延を
付与し、当該書き込みクロック信号S0に対して任意の
位相差を持つ読み出しクロック信号S1を発生する遅延
回路手段9、及び当該記憶手段8に再入力される当該読
み出し開始信号R2を、当該位相調整された該読み出し
クロック信号S1と同期させる同期手段10とから構成
されている位相調整装置1が示されている。
【0013】本発明に於ける当該同期手段10は、当該
遅延回路手段9により、書き込みクロック信号S0に対
して所定の遅延位相を付与された信号、つまり読出しク
ロック信号S1の反転信号S2に応答して、当該書き込
み開始信号R1を、当該書き込みクロック信号S0に対
して所定のパルス数だけ遅延させた書き込み開始信号R
Dを発生させる書き込み開始信号遅延手段11を有する
ものである。
【0014】当該書き込み開始信号遅延手段11は、例
えば1パスルディレイ回路(D−FF)等で構成され、
当該書き込み開始信号R1を半クロック信号分遅延させ
る様に構成されたものであってもよい。又、本発明に於
いて使用される当該同期手段10は、更に、当該書き込
み開始信号遅延手段11の出力である書き込み開始遅延
信号RDと該書き込み開始信号R1に基づいて、調整波
形信号RCを発生させる調整波形信号発生手段12が設
けられている事が望ましい。
【0015】又、本発明に於いては、当該調整波形信号
発生手段12は、該遅延位相を付与された読み出しクロ
ック信号S1の反転信号S2と該書き込み開始信号R1
との論理和回路13によって形成される選択信号S3に
応答して、当該調整波形信号を選択発生させる様に構成
する事が望ましい。一方、本発明に係る当該位相調整装
置1に於ける当該同期手段10には、更に、当該調整波
形信号発生手段12の出力に接続され、且つ、当該遅延
位相を付与された読み出しクロック信号S1によって駆
動されるカウンタ手段14と、適宜のクロック単位で位
相調整しうる別の位相調整手段16により設定されたク
ロック数を基準値とする比較手段15とが設けられてお
り、当該比較手段15の出力を、当該遅延位相を付与さ
れた読み出しクロック信号S1に同期した読み出し開始
信号R2として当該記憶手段8に入力せしめられる様に
構成されている事が望ましい。
【0016】尚、本発明に於ける当該遅延回路手段9
は、例えば任意にデジタル信号の位相を遅延させる事が
可能な遅延素子手段17と当該遅延素子手段17に外付
けスイッチ手段等で構成されており、当該遅延素子手段
17の遅延位相量を適宜の範囲で、特に1クロック以下
の範囲で位相を調整設定出来る位相調整手段18とから
構成されていても良く、又当該位相調整手段16は、同
様の外付けのスイッチ手段等で構成されており、当該比
較手段15に適宜のクロック信号数に相当する基準クロ
ック数を設定する事が可能である。
【0017】つまり本発明に於ける当該カウンタ手段1
4と該比較手段15によって、クロック単位の位相調整
が可能となる。ここで、図2の波形図を参照しながら、
本発明に於ける位相調整方法を実行する場合の手順に付
いて説明する。即ち、図2の(a)は当該記憶手段8に
入力される書き込み開始信号R1の波形の例を示すもの
であり、同(b)は同様にして当該記憶手段8に入力さ
れる書き込みクロック信号S0の波形の例を示すもので
ある。
【0018】本発明に於ける目的は、上記した様に、当
該書き込みクロック信号S0が、異なる放送映像機器で
微妙に位相がずれる事が多く、当該位相のずれに正確に
追随する読出しクロック信号及び読出し開始信号を出力
する様にするものであり、その為に先ず、遅延回路手段
9に於ける位相調整手段18を調整して、遅延素子手段
17に所定の遅延位相を発生させ、図2(c)に示す位
相が調整された書き込みクロック信号S0である読出
しクロック信号S1が形成される。
【0019】係る読出しクロック信号S1が発生すると
当該読出しクロック信号S1が該書き込み開始信号R1
と同期している読出し開始信号R2をラッチミスする事
になり、データを読み取れない場合が発生する。本発明
に於いては係る問題を回避する為、当該つまり、本発明
に於ける位相調整方法としては、上記した位相調整装置
1を使用する事によって、かかる問題を解決するもので
ある。
【0020】例えば、上記の様に映像信号等のデータを
書き込むための1クロック幅の書き込み開始信号R1
(図2(a))と前記記憶器8にデータを書き込むため
の書き込みクロック信号S0(図2(b))を入力とし
た場合に、前記書き込みクロックS0を、1クロック以
の位相を設定する調整器として機能する位相調整手段
18に従い所定の遅延位相に設定された遅延素子手段1
7に入力させ、前記書き込みクロック信号S0を遅延さ
せ、図2(c)に示す波形を持つ読出しクロック信号S
1を発生させる。
【0021】当該遅延素子手段17から出力される位相
調整された出力クロックである位相調整された読出しク
ロック信号S1を当該記憶器8の読み出しクロックS1
とすると同時に、前記クロックS1を入力とし、位相を
反転させるインバータ7に入力して、図2(d)に示す
様な、クロックS1の反転信号である出力信号S2が得
られる。
【0022】そして、記憶器8に入力される読出し開始
信号R2を、書き込み開始信号R1に対して半周期分遅
らせる為に、当該出力信号S2に応答してフリップフロ
ップ回路等で構成された書き込み開始信号遅延手段11
から、書き込み開始信号R1に対してクロック信号の半
周期分遅らせた、図2(e)に示す様な、書き込み開始
遅延信号RDを出力させる。
【0023】その後、当該書き込み開始遅延信号RDと
書き込み開始信号R1の後半周期分を選択する為に、O
Rゲートからなる論理和回路13によって該遅延位相を
付与された読み出しクロック信号S1の反転信号S2と
該書き込み開始信号R1との論理和によって形成される
選択信号S3(図2(f))を選択信号として出力さ
せ、当該選択信号S3に応答させて、選択器として機能
する調整波形信号発生手段12に於いて、書き込み開始
信号R1と半周期遅延した書き込み開始信号RDとか
ら、何れかを選択して、図2(g)に示される様な調整
波形信号RCを出力させる。
【0024】
【0025】係る調整波形RCを、読出し開始信号R2
として直接該記憶手段8に入力する事によって、クロッ
ク信号以下の位相調整を実行する事が可能である。即
ち、当該調整された位相に同期している当該読出しクロ
ック信号S1の立ち上がりエッジと、当該調整波形RC
の“L”レベルとを検出して、読出し開始を行う事によ
って、上記したラッチミスが完全に防止出来る。
【0026】一方、クロック単位での位相調整を実行す
る場合には、当該調整波形信号RCをリセット入力とす
ると同時に該読出しクロック信号S1により駆動される
カウンタ14とクロック単位の遅延量を設定するクロッ
ク単位の位相調整手段16と前記カウンタ10出力を比
較し設定値と一致したときに1クロック幅のパルスを出
力する比較器15を設け当該比較手段15の出力を当該
記憶器8の読み出し開始信号R2とすることにより記憶
器8から位相調整された出力信号を得ることができる。
【0027】上記した本発明に係る位相調整方法は、基
本的には、デジタルデータの位相を任意に調整する方法
であって、当該デジタルデータを入力手段と出力手段を
持つ記憶手段に所定の書き込み開始信号と書き込みクロ
ック信号を使用して格納させると共に、当該書き込みク
ロック信号に対して任意の位相差を持つ読み出しクロッ
クと該読み出しクロックに同期した読み出し開始信号と
を使用して、位相を調整するデジタルデータの位相調整
方法であって、その使用形態によって、当該位相調整
は、1クロック以下の位相調整のみに使用する事も可能
であり、又、当該位相調整は、1クロック単位の位相調
整にのみ使用する事も可能であり、更には、両者同時に
使用する事も可能である。
【0028】本発明に係る当該位相調整方法に於いて
は、当該書き込みクロック信号を、適宜の位相調整手段
により遅延時間が任意に変化せしめられる機能を有する
遅延手段に入力して、所定の遅延位相を付与された当該
書き込みクロック信号を読み出しクロックとして当該記
憶手段に再入力させると共に、当該遅延位相を付与され
た読み出しクロック信号の反転信号に応答して形成され
た当該書き込み開始信号の調整波形信号を読み出し開始
信号として該記憶手段に再入力させる事がのぞましい。
【0029】更には、本発明に於いて、当該調整波形信
号は、当該書き込み開始信号と該遅延位相を付与された
読み出しクロック信号の反転信号に応答して、当該書き
込み開始信号を所定のクロックだけ遅延させて得られた
書き込み開始遅延信号とを基に形成されるもので有って
も良く、更には、当該調整波形信号は、該遅延位相を付
与された読み出しクロック信号の反転信号と該書き込み
開始信号との論理和によって形成される選択信号に応答
して、当該書き込み開始信号と当該書き込み開始遅延信
号とから選択的に形成されるものである事が好ましい。
【0030】一方、本発明に於いては、当該調整波形信
号を、更に当該遅延位相を付与された読み出しクロック
信号で駆動されるカウンタ手段と、適宜のクロック単位
で位相調整しうる他の位相調整手段により設定されたク
ロック数を基準値とする比較手段とを経由して当該記憶
手段に入力せしめられるものである事が望ましい。
【0031】
【発明の効果】以上述べてきたように本発明は、上記し
た様な技術構成を採用しているので、放送映像機器の同
期駆動に際して、再生装置の出力位相をクロック単位の
位相調整と1クロック以下の細かな精度での位相調整の
2段階構成にすることにより回路規模を多くすることな
く所望の且つ微細な位相調整を行う事ができる。
【図面の簡単な説明】
【図1】図1は、本発明に係る位相調整装置の一具体例
の構成を示すブロックダイアグラムである。
【図2】図2は、本発明に係る位相調整方法に於いて使
用される波形図である。
【符号の説明】
1…位相調整装置 2…データ入力手段 3…書き込み開始信号入力手段 4…書き込みクロック信号入力手段 5…データ出力手段 6…読出し開始信号入力手段 7…読出しクロック信号入力手段 8…記憶手段 9…遅延回路手段 10…同期手段 11…書き込み開始信号遅延手段 12…調整波形信号発生手段 13…論理和回路 14…カウンタ手段 15…比較手段 16…位相調整手段 17…遅延素子手段 18…位相調整手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/04 - 5/12 H04N 5/262 - 5/28 H03L 7/00 - 7/14 H04L 7/00 - 7/10

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】 デジタルデータの位相を任意に調整する
    方法であって、当該デジタルデータを入力手段と出力手
    段を持つ記憶手段に所定の書き込み開始信号と書き込み
    クロック信号を使用して格納させると共に、当該書き込
    みクロック信号に対して任意の位相差を持つ読み出しク
    ロックと該読み出しクロックに同期した読み出し開始信
    号とを使用して、位相を調整する事を特徴とするデジタ
    ルデータの位相調整方法。
  2. 【請求項2】 当該位相調整は、1クロック以下の位相
    調整である事を特徴とする請求項1記載の位相調整方
    法。
  3. 【請求項3】 当該位相調整は、1クロック単位の位相
    調整である事を特徴とする請求項1記載の位相調整方
    法。
  4. 【請求項4】 当該書き込みクロック信号を、適宜の位
    相調整手段により遅延時間が任意に変化せしめられる機
    能を有する遅延手段に入力して、所定の遅延位相を付与
    された当該書き込みクロック信号を読み出しクロックと
    して当該記憶手段に再入力させると共に、当該遅延位相
    を付与された読み出しクロック信号の反転信号に応答し
    て形成された当該書き込み開始信号の調整波形信号を読
    み出し開始信号として該記憶手段に再入力させる事を特
    徴とする請求項1乃至3の何れかに記載の位相調整方
    法。
  5. 【請求項5】 当該適宜の位相調整手段は、1クロック
    以下の位相を調整しうる機能を有するものである事を特
    徴とする請求項4記載の位相調整方法。
  6. 【請求項6】 当該記憶手段に再入力される当該読み出
    し開始信号は、当該位相調整された該読み出しクロック
    信号と同期せしめられている事を特徴とする請求項5記
    載の位相調整方法。
  7. 【請求項7】 当該調整波形信号は、当該書き込み開始
    信号と該遅延位相を付与された読み出しクロック信号の
    反転信号に応答して、当該書き込み開始信号を所定のク
    ロックだけ遅延させて得られた書き込み開始遅延信号と
    を基に形成されるものである事を特徴とする請求項5又
    は6に記載の位相調整方法。
  8. 【請求項8】 当該調整波形信号は、該遅延位相を付与
    された読み出しクロック信号の反転信号と該書き込み開
    始信号との論理和によって形成される選択信号に応答し
    て、当該書き込み開始信号と当該書き込み開始遅延信号
    とから選択的に形成されるものである事を特徴とする請
    求項7記載の位相調整方法。
  9. 【請求項9】 当該調整波形信号を、更に当該遅延位相
    を付与された読み出しクロック信号で駆動されるカウン
    タ手段と、適宜のクロック単位で位相調整しうる他の位
    相調整手段により設定されたクロック数を基準値とする
    比較手段とを経由して当該記憶手段に入力せしめられる
    ものである事を特徴とする請求項1乃至8の何れかに記
    載の位相調整方法。
  10. 【請求項10】 デジタルデータの位相を任意に調整す
    る装置であって、適宜のデータ記憶手段を内蔵すると共
    に、当該デジタルデータを入力する入力手段と当該デジ
    タルデータを出力する出力手段、所定の書き込み開始信
    号を入力する書き込み開始信号入力手段、所定の書き込
    みクロック信号を入力する書き込みクロック信号入力手
    段、当該書き込みクロック信号に対して任意の位相差を
    持つ読み出しクロック信号を入力する読み出しクロック
    信号入力手段及び該読み出しクロックに同期した読み出
    し開始信号を入力する読み出し開始信号入力手段とが付
    与されたデータ記憶手段、当該書き込みクロック信号に
    対して、1クロック以下の所定の遅延を付与し、当該書
    き込みクロック信号に対して任意の位相差を持つ読み出
    しクロック信号を発生する遅延回路手段、及び当該記憶
    手段に再入力される当該読み出し開始信号を、当該位相
    調整された該読み出しクロック信号と同期させる同期手
    段とから構成されている事を特徴とする位相調整装置。
  11. 【請求項11】 当該同期手段は、当該遅延回路手段に
    より所定の遅延位相を付与された当該読出しクロック信
    号の反転信号に応答して当該書き込み開始信号を所定の
    パルス数だけ遅延させる書き込み開始信号遅延手段を有
    するものである事を特徴とする請求項10記載の位相調
    整装置。
  12. 【請求項12】 当該同期手段は、更に、当該書き込み
    開始信号遅延手段からの出力信号と、該書き込み開始信
    号に基づいて、調整波形信号を発生させる調整波形信号
    発生手段が設けられている事を特徴とする請求項10又
    は11に記載の位相調整装置。
  13. 【請求項13】 当該調整波形信号発生手段は、該遅延
    位相を付与された読み出しクロック信号の反転信号と該
    書き込み開始信号との論理和によって形成される選択信
    号に応答して、当該調整波形信号を発生させるものであ
    る事を特徴とする請求項12に記載の位相調整装置。
  14. 【請求項14】 当該同期手段には、更に、当該調整波
    形信号発生手段の出力に接続される、当該遅延位相を付
    与された読み出しクロック信号で駆動されるカウンタ手
    段と、適宜のクロック単位で位相調整しうる別の他の位
    相調整手段により設定されたクロック数を基準値とする
    比較手段とが設けられており、当該比較手段の出力を、
    当該遅延位相を付与された読み出しクロック信号に同期
    した読み出し開始信号として当該記憶手段に入力せしめ
    られる様に構成されている事を特徴とする請求項12乃
    至13の何れかに記載の位相調整装置。
JP10000218A 1998-01-05 1998-01-05 位相調整方法及び位相調整装置 Expired - Fee Related JP3061028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10000218A JP3061028B2 (ja) 1998-01-05 1998-01-05 位相調整方法及び位相調整装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10000218A JP3061028B2 (ja) 1998-01-05 1998-01-05 位相調整方法及び位相調整装置

Publications (2)

Publication Number Publication Date
JPH11195980A JPH11195980A (ja) 1999-07-21
JP3061028B2 true JP3061028B2 (ja) 2000-07-10

Family

ID=11467833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10000218A Expired - Fee Related JP3061028B2 (ja) 1998-01-05 1998-01-05 位相調整方法及び位相調整装置

Country Status (1)

Country Link
JP (1) JP3061028B2 (ja)

Also Published As

Publication number Publication date
JPH11195980A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
JP3593104B2 (ja) クロック切替回路
JP2995923B2 (ja) 同期クロック発生回路
JPH0624315B2 (ja) 移相器
JP3061028B2 (ja) 位相調整方法及び位相調整装置
JPS6374280A (ja) 時間軸誤差補正装置
JPH09182029A (ja) ジッタ低減回路
JPH09139730A (ja) エラステックストア
JPS5855718B2 (ja) 時間軸補正装置
JP2615810B2 (ja) クロック選択装置
JPH04109782A (ja) 画像信号処理装置
JP3049716B2 (ja) 時間軸補正回路
SU1554022A1 (ru) Устройство коррекции сигнала воспроизведени цифровой магнитной записи
JPS61280138A (ja) ブロツク化デ−タのブロツク同期補正方式
JP3339620B2 (ja) 同期パルス発生装置
JPH04263578A (ja) 水平同期信号補正回路
JPH06326890A (ja) 同期信号生成回路
JPH01245669A (ja) 画像フアイルシステム
JP2711392B2 (ja) テレビジョン信号の時間軸圧縮装置
JPH06338130A (ja) クロック同期回路
JPS63220472A (ja) ディスク記録情報再生装置における位相同期回路
JPH01173985A (ja) 映像信号の時間軸補正回路
JPH057136A (ja) 信号発生装置
JPS62150985A (ja) フイ−ドフオワ−ド形tbc回路
JPH05207423A (ja) 時間軸補正装置
JPH06303568A (ja) 位相補正回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees