JP3052384B2 - マルチアンプ方式スピーカシステム - Google Patents
マルチアンプ方式スピーカシステムInfo
- Publication number
- JP3052384B2 JP3052384B2 JP3004842A JP484291A JP3052384B2 JP 3052384 B2 JP3052384 B2 JP 3052384B2 JP 3004842 A JP3004842 A JP 3004842A JP 484291 A JP484291 A JP 484291A JP 3052384 B2 JP3052384 B2 JP 3052384B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- channel
- filter
- delay time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チャンネルごとに各ス
ピーカに適したディジタル信号処理を行わさせることに
よって、スピーカシステムとしての特性改善、音質の向
上を図ったマルチアンプ方式スピーカシステムに関する
ものである。
ピーカに適したディジタル信号処理を行わさせることに
よって、スピーカシステムとしての特性改善、音質の向
上を図ったマルチアンプ方式スピーカシステムに関する
ものである。
【０００２】
【従来の技術】従来、周波数帯域専用のスピーカを複数
個組み合わせて使用するマルチウエイ方式スピーカシス
テムにおいては、コイルおよびコンデンサによって構成
されるＬＣネットワークを用いる方法や、各帯域（チャ
ンネル）ごとに専用のチャンネルデバイダを用いるマル
チアンプ方式が採用されている。ＬＣネットワークやマ
ルチアンプ方式で用いられるチャンネルデバイダは可聴
周波数帯域を幾つかの必要な周波数帯域に周波数分割
し、対応した帯域専用のスピーカに音響信号を供給する
機能がある。
個組み合わせて使用するマルチウエイ方式スピーカシス
テムにおいては、コイルおよびコンデンサによって構成
されるＬＣネットワークを用いる方法や、各帯域（チャ
ンネル）ごとに専用のチャンネルデバイダを用いるマル
チアンプ方式が採用されている。ＬＣネットワークやマ
ルチアンプ方式で用いられるチャンネルデバイダは可聴
周波数帯域を幾つかの必要な周波数帯域に周波数分割
し、対応した帯域専用のスピーカに音響信号を供給する
機能がある。
【０００３】ところで、マルチアンプ方式では、電子回
路で構成されるチャンネルデバイダのディジタル化が進
められてきている。図９は実公平２−６６７３号広報に
開示されたチャンネルデバイダの一例で、ディジタル方
式を用いたマルチアンプ方式によるスピーカシステムを
ブロック回路図で示したものである。図において２はパ
ワー増幅器部で、２1 ，２2 ，……２nは各チャンネル
のパワー増幅器、３はスピーカ部で、３1 ，３2 ，……
３n は各チャンネルのスピーカユニット、４はチャンネ
ルデバイダで、チャンネルごとに設けられた直線位相Ｆ
ＩＲフィルタ４1 ，４2 ，……４n およびこの直線位相
ＦＩＲフィルタ４1 ，４2 ，……４n に所望の周波数分
割特性を持たせるフィルタ係数を与える複数個のフィル
タ係数可変装置４11，４22，……４nnで構成される。５
はＤ／Ａ変換器部で、５1 ，５2 ，……５n は各チャン
ネルのＤ／Ａ変換器で、デシメーション回路部１、周波
数帯域分割回路部４、特性補正用逆フィルタ部７、遅延
時間補正回路部８およびＤ／Ａ変換回路部５でディジタ
ル信号処理回路部１００を構成している。
路で構成されるチャンネルデバイダのディジタル化が進
められてきている。図９は実公平２−６６７３号広報に
開示されたチャンネルデバイダの一例で、ディジタル方
式を用いたマルチアンプ方式によるスピーカシステムを
ブロック回路図で示したものである。図において２はパ
ワー増幅器部で、２1 ，２2 ，……２nは各チャンネル
のパワー増幅器、３はスピーカ部で、３1 ，３2 ，……
３n は各チャンネルのスピーカユニット、４はチャンネ
ルデバイダで、チャンネルごとに設けられた直線位相Ｆ
ＩＲフィルタ４1 ，４2 ，……４n およびこの直線位相
ＦＩＲフィルタ４1 ，４2 ，……４n に所望の周波数分
割特性を持たせるフィルタ係数を与える複数個のフィル
タ係数可変装置４11，４22，……４nnで構成される。５
はＤ／Ａ変換器部で、５1 ，５2 ，……５n は各チャン
ネルのＤ／Ａ変換器で、デシメーション回路部１、周波
数帯域分割回路部４、特性補正用逆フィルタ部７、遅延
時間補正回路部８およびＤ／Ａ変換回路部５でディジタ
ル信号処理回路部１００を構成している。
【０００４】上記マルチウエイ方式スピーカシステムで
は、ディジタル入力信号がチャンネルデバイダ４に印加
され、直線位相ＦＩＲフィルタ４1 ，４2 ，……４
n で、所望の周波数分割特性を持たせるフィルタ係数可
変装置４11，４22，……４nnのフィルタ係数と畳み込み
演算される。つぎに直線位相ＦＩＲフィルタ４1 ，
４2 ，……４n の出力は各チャンネルのＤ／Ａ変換器５
1 ，５2 ，……５n でアナログ信号に変換され、以下、
パワー増幅器２1 ，２2 ，……２n で所定のレベルまで
増幅され各スピーカユニット３1 ，３2 ，……３n に供
給され、音に変換される。
は、ディジタル入力信号がチャンネルデバイダ４に印加
され、直線位相ＦＩＲフィルタ４1 ，４2 ，……４
n で、所望の周波数分割特性を持たせるフィルタ係数可
変装置４11，４22，……４nnのフィルタ係数と畳み込み
演算される。つぎに直線位相ＦＩＲフィルタ４1 ，
４2 ，……４n の出力は各チャンネルのＤ／Ａ変換器５
1 ，５2 ，……５n でアナログ信号に変換され、以下、
パワー増幅器２1 ，２2 ，……２n で所定のレベルまで
増幅され各スピーカユニット３1 ，３2 ，……３n に供
給され、音に変換される。
【０００５】
【発明が解決しようとする課題】上記マルチウエイ方式
スピーカシステムは、チャンネルデバイダ４に直線位相
ＦＩＲフィルタ４1 ，４2 ，……４n を用いているた
め、直線位相特性を保ちながら所望の周波数帯域に帯域
分割でき、このため帯域分割特性に無関係にフィルタの
遅延時間が周波数に対して一定（直線位相）となる。
スピーカシステムは、チャンネルデバイダ４に直線位相
ＦＩＲフィルタ４1 ，４2 ，……４n を用いているた
め、直線位相特性を保ちながら所望の周波数帯域に帯域
分割でき、このため帯域分割特性に無関係にフィルタの
遅延時間が周波数に対して一定（直線位相）となる。
【０００６】しかし、対応する周波数帯域にあわせて帯
域分割する必要上、各チャンネルの直線位相ＦＩＲフィ
ルタ４1 ，４2 ，……４n のもつ遅延時間に差が生ず
る。また、スピーカユニットの音圧特性は直線位相でな
いため、各スピーカユニット３1 ，３2 ，……３n から
の音圧周波数特性は直線位相とはなり得ない。その結
果、各スピーカユニット３1 ，３2 ，……３n からの放
射音は遅延時間の不一致、位相ズレ、出力音圧特性の乱
れを招き、音の忠実再生が困難になるという問題点があ
る。
域分割する必要上、各チャンネルの直線位相ＦＩＲフィ
ルタ４1 ，４2 ，……４n のもつ遅延時間に差が生ず
る。また、スピーカユニットの音圧特性は直線位相でな
いため、各スピーカユニット３1 ，３2 ，……３n から
の音圧周波数特性は直線位相とはなり得ない。その結
果、各スピーカユニット３1 ，３2 ，……３n からの放
射音は遅延時間の不一致、位相ズレ、出力音圧特性の乱
れを招き、音の忠実再生が困難になるという問題点があ
る。
【０００７】本発明は上記のような課題点を解消するた
めになされたもので、各スピーカユニットからの放射音
の出力音圧特性の平坦化、および直線位相（遅延時間一
定）を実現するとともに、各スピーカユニット３1 ，３
2，……３n からの放射音の遅延時間を一致させ、その
結果、総合音圧周波数特性の平坦化が図れて高忠実音響
再生を実現できるマルチアンプ方式スピーカシステムを
得ることを目的とする。
めになされたもので、各スピーカユニットからの放射音
の出力音圧特性の平坦化、および直線位相（遅延時間一
定）を実現するとともに、各スピーカユニット３1 ，３
2，……３n からの放射音の遅延時間を一致させ、その
結果、総合音圧周波数特性の平坦化が図れて高忠実音響
再生を実現できるマルチアンプ方式スピーカシステムを
得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るマルチウ
エイ方式スピーカシステムは、従来のチャンネルデバイ
ダ４に代えて、各チャンネルごとに、サンプリング周波
数を低減させるデシメーション回路、直線位相形ＦＩＲ
フィルタおよび係数発生回路で構成された周波数帯域分
割回路と、スピーカユニットの出力音圧特性の平坦化を
行うための逆フィルタと、チャンネル間の遅延時間を補
正する遅延時間補正回路とを設け、これらの回路を経て
特性の補正されたディジタル信号をＤ／Ａ変換回路でア
ナログ信号に変換する構成としたものである。
エイ方式スピーカシステムは、従来のチャンネルデバイ
ダ４に代えて、各チャンネルごとに、サンプリング周波
数を低減させるデシメーション回路、直線位相形ＦＩＲ
フィルタおよび係数発生回路で構成された周波数帯域分
割回路と、スピーカユニットの出力音圧特性の平坦化を
行うための逆フィルタと、チャンネル間の遅延時間を補
正する遅延時間補正回路とを設け、これらの回路を経て
特性の補正されたディジタル信号をＤ／Ａ変換回路でア
ナログ信号に変換する構成としたものである。
【０００９】
【作用】本発明に係るマルチウエイ方式スピーカシステ
ムは、各チャンネルごとに設けたデシメーション回路、
周波数帯域分割用直線位相形ＦＩＲフィルタ、スピーカ
特性の逆フィルタおよび遅延補正回路によって、広い周
波数帯域に渡って出力音圧特性の平坦化および遅延時間
および位相差の正確な補正による直線位相特性（遅延時
間一定）を実現することができる。この結果、音質的に
はひずみのない高忠実音響再生を実現することができ
る。
ムは、各チャンネルごとに設けたデシメーション回路、
周波数帯域分割用直線位相形ＦＩＲフィルタ、スピーカ
特性の逆フィルタおよび遅延補正回路によって、広い周
波数帯域に渡って出力音圧特性の平坦化および遅延時間
および位相差の正確な補正による直線位相特性（遅延時
間一定）を実現することができる。この結果、音質的に
はひずみのない高忠実音響再生を実現することができ
る。
【００１０】
【実施例】図１は本発明によるマルチアンプ方式スピー
カシステムの第１の実施例のブロック回路図である。図
１において１はディジタル入力信号のサンプリング周波
数を低減するためのデシメーション回路部で、１1 ，１
2，……１n は各チャンネルのデシメーション回路、４
はチャンネルデバイダを構成する周波数帯域分割回路部
で直線位相形ＦＩＲフィルタ４1 ，４2 ，……４n およ
び周波数帯域分割回路用係数発生回路４11，４22，……
４nnで構成される。
カシステムの第１の実施例のブロック回路図である。図
１において１はディジタル入力信号のサンプリング周波
数を低減するためのデシメーション回路部で、１1 ，１
2，……１n は各チャンネルのデシメーション回路、４
はチャンネルデバイダを構成する周波数帯域分割回路部
で直線位相形ＦＩＲフィルタ４1 ，４2 ，……４n およ
び周波数帯域分割回路用係数発生回路４11，４22，……
４nnで構成される。
【００１１】７はスピーカユニット３1 ，３2 ，……３
n の音圧特性の平坦化および直線位相特性を実現するた
めの特性補正用逆フィルタ部で、特性補正用ＦＩＲフィ
ルタ７1 ，７2 ，……７n および逆フィルタ用係数発生
回路７11，７22，……７nnで構成される。８は遅延時間
補正回路部で、遅延処理回路８1 ，８2 ，……８n およ
び遅延時間設定用メモリ８11，８22，……８nnで構成さ
れる。２０はマイクロホンである。
n の音圧特性の平坦化および直線位相特性を実現するた
めの特性補正用逆フィルタ部で、特性補正用ＦＩＲフィ
ルタ７1 ，７2 ，……７n および逆フィルタ用係数発生
回路７11，７22，……７nnで構成される。８は遅延時間
補正回路部で、遅延処理回路８1 ，８2 ，……８n およ
び遅延時間設定用メモリ８11，８22，……８nnで構成さ
れる。２０はマイクロホンである。
【００１２】つぎに動作を説明する。図１において、デ
ィジタル信号は、はじめにデシメーション回路部１に入
力される。このとき、入力信号と同一のサンプリング周
波数を用いて信号処理を行うチャンネルは、デシメーシ
ョン回路を省略することができる。デシメーション回路
１2 ，……１n は一般には入力信号のサンプリング周波
数より低い周波数になるように入力データの間引き処理
を行う。デシメーション回路部１の目的は、各チャンネ
ルの受持つ周波数帯域で最も有効な周波数分解能を得る
ためである。
ィジタル信号は、はじめにデシメーション回路部１に入
力される。このとき、入力信号と同一のサンプリング周
波数を用いて信号処理を行うチャンネルは、デシメーシ
ョン回路を省略することができる。デシメーション回路
１2 ，……１n は一般には入力信号のサンプリング周波
数より低い周波数になるように入力データの間引き処理
を行う。デシメーション回路部１の目的は、各チャンネ
ルの受持つ周波数帯域で最も有効な周波数分解能を得る
ためである。
【００１３】デシメーション回路部１の出力信号は、周
波数帯域分割回路部４に導かれる。周波数帯域分割回路
部４では、直線位相形ＦＩＲフィルタ４1 ，４2 ，……
４n においてあらかじめ設定した係数発生回路４11，４
22，……４nnからの信号とディジタル入力信号との間で
畳み込み演算が行われ、所望の周波数帯域ごとに分割さ
れる。
波数帯域分割回路部４に導かれる。周波数帯域分割回路
部４では、直線位相形ＦＩＲフィルタ４1 ，４2 ，……
４n においてあらかじめ設定した係数発生回路４11，４
22，……４nnからの信号とディジタル入力信号との間で
畳み込み演算が行われ、所望の周波数帯域ごとに分割さ
れる。
【００１４】この畳み込み演算の結果得られたディジタ
ル信号は特性補正用逆フィルタ部７に導かれ、各スピー
カユニット３1 ，３2 ，……３n の出力音圧特性の平坦
化を行うため、特性補正用ＦＩＲフィルタ７1 ，７2 ，
……７n において、逆フィルタ用係数発生回路７11，７
22，……７nnからの信号との間で畳み込み演算が行わ
れ、出力音圧特性の補正が行われる。
ル信号は特性補正用逆フィルタ部７に導かれ、各スピー
カユニット３1 ，３2 ，……３n の出力音圧特性の平坦
化を行うため、特性補正用ＦＩＲフィルタ７1 ，７2 ，
……７n において、逆フィルタ用係数発生回路７11，７
22，……７nnからの信号との間で畳み込み演算が行わ
れ、出力音圧特性の補正が行われる。
【００１５】ところで周波数帯域分割回路部４および特
性補正用逆フィルタ部７を通過した信号は直線位相形Ｆ
ＩＲフィルタの採用および特性補正用逆フィルタによ
り、各スピーカユニット３1 ，３2 ，……３n と組み合
わせて使用すれば、各チャンネルでは周波数帯域分割特
性を有しながら直線位相（遅延時間一定）および出力音
圧特性の平坦化が実現される。しかし、チャンネル間の
遅延時間と位相差に関しては一般には一致しない。この
各チャンネル間の遅延時間差と位相差の補正は、次段の
遅延時間補正回路部８において行われる。
性補正用逆フィルタ部７を通過した信号は直線位相形Ｆ
ＩＲフィルタの採用および特性補正用逆フィルタによ
り、各スピーカユニット３1 ，３2 ，……３n と組み合
わせて使用すれば、各チャンネルでは周波数帯域分割特
性を有しながら直線位相（遅延時間一定）および出力音
圧特性の平坦化が実現される。しかし、チャンネル間の
遅延時間と位相差に関しては一般には一致しない。この
各チャンネル間の遅延時間差と位相差の補正は、次段の
遅延時間補正回路部８において行われる。
【００１６】この補正は、スピーカユニット３1 ，
３2 ，……３n からマイクロホン２０に至る音波伝ぱん
による遅延時間ｔ1 ，ｔ2 ，……ｔn をも考慮し、デシ
メーション回路部１からマイクロホン２０に至る総合遅
延時間と、総合位相とが各チャンネルとも一致するよう
に遅延処理回路８1 ，８2 ，……８n および遅延時間設
定用メモリ８11，８22，……８nnの遅延時間調整が行わ
れる。具体的には遅延処理回路８1 ，８2 ，……８n の
どれか１つを基準にして各チャンネルの遅延時間を設定
し、遅延時間差を補正すればよい。
３2 ，……３n からマイクロホン２０に至る音波伝ぱん
による遅延時間ｔ1 ，ｔ2 ，……ｔn をも考慮し、デシ
メーション回路部１からマイクロホン２０に至る総合遅
延時間と、総合位相とが各チャンネルとも一致するよう
に遅延処理回路８1 ，８2 ，……８n および遅延時間設
定用メモリ８11，８22，……８nnの遅延時間調整が行わ
れる。具体的には遅延処理回路８1 ，８2 ，……８n の
どれか１つを基準にして各チャンネルの遅延時間を設定
し、遅延時間差を補正すればよい。
【００１７】なお、遅延時間設定用メモリ８11，８22，
……８nnは、入力されたディジタル信号を一時的に記憶
するメモリであり、遅延処理回路８1 ，８2 ，……８n
は、記憶されたデータを定められた時間後に呼び出す、
呼出手段である。
……８nnは、入力されたディジタル信号を一時的に記憶
するメモリであり、遅延処理回路８1 ，８2 ，……８n
は、記憶されたデータを定められた時間後に呼び出す、
呼出手段である。
【００１８】つぎに、遅延時間補正回路部８で補正され
たディジタル信号は、Ｄ／Ａ変換回路部５でアナログ信
号に変換され、パワー増幅器部２を介して、スピーカユ
ニット部３に導かれ、音放射が行われる。こうすること
によって従来問題であった各放射音の遅延時間の不一
致、位相ズレ、その結果生ずる総合出力音圧特性の乱れ
の問題が解消し、高忠実音響再生を行うマルチアンプ方
式スピーカシステムを実現することができる。
たディジタル信号は、Ｄ／Ａ変換回路部５でアナログ信
号に変換され、パワー増幅器部２を介して、スピーカユ
ニット部３に導かれ、音放射が行われる。こうすること
によって従来問題であった各放射音の遅延時間の不一
致、位相ズレ、その結果生ずる総合出力音圧特性の乱れ
の問題が解消し、高忠実音響再生を行うマルチアンプ方
式スピーカシステムを実現することができる。
【００１９】なお、Ｄ／Ａ変換回路５1 ，５2 ，……５
n には、不要な高周波数域成分を除去するためのローパ
スフィルタが組み込まれていることは勿論である。ま
た、周波数帯域分割回路部４、特性補正用逆フィルタ部
７、遅延時間補正回路部８の並び順序は入れ替えても良
く、さらに各チャンネルの遅延時間差が０秒なら遅延時
間補正回路部８を省略することができる。
n には、不要な高周波数域成分を除去するためのローパ
スフィルタが組み込まれていることは勿論である。ま
た、周波数帯域分割回路部４、特性補正用逆フィルタ部
７、遅延時間補正回路部８の並び順序は入れ替えても良
く、さらに各チャンネルの遅延時間差が０秒なら遅延時
間補正回路部８を省略することができる。
【００２０】図２は本発明によるマルチアンプ方式スピ
ーカシステムの第２の実施例のブロック回路図である。
図２において６はサンプリング周波数を入力信号の周波
数に戻すためのインターポレーション回路部で、６2 …
…６n はインターポレーション回路である。その他の記
号については図１と同一であるので、説明は省略する。
ーカシステムの第２の実施例のブロック回路図である。
図２において６はサンプリング周波数を入力信号の周波
数に戻すためのインターポレーション回路部で、６2 …
…６n はインターポレーション回路である。その他の記
号については図１と同一であるので、説明は省略する。
【００２１】図２において図１と異なる点は、インター
ポレーション回路６2 ……６n を設けたことである。こ
のインターポレーション回路はデシメーションを行わな
いチャンネルには不要であることは勿論である。
ポレーション回路６2 ……６n を設けたことである。こ
のインターポレーション回路はデシメーションを行わな
いチャンネルには不要であることは勿論である。
【００２２】図２の実施例における動作は基本的には図
１の実施例と同一であるが、インターポレーション回路
６2 ……６n を設けたことによって、サンプリング周波
数をディジタル入力信号と同一に設定することができ
る。したがって、各チャンネルのＤ／Ａ変換回路５1 ，
５2 ，……５n には同一仕様の回路を使用することがで
きるので、構成の簡略化が図れる利点がある。
１の実施例と同一であるが、インターポレーション回路
６2 ……６n を設けたことによって、サンプリング周波
数をディジタル入力信号と同一に設定することができ
る。したがって、各チャンネルのＤ／Ａ変換回路５1 ，
５2 ，……５n には同一仕様の回路を使用することがで
きるので、構成の簡略化が図れる利点がある。
【００２３】図３は本発明によるマルチアンプ方式スピ
ーカシステムで使用される遅延時間補正回路部８と周波
数帯域分割回路部４と特性補正用逆フィルタ部７とを示
したブロック回路図で、ｉ番目のチャンネルを示してお
り、９i は遅延時間補正用直線位相形ＦＩＲフィルタ、
９iiは遅延時間補正用係数発生回路である。
ーカシステムで使用される遅延時間補正回路部８と周波
数帯域分割回路部４と特性補正用逆フィルタ部７とを示
したブロック回路図で、ｉ番目のチャンネルを示してお
り、９i は遅延時間補正用直線位相形ＦＩＲフィルタ、
９iiは遅延時間補正用係数発生回路である。
【００２４】つぎに動作を説明する。特性補正用ＦＩＲ
フィルタ７i から導かれたディジタル信号は、遅延時間
補正用直線位相形ＦＩＲフィルタ９i において、遅延時
間補正用係数発生回路９iiからの信号と畳み込み演算さ
れ、必要な遅延が付加される。このように直線位相形Ｆ
ＩＲフィルタ９i と遅延時間補正用係数発生回路９iiと
を用いると、周波数帯域分割回路部４や特性補正用逆フ
ィルタ部７内の各チャンネルの構成を同一にできるの
で、回路設計の簡略化が図れる利点がある。
フィルタ７i から導かれたディジタル信号は、遅延時間
補正用直線位相形ＦＩＲフィルタ９i において、遅延時
間補正用係数発生回路９iiからの信号と畳み込み演算さ
れ、必要な遅延が付加される。このように直線位相形Ｆ
ＩＲフィルタ９i と遅延時間補正用係数発生回路９iiと
を用いると、周波数帯域分割回路部４や特性補正用逆フ
ィルタ部７内の各チャンネルの構成を同一にできるの
で、回路設計の簡略化が図れる利点がある。
【００２５】図４は本発明によるマルチアンプ方式スピ
ーカシステムで使用される周波数帯域分割回路部４と特
性補正用逆フィルタ部７とを一体化した帯域分割／逆フ
ィルタＦＩＲ形フィルタ回路部４７の一実施例を遅延時
間補正回路部８を含めて示したブロック回路図でｉ番目
のチャンネルを示しており、４７i はＦＩＲ形フィル
タ、４７iiは係数発生回路である。
ーカシステムで使用される周波数帯域分割回路部４と特
性補正用逆フィルタ部７とを一体化した帯域分割／逆フ
ィルタＦＩＲ形フィルタ回路部４７の一実施例を遅延時
間補正回路部８を含めて示したブロック回路図でｉ番目
のチャンネルを示しており、４７i はＦＩＲ形フィル
タ、４７iiは係数発生回路である。
【００２６】つぎに動作を説明する。周波数帯域分割回
路部４と特性補正用逆フィルタ部７とは、基本回路構成
は同一である（図１参照）。したがって、周波数帯域分
割回路用係数発生回路４iiの係数データと、逆フィルタ
用係数発生回路７iiの係数データとをあらかじめ畳み込
み演算し、その結果得られる係数データ（帯域分割／逆
フィルタ用係数）をディジタル入力信号と畳み込み演算
すれば、周波数帯域分割回路部４と特性補正用逆フィル
タ部７とを統合化することができる。図４の実施例はこ
のような統合化を行ったもので、回路の簡略化が図れる
利点がある。
路部４と特性補正用逆フィルタ部７とは、基本回路構成
は同一である（図１参照）。したがって、周波数帯域分
割回路用係数発生回路４iiの係数データと、逆フィルタ
用係数発生回路７iiの係数データとをあらかじめ畳み込
み演算し、その結果得られる係数データ（帯域分割／逆
フィルタ用係数）をディジタル入力信号と畳み込み演算
すれば、周波数帯域分割回路部４と特性補正用逆フィル
タ部７とを統合化することができる。図４の実施例はこ
のような統合化を行ったもので、回路の簡略化が図れる
利点がある。
【００２７】同様に図５は本発明によるマルチアンプ方
式スピーカシステムで使用される周波数帯域分割回路部
４、特性補正用逆フィルタ部７および遅延時間補正回路
部８を一体化した帯域分割／逆フィルタ／遅延補正用Ｆ
ＩＲ形フィルタ４７８の一実施例のブロック回路図で、
ｉ番目のチャンネルを示しており、４７８i はＦＩＲ形
フィルタ、４７８iiは係数発生回路である。
式スピーカシステムで使用される周波数帯域分割回路部
４、特性補正用逆フィルタ部７および遅延時間補正回路
部８を一体化した帯域分割／逆フィルタ／遅延補正用Ｆ
ＩＲ形フィルタ４７８の一実施例のブロック回路図で、
ｉ番目のチャンネルを示しており、４７８i はＦＩＲ形
フィルタ、４７８iiは係数発生回路である。
【００２８】遅延時間補正回路部８の構成は、周波数帯
域分割回路部４と特性補正用逆フィルタ部７の回路構成
と同一である（図３参照）。したがって、周波数帯域分
割回路用係数発生回路４iiの係数データと、逆フィルタ
用係数発生回路７iiの係数データおよび遅延時間補正用
係数発生回路９iiの係数データとをあらかじめ畳み込み
演算し、その結果得られる係数データ（帯域分割／逆フ
ィルタ／遅延時間補正用係数）をディジタル入力信号と
畳み込み演算すれば、周波数帯域分割回路部４と特性補
正用逆フィルタ部７および遅延時間補正回路部８を一体
化することができる。図５の実施例はこのような統合化
を行ったもので、回路の簡略化が図れる利点がある。
域分割回路部４と特性補正用逆フィルタ部７の回路構成
と同一である（図３参照）。したがって、周波数帯域分
割回路用係数発生回路４iiの係数データと、逆フィルタ
用係数発生回路７iiの係数データおよび遅延時間補正用
係数発生回路９iiの係数データとをあらかじめ畳み込み
演算し、その結果得られる係数データ（帯域分割／逆フ
ィルタ／遅延時間補正用係数）をディジタル入力信号と
畳み込み演算すれば、周波数帯域分割回路部４と特性補
正用逆フィルタ部７および遅延時間補正回路部８を一体
化することができる。図５の実施例はこのような統合化
を行ったもので、回路の簡略化が図れる利点がある。
【００２９】ところで、図１から図５までの実施例では
ディジタル信号入力を想定している。したがって、基本
的にはアナログ信号入力には使用することができない。
図６はアナログ信号入力にも対応できる本発明によるマ
ルチアンプ方式スピーカシステムの一実施例を示すブロ
ック回路図である。
ディジタル信号入力を想定している。したがって、基本
的にはアナログ信号入力には使用することができない。
図６はアナログ信号入力にも対応できる本発明によるマ
ルチアンプ方式スピーカシステムの一実施例を示すブロ
ック回路図である。
【００３０】図６において、１０はアンチ・エイリアシ
ング・フィルタ、１１はＡ／Ｄ変換回路である。アナロ
グ信号はアンチ・エイリアシング・フィルタ１０により
不要な高周波数域成分が除去され、Ａ／Ｄ変換回路１１
でディジタル信号に変換され、デシメーション回路部１
に入力される。このようにすることによってアナログ信
号入力にも対応することが可能になる。
ング・フィルタ、１１はＡ／Ｄ変換回路である。アナロ
グ信号はアンチ・エイリアシング・フィルタ１０により
不要な高周波数域成分が除去され、Ａ／Ｄ変換回路１１
でディジタル信号に変換され、デシメーション回路部１
に入力される。このようにすることによってアナログ信
号入力にも対応することが可能になる。
【００３１】図１から図６までの実施例によるマルチア
ンプ方式スピーカシステムによれば、各スピーカユニッ
ト３1 ，……３n からの放射音について、出力音圧特性
の平坦化および直線位相（遅延時間一定）を実現でき、
さらに各スピーカユニット３1 ，……３n からの放射音
の遅延時間を一致させることによって高忠実音響再生を
実現するマルチアンプ方式スピーカシステムを提供する
ことができる。しかし、設計誤差などにより、最終的に
得られる総合出力音圧特性がまだ要求どおり平坦化でき
ない場合、あるいは総合出力音圧特性を任意の特性に制
御したい場合には、ディジタル信号が入力されるデシメ
ーション回路１の前段、たとえば図６のＡ／Ｄ変換回路
１１の後段で総合特性の補正を行えばよい。
ンプ方式スピーカシステムによれば、各スピーカユニッ
ト３1 ，……３n からの放射音について、出力音圧特性
の平坦化および直線位相（遅延時間一定）を実現でき、
さらに各スピーカユニット３1 ，……３n からの放射音
の遅延時間を一致させることによって高忠実音響再生を
実現するマルチアンプ方式スピーカシステムを提供する
ことができる。しかし、設計誤差などにより、最終的に
得られる総合出力音圧特性がまだ要求どおり平坦化でき
ない場合、あるいは総合出力音圧特性を任意の特性に制
御したい場合には、ディジタル信号が入力されるデシメ
ーション回路１の前段、たとえば図６のＡ／Ｄ変換回路
１１の後段で総合特性の補正を行えばよい。
【００３２】図７は上記のような総合特性の補正を可能
にした本発明によるマルチアンプ方式スピーカシステム
の一実施例のブロック回路図である。
にした本発明によるマルチアンプ方式スピーカシステム
の一実施例のブロック回路図である。
【００３３】図７において、１２は総合特性補正用直線
位相形ＦＩＲフィルタ、１３は総合特性補正用係数発生
回路である。
位相形ＦＩＲフィルタ、１３は総合特性補正用係数発生
回路である。
【００３４】図７において、最終的に得られる総合出力
音圧特性をより平坦化する場合には、総合特性補正用係
数発生回路１３の係数データにあらかじめ求めた総合音
圧特性の逆特性をあたえる係数データを用いればよい。
また、任意の特性を制御したい場合には、所望の総合音
圧特性が得られる補正係数データをあらかじめ計算して
用いる必要がある。これらの係数データとＡ／Ｄ変換回
路１１のディジタル信号出力を総合特性補正用直線位相
形ＦＩＲフィルタ１２において畳み込み演算を行い、こ
の演算結果を図１から図５の実施例におけるディジタル
入力信号として用いることによって総合出力音圧特性の
平坦化あるいは任意の特性への制御が実現できる。
音圧特性をより平坦化する場合には、総合特性補正用係
数発生回路１３の係数データにあらかじめ求めた総合音
圧特性の逆特性をあたえる係数データを用いればよい。
また、任意の特性を制御したい場合には、所望の総合音
圧特性が得られる補正係数データをあらかじめ計算して
用いる必要がある。これらの係数データとＡ／Ｄ変換回
路１１のディジタル信号出力を総合特性補正用直線位相
形ＦＩＲフィルタ１２において畳み込み演算を行い、こ
の演算結果を図１から図５の実施例におけるディジタル
入力信号として用いることによって総合出力音圧特性の
平坦化あるいは任意の特性への制御が実現できる。
【００３５】なお、図７においてはアナログ信号入力に
ついて示したが、ディジタル信号入力の場合、アンチ・
エイリアシング・フィルタ１０およびＡ／Ｄ変換回路１
１が不要であることはいうまでもない。
ついて示したが、ディジタル信号入力の場合、アンチ・
エイリアシング・フィルタ１０およびＡ／Ｄ変換回路１
１が不要であることはいうまでもない。
【００３６】図８は本発明によるマルチアンプ方式スピ
ーカシステムで使用されるデシメーション回路４1 ，…
…４n の具体的構成例を示すブロック回路図で、ｉ番目
のチャンネルを示している。
ーカシステムで使用されるデシメーション回路４1 ，…
…４n の具体的構成例を示すブロック回路図で、ｉ番目
のチャンネルを示している。
【００３７】図８において、１i1はデシメーション用Ｆ
ＩＲ形アンチ・エイリアシング・フィルタ、１iiはデシ
メーションフィルタ用係数発生回路、１i2はディジタル
データの間引きを行うデシメーション処理回路である。
ＩＲ形アンチ・エイリアシング・フィルタ、１iiはデシ
メーションフィルタ用係数発生回路、１i2はディジタル
データの間引きを行うデシメーション処理回路である。
【００３８】つぎに動作を説明する。ディジタル入力信
号は、ＦＩＲ形アンチ・エイリアシング・フィルタ１i1
において、係数発生回路１iiの係数データとの間で畳み
込み演算が行われ、ｉ番目のチャンネルで不要な高周波
数域成分が除去される。したがって、折り返し歪みのな
い、ディジタルデータの間引き処理がデシメーション処
理回路１i2において施される。
号は、ＦＩＲ形アンチ・エイリアシング・フィルタ１i1
において、係数発生回路１iiの係数データとの間で畳み
込み演算が行われ、ｉ番目のチャンネルで不要な高周波
数域成分が除去される。したがって、折り返し歪みのな
い、ディジタルデータの間引き処理がデシメーション処
理回路１i2において施される。
【００３９】
【発明の効果】以上のように本発明のマルチアンプ方式
スピーカシステムによれば、各チャンネルごとにサンプ
リング周波数を低減するデシメーション回路と、直線位
相ＦＩＲフィルタで構成される帯域分割回路と、スピー
カの出力音圧特性の平坦化を行うためのＦＩＲ形逆フィ
ルタと、チャンネル間の遅延時間を補正する遅延時間補
正回路と、ディジタル信号をアナログ信号に変換するた
めのＤ／Ａ変換回路とを設け、各スピーカからの放射音
の出力音圧特性補正、遅延時間差・位相差の補正、なら
びに総合放射音の出力音圧特性の平坦化／特性制御制御
を行うので、音圧歪みのない高忠実音響再生可能なスピ
ーカシステムが得られる効果がある。
スピーカシステムによれば、各チャンネルごとにサンプ
リング周波数を低減するデシメーション回路と、直線位
相ＦＩＲフィルタで構成される帯域分割回路と、スピー
カの出力音圧特性の平坦化を行うためのＦＩＲ形逆フィ
ルタと、チャンネル間の遅延時間を補正する遅延時間補
正回路と、ディジタル信号をアナログ信号に変換するた
めのＤ／Ａ変換回路とを設け、各スピーカからの放射音
の出力音圧特性補正、遅延時間差・位相差の補正、なら
びに総合放射音の出力音圧特性の平坦化／特性制御制御
を行うので、音圧歪みのない高忠実音響再生可能なスピ
ーカシステムが得られる効果がある。
【図１】本発明の第１の実施例のブロック回路図であ
る。
る。
【図２】本発明の第２の実施例のブロック回路図であ
る。
る。
【図３】図１，第２の実施例のｉ番目のチャンネルの周
波数帯域分割回路と特性補正用逆フィルタとを含めた遅
延時間補正回路の他の構成例を示すブロック回路図であ
る。
波数帯域分割回路と特性補正用逆フィルタとを含めた遅
延時間補正回路の他の構成例を示すブロック回路図であ
る。
【図４】図１，第２の実施例のｉ番目のチャンネルの遅
延時間補正回路を含めた周波数帯域分割回路と特性補正
用逆フィルタとを一体化した帯域分割／逆フィルタ回路
の構成例を示すブロック回路図である。
延時間補正回路を含めた周波数帯域分割回路と特性補正
用逆フィルタとを一体化した帯域分割／逆フィルタ回路
の構成例を示すブロック回路図である。
【図５】図１，第２の実施例のｉ番目のチャンネルの周
波数帯域分割回路と特性補正用逆フィルタと遅延時間補
正回路とを一体化した帯域分割／逆フィルタ／遅延時間
補正回路の構成例を示すブロック回路図である。
波数帯域分割回路と特性補正用逆フィルタと遅延時間補
正回路とを一体化した帯域分割／逆フィルタ／遅延時間
補正回路の構成例を示すブロック回路図である。
【図６】図１，第２の実施例の入力前段に付加してアナ
ログ信号をディジタル信号に変換する部分の構成例を示
すブロック回路図である。
ログ信号をディジタル信号に変換する部分の構成例を示
すブロック回路図である。
【図７】図１，第２の実施例の入力前段に付加してアナ
ログ信号をディジタル信号に変換するとともに総合出力
音圧特性を補正する部分の構成例を示すブロック回路図
である。
ログ信号をディジタル信号に変換するとともに総合出力
音圧特性を補正する部分の構成例を示すブロック回路図
である。
【図８】図１，第２の実施例のｉ番目のチャンネルのデ
シメーション回路の具体的構成例を示すブロック回路図
である。
シメーション回路の具体的構成例を示すブロック回路図
である。
【図９】従来例のブロック回路図である。
１ デシメーション回路部 １2 ，…，１n デシメーション回路 １i1 デシメーション用ＦＩＲ形アンチ・エイリアシン
グ・フィルタ １ii デシメーションフィルタ用係数発生回路 １i2 デシメーション処理部 ２ パワー増幅器部 ２1 ，２2 ，…２n パワー増幅器 ３ スピーカユニット部 ３1 ，３2 ，…３n スピーカユニット ４ 周波数帯域分割回路部 ４1 ，４2 ，…４n 周波数帯域分割回路用直線位相形
ＦＩＲフィルタ ４11，４22，…４nn 周波数帯域分割回路用係数発生回
路 ５ Ｄ／Ａ変換回路部 ５1 ，５2 ，…５n Ｄ／Ａ変換回路 ６ インターポレーション回路部 ６2 ，…，６n インターポレーション回路 ７ 特性補正用逆フィルタ部 ７1 ，７2 ，…７i …７n 特性補正用ＦＩＲフィルタ ７11，７22，…７ii…７nn 逆フィルタ用係数発生回路 ８ 遅延時間補正回路部 ８1 ，８2 ，…８n 遅延処理回路部 ８11，８22，…８nn 遅延時間設定用メモリ ９i 遅延時間補正用直線位相形ＦＩＲフィルタ ９ii 遅延時間補正用係数発生回路 １０ アンチ・エイリアシング・フィルタ １１ Ｄ／Ａ変換回路 １２ 総合特性補正用直線位相形ＦＩＲフィルタ １３ 総合特性補正用係数発生回路 ４７i 帯域分割／逆フィルタ用ＦＩＲフィルタ ４７ii 帯域分割／逆フィルタ用係数発生回路 ４７８i 帯域分割／逆フィルタ／遅延補正用ＦＩＲフ
ィルタ ４７８ii 帯域分割／逆フィルタ／遅延補正用係数発生
回路
グ・フィルタ １ii デシメーションフィルタ用係数発生回路 １i2 デシメーション処理部 ２ パワー増幅器部 ２1 ，２2 ，…２n パワー増幅器 ３ スピーカユニット部 ３1 ，３2 ，…３n スピーカユニット ４ 周波数帯域分割回路部 ４1 ，４2 ，…４n 周波数帯域分割回路用直線位相形
ＦＩＲフィルタ ４11，４22，…４nn 周波数帯域分割回路用係数発生回
路 ５ Ｄ／Ａ変換回路部 ５1 ，５2 ，…５n Ｄ／Ａ変換回路 ６ インターポレーション回路部 ６2 ，…，６n インターポレーション回路 ７ 特性補正用逆フィルタ部 ７1 ，７2 ，…７i …７n 特性補正用ＦＩＲフィルタ ７11，７22，…７ii…７nn 逆フィルタ用係数発生回路 ８ 遅延時間補正回路部 ８1 ，８2 ，…８n 遅延処理回路部 ８11，８22，…８nn 遅延時間設定用メモリ ９i 遅延時間補正用直線位相形ＦＩＲフィルタ ９ii 遅延時間補正用係数発生回路 １０ アンチ・エイリアシング・フィルタ １１ Ｄ／Ａ変換回路 １２ 総合特性補正用直線位相形ＦＩＲフィルタ １３ 総合特性補正用係数発生回路 ４７i 帯域分割／逆フィルタ用ＦＩＲフィルタ ４７ii 帯域分割／逆フィルタ用係数発生回路 ４７８i 帯域分割／逆フィルタ／遅延補正用ＦＩＲフ
ィルタ ４７８ii 帯域分割／逆フィルタ／遅延補正用係数発生
回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−135298（ＪＰ，Ａ) 特開 昭63−269699（ＪＰ，Ａ) 特開 昭62−163424（ＪＰ，Ａ) 実開 昭62−181093（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04R 3/12 H03F 3/181
Claims (1)
- 【請求項１】 ディジタル音響信号を周波数帯域ごとに
分割して複数のチャンネルに区分し、各チャンネルごと
にディジタル信号処理を施したのちアナログ信号に変換
するディジタル信号処理回路部を備え、この、各チャン
ネルのアナログ信号で各チャンネルごとに設けられたス
ピーカユニットをそれぞれ駆動するように構成されたマ
ルチアンプ方式スピーカシステムにおいて、上記ディジ
タル信号処理回路部を、各チャンネルごとに設けられた
デシメーション回路と、直線位相形ＦＩＲフィルタおよ
びフィルタ係数発生回路で構成され当該チャンネルの音
響信号と当該フィルタ係数回路に設定されたフィルタ係
数との実時間畳み込み演算を行って当該チャンネルに割
り当てられた周波数帯域の信号成分を取り出すディジタ
ル方式周波数帯域分割回路と、ＦＩＲ形フィルタおよび
フィルタ係数発生回路で構成され当該チャンネルの音響
信号と当該フィルタ係数回路に設定されたフィルタ係数
との実時間畳み込み演算を行って当該チャンネルのスピ
ーカユニットの出力音圧特性の平坦化を施す特性補正用
逆フィルタと、各チャンネル間のスピーカユニットに到
達するまでの遅延時間が一致するように当該チャンネル
の音響信号の遅延量を調節する遅延時間補正回路とを備
えたことを特徴とするマルチアンプ方式スピーカシステ
ム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004842A JP3052384B2 (ja) | 1991-01-21 | 1991-01-21 | マルチアンプ方式スピーカシステム |
| GB9109227A GB2252023B (en) | 1991-01-21 | 1991-04-29 | Acoustic system |
| US07/693,454 US5384856A (en) | 1991-01-21 | 1991-04-29 | Acoustic system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004842A JP3052384B2 (ja) | 1991-01-21 | 1991-01-21 | マルチアンプ方式スピーカシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313996A JPH04313996A (ja) | 1992-11-05 |
| JP3052384B2 true JP3052384B2 (ja) | 2000-06-12 |
Family
ID=11594941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3004842A Expired - Lifetime JP3052384B2 (ja) | 1991-01-21 | 1991-01-21 | マルチアンプ方式スピーカシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052384B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9506725D0 (en) | 1995-03-31 | 1995-05-24 | Hooley Anthony | Improvements in or relating to loudspeakers |
| JP2005223887A (ja) * | 2004-01-06 | 2005-08-18 | Pioneer Electronic Corp | 音響特性調整装置 |
| EP2320683B1 (en) * | 2007-04-25 | 2017-09-06 | Harman Becker Automotive Systems GmbH | Sound tuning method and apparatus |
| JP2008283600A (ja) * | 2007-05-14 | 2008-11-20 | Pioneer Electronic Corp | 自動音場補正装置 |
| GB2509533B (en) * | 2013-01-07 | 2017-08-16 | Meridian Audio Ltd | Group delay correction in acoustic transducer systems |
| US11843359B2 (en) | 2018-06-28 | 2023-12-12 | Kurt P Hahn | Amplification system and method |
-
1991
- 1991-01-21 JP JP3004842A patent/JP3052384B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04313996A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2681349B2 (ja) | スピーカ再生装置 | |
| GB2252023A (en) | Multi-channel acoustic system | |
| US7305100B2 (en) | Dynamic compression in a hearing aid | |
| US4751739A (en) | Apparatus and method for controlling tone quality | |
| JP2000152374A (ja) | 自動スピ―カ・イコライザ | |
| US5953431A (en) | Acoustic replay device | |
| JPH06177688A (ja) | オーディオ信号処理装置 | |
| JP3052384B2 (ja) | マルチアンプ方式スピーカシステム | |
| JP2887872B2 (ja) | マルチアンプ方式スピーカーシステム | |
| JP2000091865A (ja) | 音響装置 | |
| JP2578363Y2 (ja) | 非直線位相ｆｉｒ型ディジタルチャンネルデバイダ。 | |
| JP2572057Y2 (ja) | スピーカー用ディジタルチャンネルデバイダ | |
| JPH0984173A (ja) | 音響再生装置 | |
| JP3213779B2 (ja) | 拡声装置 | |
| JP3268408B2 (ja) | 音声検出装置 | |
| JP3150574B2 (ja) | 車載用音場補正装置 | |
| JPH1051890A (ja) | オーディオ信号伝送回路 | |
| JPH0720309B2 (ja) | スピ−カ用音質調整装置 | |
| JPH07112320B2 (ja) | 音場補正装置 | |
| JPH08110783A (ja) | オーディオ信号伝送回路及びコンボルバの係数演算装置 | |
| JPH0888893A (ja) | オーディオ信号伝送回路 | |
| JPH0553359B2 (ja) | ||
| JPH09331223A (ja) | 信号処理装置 | |
| JPH0496500A (ja) | 音声信号処理装置 | |
| JP3335828B2 (ja) | ホーンスピーカシステム |