JP2887872B2 - マルチアンプ方式スピーカーシステム - Google Patents
マルチアンプ方式スピーカーシステムInfo
- Publication number
- JP2887872B2 JP2887872B2 JP28232489A JP28232489A JP2887872B2 JP 2887872 B2 JP2887872 B2 JP 2887872B2 JP 28232489 A JP28232489 A JP 28232489A JP 28232489 A JP28232489 A JP 28232489A JP 2887872 B2 JP2887872 B2 JP 2887872B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- filter
- channel
- delay
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は，チヤンネルごとに各スピーカーに適した
デイジタル信号処理を行わさせることによつて，スピー
カーシステムとしての特性改善，音質の向上を図つたマ
ルチアンプ方式スピーカーシステムに関するものであ
る。
デイジタル信号処理を行わさせることによつて，スピー
カーシステムとしての特性改善，音質の向上を図つたマ
ルチアンプ方式スピーカーシステムに関するものであ
る。
［従来の技術］ 従来，周波数帯域専用のスピーカーを複数個組合わせ
て使用するマルチウエイ方式スピーカーシステムにおい
ては，コイルおよびコンデンサによつて構成されるLCネ
ツトワークを用いる方式や，各帯域（チヤンネル）ごと
に専用のチヤンネルデバイダを用いるマルチアンプ方式
が採用されている。LCネツトワークやマルチアンプ方式
で用いられるチヤンネルデバイダは可聴周波数帯域を幾
つかの必要な周波数帯域に周波数分割し，対応した帯域
専用のスピーカーに音響信号を供給する機能がある。
て使用するマルチウエイ方式スピーカーシステムにおい
ては，コイルおよびコンデンサによつて構成されるLCネ
ツトワークを用いる方式や，各帯域（チヤンネル）ごと
に専用のチヤンネルデバイダを用いるマルチアンプ方式
が採用されている。LCネツトワークやマルチアンプ方式
で用いられるチヤンネルデバイダは可聴周波数帯域を幾
つかの必要な周波数帯域に周波数分割し，対応した帯域
専用のスピーカーに音響信号を供給する機能がある。
ところでマルチアンプ方式では，電子回路で構成され
るチヤンネルデバイダのデイジタル化が進められてきて
いる。第７図は実開昭59-101517号公報に開示された一
実施例で，デイジタル方式チヤンネルデバイダを用いた
上記マルチアンプ方式によるスピーカーシステムの一例
をブロツク図で示したものである。図において（２），
（21），（22），…（2n）は複数個のパワー増幅器，
（３），（31），（32），…（3n）は複数個のスピーカ
ーユニツト，（４）はチヤンネルデバイダで，複数個の
直線位相FIRフイルタ（41），（42），…（4n）から構
成される。（411），（422），…（4nn）はそれぞれ上
記直線位相FIRフイルタに所望の周波数分割特性を持た
せるためのフイルタ係数を与える演算手段である複数個
のフイルタ係数可変装置，（５），（51），（52），…
（5n）は複数個のD/A変換器である。
るチヤンネルデバイダのデイジタル化が進められてきて
いる。第７図は実開昭59-101517号公報に開示された一
実施例で，デイジタル方式チヤンネルデバイダを用いた
上記マルチアンプ方式によるスピーカーシステムの一例
をブロツク図で示したものである。図において（２），
（21），（22），…（2n）は複数個のパワー増幅器，
（３），（31），（32），…（3n）は複数個のスピーカ
ーユニツト，（４）はチヤンネルデバイダで，複数個の
直線位相FIRフイルタ（41），（42），…（4n）から構
成される。（411），（422），…（4nn）はそれぞれ上
記直線位相FIRフイルタに所望の周波数分割特性を持た
せるためのフイルタ係数を与える演算手段である複数個
のフイルタ係数可変装置，（５），（51），（52），…
（5n）は複数個のD/A変換器である。
上記のマルチウエイ方式スピーカーシステムでは，デ
イジタル信号入力がチヤンネルデバイダ（４）に印加さ
れ，直線位相FIRフイルタ（41），（42），…（4n）
で，所望の周波数分割特性を持たせるためフイルタ係数
可変装置（411），（422），…（4nn）のフイルタ係数
と畳み込み演算される。つぎに直線位相FIRフイルタ
（４），（41），（42），…（4n）の出力はそれぞれの
D/A変換器（５），（51），（52），…（5n）にてアナ
ログ信号に変換され，以下，パワー増幅器（２），
（21），（22），…（2n）にて所定のレベルまで増幅さ
れスピーカーユニツト（３），（31），（32），…
（3n）に供給され音に変換される。
イジタル信号入力がチヤンネルデバイダ（４）に印加さ
れ，直線位相FIRフイルタ（41），（42），…（4n）
で，所望の周波数分割特性を持たせるためフイルタ係数
可変装置（411），（422），…（4nn）のフイルタ係数
と畳み込み演算される。つぎに直線位相FIRフイルタ
（４），（41），（42），…（4n）の出力はそれぞれの
D/A変換器（５），（51），（52），…（5n）にてアナ
ログ信号に変換され，以下，パワー増幅器（２），
（21），（22），…（2n）にて所定のレベルまで増幅さ
れスピーカーユニツト（３），（31），（32），…
（3n）に供給され音に変換される。
［発明が解決しようとする課題］ 上記マルチウエイ方式スピーカーシステムの長所とし
てはチヤンネルデバイダとして直線位相FIRフイルタ
（４），（41），（42），…（4n）を用いているため直
線位相特性を保ちながら，所望の周波数帯域に帯域分割
できることである。そのため帯域分割特性に無関係にフ
イルタの遅延時間が周波数に対して一定（直線位相）と
なる。ただし短所として，対応する周波数帯域にあわせ
て帯域分割する必要上，各直線位相FIRフイルタ
（41），（42），…（4n）のもつ遅延時間に差が生じ，
その結果各スピーカー（31），（32），…（3n）からの
放射音は遅延時間の不一致，位相ズレ，出力音圧特性の
乱れを招き，音の忠実再生が困難になるという問題点が
ある。
てはチヤンネルデバイダとして直線位相FIRフイルタ
（４），（41），（42），…（4n）を用いているため直
線位相特性を保ちながら，所望の周波数帯域に帯域分割
できることである。そのため帯域分割特性に無関係にフ
イルタの遅延時間が周波数に対して一定（直線位相）と
なる。ただし短所として，対応する周波数帯域にあわせ
て帯域分割する必要上，各直線位相FIRフイルタ
（41），（42），…（4n）のもつ遅延時間に差が生じ，
その結果各スピーカー（31），（32），…（3n）からの
放射音は遅延時間の不一致，位相ズレ，出力音圧特性の
乱れを招き，音の忠実再生が困難になるという問題点が
ある。
この発明は上記のような問題点を解消するためになさ
れたもので，各スピーカーからの放射音の遅延時間を一
致させ，その結果，総合音圧周波数特性を平坦化するこ
とによつて，高忠実音響再生を実現するマルチアンプ方
式スピーカーシステムを得ることを目的とする。
れたもので，各スピーカーからの放射音の遅延時間を一
致させ，その結果，総合音圧周波数特性を平坦化するこ
とによつて，高忠実音響再生を実現するマルチアンプ方
式スピーカーシステムを得ることを目的とする。
［課題を解決するための手段］ この発明に係るマルチウエイ方式スピーカーシステム
は、周波数帯域分割のための従来のチヤンネルデバイダ
に代わつて，特性制御のためのデイジタル信号処理回路
部を用いる構成とし，各チヤンネルごとに直線位相FIR
フイルタで構成される帯域分割回路，スピーカーの出力
音圧特性の平坦化を行うための逆フイルタおよびチヤン
ネル間の遅延時間を補正する遅延時間補正回路を設け，
各スピーカーからの放射音および総合放射音の出力音圧
特性の平坦化，遅延時間および位相差の正確な補正を実
現したものである。
は、周波数帯域分割のための従来のチヤンネルデバイダ
に代わつて，特性制御のためのデイジタル信号処理回路
部を用いる構成とし，各チヤンネルごとに直線位相FIR
フイルタで構成される帯域分割回路，スピーカーの出力
音圧特性の平坦化を行うための逆フイルタおよびチヤン
ネル間の遅延時間を補正する遅延時間補正回路を設け，
各スピーカーからの放射音および総合放射音の出力音圧
特性の平坦化，遅延時間および位相差の正確な補正を実
現したものである。
［作用］ この発明に係るマルチウエイ方式スピーカーシステム
は，各チヤンネルごと設けた直線位相FIRフイルタ，ス
ピーカー特性の逆フイルタおよび遅延補正回路により，
出力音圧特性の平坦化および遅延時間および位相差の正
確な補正を実現し，音圧ひずみのない高忠実音響再生を
実現する作用がある。
は，各チヤンネルごと設けた直線位相FIRフイルタ，ス
ピーカー特性の逆フイルタおよび遅延補正回路により，
出力音圧特性の平坦化および遅延時間および位相差の正
確な補正を実現し，音圧ひずみのない高忠実音響再生を
実現する作用がある。
［実施例］ 以下，この発明の一実施例を図について説明する。第
１図はこの発明によるマルチアンプ方式スピーカーシス
テムの一実施例をブロツク図で示したものである。図に
おいて（２）はパワー増巾器で，複数個のパワー増巾器
（21），（22），…（2n）を含む，（３）はスピーカー
ユニツトで，複数個のスピーカーユニツト（31），
（32），…（3n）を含む，（４）は帯域分割回路で，複
数個の直線位相FIRフイルタ（41），（42），…（4n）
と，この各直線位相FIRフイルタに所望の周波数分割特
性を持たせるためのフイルタ係数発生回路，（411），
（422），…（4nn）とを有する。（５）は複数個のD/A
変換器（51），（52），…（5n）を含むD/A変換回路，
（６）は同じく複数個のA/D変換器（61），（62），…
（6n）を含むA/D変換回路，（７）は出力音圧特性の平
坦化を行うための逆フイルタで，複数個のFIRフイルタ
（71），（72），…（7n）と逆フイルタ係数発生回路
（711），（722），…（7nn）とからなる。（８）は複
数個の遅延時間補正回路（81），（82），…（8n）を含
む遅延時間補正回路,,（20）はマイクロホンを示す。
１図はこの発明によるマルチアンプ方式スピーカーシス
テムの一実施例をブロツク図で示したものである。図に
おいて（２）はパワー増巾器で，複数個のパワー増巾器
（21），（22），…（2n）を含む，（３）はスピーカー
ユニツトで，複数個のスピーカーユニツト（31），
（32），…（3n）を含む，（４）は帯域分割回路で，複
数個の直線位相FIRフイルタ（41），（42），…（4n）
と，この各直線位相FIRフイルタに所望の周波数分割特
性を持たせるためのフイルタ係数発生回路，（411），
（422），…（4nn）とを有する。（５）は複数個のD/A
変換器（51），（52），…（5n）を含むD/A変換回路，
（６）は同じく複数個のA/D変換器（61），（62），…
（6n）を含むA/D変換回路，（７）は出力音圧特性の平
坦化を行うための逆フイルタで，複数個のFIRフイルタ
（71），（72），…（7n）と逆フイルタ係数発生回路
（711），（722），…（7nn）とからなる。（８）は複
数個の遅延時間補正回路（81），（82），…（8n）を含
む遅延時間補正回路,,（20）はマイクロホンを示す。
第１図においてアナログ入力信号は,A/D変換回路
（６）によりデイジタル信号に変換される。この実施例
ではチヤンネルごとにA/D変換回路を設けてあるが，サ
ンプリング周波数が同一のものは共用することができ
る。つぎにA/D変換回路（６）のデイジタル出力信号は
帯域分割回路（４）に導かれる。帯域分割回路（４）で
は直線位相FIRフイルタ（41），（42），…（4n）によ
り、あらかじめ設定した周波数帯域分割特性を得るため
フイルタ係数発生回路（411），（422），…（4nn）か
らの信号と，上記デイジタル出力信号との間で畳込み演
算が行われ，所望の周波数帯域に分割される。畳込み演
算の結果得られたデイジタル信号はさらに各スピーカー
ユニツトの出力音圧特性の平坦化を行うための逆フイル
タ（７）に導かれ，帯域分割回路（４）と同様，そのFI
Rフイルタ（71），（72），…（7n）により，逆フイル
タ係数発生回路（711），（722），…（7nn）からの信
号との間で畳込み演算が行われ，出力音圧特性の補正が
行われる。
（６）によりデイジタル信号に変換される。この実施例
ではチヤンネルごとにA/D変換回路を設けてあるが，サ
ンプリング周波数が同一のものは共用することができ
る。つぎにA/D変換回路（６）のデイジタル出力信号は
帯域分割回路（４）に導かれる。帯域分割回路（４）で
は直線位相FIRフイルタ（41），（42），…（4n）によ
り、あらかじめ設定した周波数帯域分割特性を得るため
フイルタ係数発生回路（411），（422），…（4nn）か
らの信号と，上記デイジタル出力信号との間で畳込み演
算が行われ，所望の周波数帯域に分割される。畳込み演
算の結果得られたデイジタル信号はさらに各スピーカー
ユニツトの出力音圧特性の平坦化を行うための逆フイル
タ（７）に導かれ，帯域分割回路（４）と同様，そのFI
Rフイルタ（71），（72），…（7n）により，逆フイル
タ係数発生回路（711），（722），…（7nn）からの信
号との間で畳込み演算が行われ，出力音圧特性の補正が
行われる。
ところで帯域分割回路（４）および逆フイルタ（７）
を通過した信号は各チヤンネル独自で，直線位相FIRフ
イルタの採用および逆フイルタの導入により周波数帯域
分割特性を有しながら直線位相（遅延時間一定）および
出力音圧特性の平坦化を実現するものとなつている。し
かしチヤンネル間の遅延時間と位相に関しては一般には
一致しない。そこで次に逆フイルタ（７）を通過した信
号を各遅延時間補正回路（81），（82），…（8n）に導
き，各チヤンネル間の遅延時間差と位相差の補正を行う
必要がある。これは各スピーカーユニツト（31），
（32），…（3n）からマイクロホン（20）に至る音波伝
ぱんによる遅延時間t1，t2…tnも加えた総合遅延時間と
総合位相とが一致するように各遅延時間補正回路
（81），（82），…（8n）の遅延時間調整を行う。具体
的には各遅延時間補正回路（81），（82），…（8n）の
どれか１つを基準にして遅延時間差を補正すれば良い。
を通過した信号は各チヤンネル独自で，直線位相FIRフ
イルタの採用および逆フイルタの導入により周波数帯域
分割特性を有しながら直線位相（遅延時間一定）および
出力音圧特性の平坦化を実現するものとなつている。し
かしチヤンネル間の遅延時間と位相に関しては一般には
一致しない。そこで次に逆フイルタ（７）を通過した信
号を各遅延時間補正回路（81），（82），…（8n）に導
き，各チヤンネル間の遅延時間差と位相差の補正を行う
必要がある。これは各スピーカーユニツト（31），
（32），…（3n）からマイクロホン（20）に至る音波伝
ぱんによる遅延時間t1，t2…tnも加えた総合遅延時間と
総合位相とが一致するように各遅延時間補正回路
（81），（82），…（8n）の遅延時間調整を行う。具体
的には各遅延時間補正回路（81），（82），…（8n）の
どれか１つを基準にして遅延時間差を補正すれば良い。
次に遅延時間補正回路（８）で補正されたデイジタル
信号は各D/A変換回路（51），（52），…（5n）でアナ
ログ信号に変換され各パワー増幅器（21），（22），…
（2n）を介して各スピーカーユニツト（31），（32），
…（3n）に導かれ音放射が行われる。こうすることによ
つて従来問題であつた各放射音の遅延時間の不一致，位
相ズレ，その結果生ずる総合出力音圧特性の乱れの問題
を解消し，忠実音響再生を行うマルチアンプ方式スピー
カーシステムを実現することが可能となる。
信号は各D/A変換回路（51），（52），…（5n）でアナ
ログ信号に変換され各パワー増幅器（21），（22），…
（2n）を介して各スピーカーユニツト（31），（32），
…（3n）に導かれ音放射が行われる。こうすることによ
つて従来問題であつた各放射音の遅延時間の不一致，位
相ズレ，その結果生ずる総合出力音圧特性の乱れの問題
を解消し，忠実音響再生を行うマルチアンプ方式スピー
カーシステムを実現することが可能となる。
なおA/D変換回路（６），帯域分割回路（４），逆フ
イルタ（７），遅延補正回路（８）およびD/A変換回路
（５）がこの発明でいう特性制御のためのデイジタル信
号処理回路部である。この部分は周波数帯域分割のため
の従来のチヤンネルデバイダに相当するが，単に周波数
帯域分割だけでなく，特性補正・遅延補正を行える回路
となつて点が大きく相違する。また帯域分割回路
（４），逆フイルタ（７）および遅延時間補正回路
（８）の並び順序を入れ替えても良いことは勿論であ
る。遅延補正回路については遅延時間が０秒なら省略す
ることができる。
イルタ（７），遅延補正回路（８）およびD/A変換回路
（５）がこの発明でいう特性制御のためのデイジタル信
号処理回路部である。この部分は周波数帯域分割のため
の従来のチヤンネルデバイダに相当するが，単に周波数
帯域分割だけでなく，特性補正・遅延補正を行える回路
となつて点が大きく相違する。また帯域分割回路
（４），逆フイルタ（７）および遅延時間補正回路
（８）の並び順序を入れ替えても良いことは勿論であ
る。遅延補正回路については遅延時間が０秒なら省略す
ることができる。
第２図，第３図はこの発明によるマルチアンプ方式ス
ピーカーシステムの他の実施例をブロツク図で示したも
のである。第２図，第３図において第１図と同一あるい
は相当部分には同一記号を付した。
ピーカーシステムの他の実施例をブロツク図で示したも
のである。第２図，第３図において第１図と同一あるい
は相当部分には同一記号を付した。
第２図，第３図において第１図と異なる点は遅延時間
補正回路（８）の構成を具体的に示してある点である。
第２図において遅延時間補正回路（８）は，遅延制御回
路（81），（82），…（8n）と，一時的に信号データを
保存するためのバツフアメモリー（811），（822），…
（8nn）とから構成される。第２図において，逆フイル
タ（７）から導かれたデイジタル信号は遅延制御回路
（81），（82），…（8n）により一時的にバツフアメモ
リー（811），（822），…（8nn）に保存され，次にこ
のデータが一定時間後に呼出される。このように遅延制
御回路とバツフアメモリーを用いると，遅延補正回路
（８）の小形化を図ることができる。
補正回路（８）の構成を具体的に示してある点である。
第２図において遅延時間補正回路（８）は，遅延制御回
路（81），（82），…（8n）と，一時的に信号データを
保存するためのバツフアメモリー（811），（822），…
（8nn）とから構成される。第２図において，逆フイル
タ（７）から導かれたデイジタル信号は遅延制御回路
（81），（82），…（8n）により一時的にバツフアメモ
リー（811），（822），…（8nn）に保存され，次にこ
のデータが一定時間後に呼出される。このように遅延制
御回路とバツフアメモリーを用いると，遅延補正回路
（８）の小形化を図ることができる。
一方，第３図に示す実施例において遅延時間補正回路
（８）は直線位相FIRフイルタ（91），（92），…
（9n）と遅延係数発生回路（911），（922），…
（9nn）とから構成される。逆フイルタ（７）から導か
れたデイジタル信号は直線位相FIRフイルタ（91），（9
2），…（9n）により，遅延係数発生回路（911），（9
22），…（9nn）からの信号と畳込み演算され、必要な
遅延が付加される。このように直線位相FIRフイルタと
遅延係数発生回路とを用いると，帯域分割回路（４）や
逆フイルタ（７）と同様な構成となり回路設計が簡略化
される利点がある。
（８）は直線位相FIRフイルタ（91），（92），…
（9n）と遅延係数発生回路（911），（922），…
（9nn）とから構成される。逆フイルタ（７）から導か
れたデイジタル信号は直線位相FIRフイルタ（91），（9
2），…（9n）により，遅延係数発生回路（911），（9
22），…（9nn）からの信号と畳込み演算され、必要な
遅延が付加される。このように直線位相FIRフイルタと
遅延係数発生回路とを用いると，帯域分割回路（４）や
逆フイルタ（７）と同様な構成となり回路設計が簡略化
される利点がある。
第４図はこの発明によるマルチアンプ方式スピーカー
システムのデイジタル信号処理回路を簡略化した一実施
例をブロツク図で示したものである。第１図に示す実施
例から帯域分割回路（４）と逆フイルタ（７）とは基本
回路構成は同一であるから，フイルタ係数発生回路（4
11），（422），…（4nn）の係数データと，逆フイルタ
係数発生回路（711），（722），…（7nn）の係数デー
タとを畳込み演算し，その結果得られる係数データ（帯
域分割／逆フイルタ係数）をA/D変換回路（６）からの
入力信号データと畳込み演算すれば，帯域分割回路
（４）と逆フイルタ（７）とを統合化することができ
る。第４図に示す実施例はこのように統合化を行つたブ
ロツク図で，デイジタル信号処理回路部の簡略化をねら
つたものである。
システムのデイジタル信号処理回路を簡略化した一実施
例をブロツク図で示したものである。第１図に示す実施
例から帯域分割回路（４）と逆フイルタ（７）とは基本
回路構成は同一であるから，フイルタ係数発生回路（4
11），（422），…（4nn）の係数データと，逆フイルタ
係数発生回路（711），（722），…（7nn）の係数デー
タとを畳込み演算し，その結果得られる係数データ（帯
域分割／逆フイルタ係数）をA/D変換回路（６）からの
入力信号データと畳込み演算すれば，帯域分割回路
（４）と逆フイルタ（７）とを統合化することができ
る。第４図に示す実施例はこのように統合化を行つたブ
ロツク図で，デイジタル信号処理回路部の簡略化をねら
つたものである。
同様に，第５図はこの発明によるマルチアンプ方式ス
ピーカーシステムのデイジタル信号処理回路を簡略化し
た他の実施例をブロツク図で示したものである。第５図
において，フイルタ係数発生回路（411），（422），…
（4nn）の係数データ，逆フイルタ係数発生回路
（711），（722），…（7nn）の係数データおよび遅延
係数発生回路（911），（922），…（9nn）の係数デー
タを畳込み演算し，その結果得られる係数データ（帯域
分割／逆フイルタ／遅延補正係数）をA/D変換回路
（６）からの入力信号データと畳込み演算させることに
よつて，帯域分割回路（４）と逆フイルタ（７）および
遅延補正回路（８）との統合化を図つたものである。こ
の場合は第４図に示す実施例よりさらに回路の簡略化が
可能である。ただし，遅延時間補正回路（８）としては
第３図のように直線位相FIRフイルタ（91），（92），
…（9n）と遅延係数発生回路（911），（922），…（9
nn）とから構成される場合のみ有効である。
ピーカーシステムのデイジタル信号処理回路を簡略化し
た他の実施例をブロツク図で示したものである。第５図
において，フイルタ係数発生回路（411），（422），…
（4nn）の係数データ，逆フイルタ係数発生回路
（711），（722），…（7nn）の係数データおよび遅延
係数発生回路（911），（922），…（9nn）の係数デー
タを畳込み演算し，その結果得られる係数データ（帯域
分割／逆フイルタ／遅延補正係数）をA/D変換回路
（６）からの入力信号データと畳込み演算させることに
よつて，帯域分割回路（４）と逆フイルタ（７）および
遅延補正回路（８）との統合化を図つたものである。こ
の場合は第４図に示す実施例よりさらに回路の簡略化が
可能である。ただし，遅延時間補正回路（８）としては
第３図のように直線位相FIRフイルタ（91），（92），
…（9n）と遅延係数発生回路（911），（922），…（9
nn）とから構成される場合のみ有効である。
ところで，前記のように第２図から第５図のこの発明
によるマルチアンプ方式スピーカーシステムでは各スピ
ーカーからの放射音に関して，出力音圧特性の平坦化お
よび直線位相（遅延時間一定）を実現し，さらに各スピ
ーカー（31），（32），…（3n）からの放射音の遅延時
間を一致させることによつて高忠実音響再生を実現する
マルチアンプ方式スピーカーシステムを得ることができ
る。しかし設計誤差などにより，最終的に得られる総合
出力音圧特性がまだ要求どおり平坦化できないとき，あ
るいは総合出力音圧特性を任意に変化させたい時には，
第６図のように帯域分割回路（４）の前段に総合音圧特
性補正用直線位相FIRフイルタ（13）と総合音圧特性補
正係数発生回路（14）とを設けることにより細かく特性
制御を行うことができる。第６図の総合音圧特性補正係
数発生回路（14）としては，総合出力音圧特性の平坦化
を行う場合には，総合音圧特性補正係数発生回路（14）
として総合音圧特性の逆特性をあたえる係数データを用
いればよい。任意に特性を変化させたい時には総合音圧
特性の補正を行うための補正係数データを計算して用い
る必要がある。
によるマルチアンプ方式スピーカーシステムでは各スピ
ーカーからの放射音に関して，出力音圧特性の平坦化お
よび直線位相（遅延時間一定）を実現し，さらに各スピ
ーカー（31），（32），…（3n）からの放射音の遅延時
間を一致させることによつて高忠実音響再生を実現する
マルチアンプ方式スピーカーシステムを得ることができ
る。しかし設計誤差などにより，最終的に得られる総合
出力音圧特性がまだ要求どおり平坦化できないとき，あ
るいは総合出力音圧特性を任意に変化させたい時には，
第６図のように帯域分割回路（４）の前段に総合音圧特
性補正用直線位相FIRフイルタ（13）と総合音圧特性補
正係数発生回路（14）とを設けることにより細かく特性
制御を行うことができる。第６図の総合音圧特性補正係
数発生回路（14）としては，総合出力音圧特性の平坦化
を行う場合には，総合音圧特性補正係数発生回路（14）
として総合音圧特性の逆特性をあたえる係数データを用
いればよい。任意に特性を変化させたい時には総合音圧
特性の補正を行うための補正係数データを計算して用い
る必要がある。
［発明の効果］ 以上のようにこの発明のマルチアンプ方式スピーカー
システムによれば，周波数帯域分割のための従来のチヤ
ンネルデバイダに代わつて特性制御のためのデイジタル
信号処理回路を用い，各周波数帯域ごとに帯域分割回
路，スピーカーの出力音圧特性の平坦化を行うための逆
フイルタおよびチヤンネル間の遅延時間を補正する遅延
時間補正回路を設け，各スピーカーからの放射音の出力
音圧特性補正，遅延時間差・位相差の補正，さらに総合
放射音の出力音圧特性の平坦化をおこなつたので，音圧
ひずみのない高忠実音響再生可能なスピーカーシステム
を実現できる効果がある。
システムによれば，周波数帯域分割のための従来のチヤ
ンネルデバイダに代わつて特性制御のためのデイジタル
信号処理回路を用い，各周波数帯域ごとに帯域分割回
路，スピーカーの出力音圧特性の平坦化を行うための逆
フイルタおよびチヤンネル間の遅延時間を補正する遅延
時間補正回路を設け，各スピーカーからの放射音の出力
音圧特性補正，遅延時間差・位相差の補正，さらに総合
放射音の出力音圧特性の平坦化をおこなつたので，音圧
ひずみのない高忠実音響再生可能なスピーカーシステム
を実現できる効果がある。
第１図はこの発明によるマルチアンプ方式スピーカーシ
ステムの一実施例を示すブロツク図，第２図から第６図
はこの発明によるマルチアンプ方式スピーカーシステム
の他の実施例を示すブロツク図，第７図は従来のマルチ
アンプ方式スピーカーシステムの一例を示すブロツク図
である。 （３），（31），（32），…（3n）はスピーカーユニツ
ト，（４）は帯域分割回路，（５），（51），（52），
…（5n）はD/A変換回路，（６），（61），（62），…
（6n）はA/D変換回路，（７）は逆フイルタ，（８）は
遅延時間補正回路，（81），（82），…（8n）は遅延
（制御）回路。 なお同一記号は同一または相当部分を示す。
ステムの一実施例を示すブロツク図，第２図から第６図
はこの発明によるマルチアンプ方式スピーカーシステム
の他の実施例を示すブロツク図，第７図は従来のマルチ
アンプ方式スピーカーシステムの一例を示すブロツク図
である。 （３），（31），（32），…（3n）はスピーカーユニツ
ト，（４）は帯域分割回路，（５），（51），（52），
…（5n）はD/A変換回路，（６），（61），（62），…
（6n）はA/D変換回路，（７）は逆フイルタ，（８）は
遅延時間補正回路，（81），（82），…（8n）は遅延
（制御）回路。 なお同一記号は同一または相当部分を示す。
Claims (4)
- 【請求項１】デイジタル信号処理回路部と、各周波数帯
域（チャンネル）ごとに専用のパワーアンプおよびスピ
ーカーユニットを用いるマルチアンプ方式スピーカーシ
ステムであって、デイジタル信号処理回路としては１個
以上のA/D変換器、各チャンネルごとに設けたデイジタ
ル方式帯域分割回路、スピーカーユニットの出力音圧特
性の平坦化を行うためのデイジタル方式逆フィルタ、デ
イジタル方式遅延補正回路（遅延時間０秒の場合は省く
ことができる）およびD/A変換器とから構成され、デイ
ジタル方式帯域分割回路としては、直線位相FIRフィル
タにより、入力信号と周波数帯域分割特性を与えるフィ
ルタ係数との実時間畳み込み処理、またデイジタル方式
逆フィルタとしては、FIR型フィルタにより、入力信号
とスピーカーユニットの出力音圧特性の逆特性を与える
フィルタ係数との実時間畳み込み処理を行わせ、さらに
デイジタル方式遅延補正回路の遅延時間として、アナロ
グ入力信号がA/D変換器、チャンネルデバイダ、専用ア
ンプ、スピーカーユニット等を介して最終的にマイクロ
ホンに到達するまでの各チャンネルごとの遅延時間がす
べて一致するように設定したことを特徴とするマルチア
ンプ方式スピーカーシステム。 - 【請求項２】デイジタル信号処理回路部と、各周波数帯
域（チャンネル）ごとに専用のパワーアンプおよびスピ
ーカーユニットを用いるマルチアンプ方式スピーカーシ
ステムであって、デイジタル信号処理回路としては１個
以上のA/D変換器、各チャンネルごとに設けたデイジタ
ル方式帯域分割回路、スピーカーユニットの出力音圧特
性の平坦化を行うためのデイジタル方式逆フィルタ、デ
イジタル方式遅延補正回路（遅延時間０秒の場合は省く
ことができる）およびD/A変換器とから構成され、デイ
ジタル方式帯域分割回路としては、直線位相FIRフィル
タにより、入力信号と周波数帯域分割特性を与えるフィ
ルタ係数との実時間畳み込み処理、またデイジタル方式
逆フィルタとしては、FIR型フィルタにより、入力信号
とスピーカーユニットの出力音圧特性の逆特性を与える
フィルタ係数との実時間畳み込み処理を行わせ、さらに
デイジタル方式遅延補正回路としては、デイジタル入力
信号を遅延制御回路を用いて一時的にバッファメモリに
保存し、このデータを一定後に呼出す方式とし、さらに
その遅延時間として、アナログ入力信号がA/D変換器、
チャンネルデバイダ、専用アンプ、スピーカーユニット
等を介して最終的にマイクロホンに到達するまでの各チ
ャンネルごとの遅延時間がすべて一致するように設定し
たことを特徴とするマルチアンプ方式スピーカーシステ
ム。 - 【請求項３】デイジタル信号処理回路部と、各周波数帯
域（チャンネル）ごとに専用のパワーアンプおよびスピ
ーカーユニットを用いるマルチアンプ方式スピーカーシ
ステムであって、デイジタル信号処理回路としては１個
以上のA/D変換器、各チャンネルごとに設けたデイジタ
ル方式帯域分割回路、スピーカーユニットの出力音圧特
性の平坦化を行うためのデイジタル方式逆フィルタ、デ
イジタル方式遅延補正回路（遅延時間０秒の場合は省く
ことができる）およびD/A変換器とから構成され、デイ
ジタル方式帯域分割回路としては、直線位相FIRフィル
タにより、入力信号と周波数帯域分割特性を与えるフィ
ルタ係数との実時間畳み込み処理、またデイジタル方式
逆フィルタとしては、FIR型フィルタにより、入力信号
とスピーカーユニットの出力音圧特性の逆特性を与える
フィルタ係数との実時間畳み込み処理を行わせ、さらに
デイジタル方式遅延補正回路としては、直線位相FIRフ
ィルタにより入力信号と遅延係数との実時間畳み込み処
理を行わせる方式とし、さらにその遅延時間として、ア
ナログ入力信号がA/D変換器、チャンネルデバイダ、専
用アンプ、スピーカーユニット等を介して最終的にマイ
クロホンに到達するまでの各チャンネルごとの遅延時間
がすべて一致するように設定したことを特徴とするマル
チアンプ方式スピーカーシステム。 - 【請求項４】デイジタル信号処理回路部と、各周波数帯
域（チャンネル）ごとに専用のパワーアンプおよびスピ
ーカーユニットを用いるマルチアンプ方式スピーカーシ
ステムであって、デイジタル信号処理回路としては１個
以上のA/D変換器、各チャンネルごとに設けたデイジタ
ル方式帯域分割回路、スピーカーユニットの出力音圧特
性の平坦化を行うためのデイジタル方式逆フィルタ、デ
イジタル方式遅延補正回路（遅延時間０秒の場合は省く
ことができる）およびD/A変換器とから構成され、デイ
ジタル方式帯域分割回路としては、直線位相FIRフィル
タにより、入力信号と周波数帯域分割特性を与えるフィ
ルタ係数との実時間畳み込み処理、またデイジタル方式
逆フィルタとしては、FIR型フィルタにより、入力信号
とスピーカーユニットの出力音圧特性の逆特性を与える
フィルタ係数との実時間畳み込み処理を行わせ、さらに
デイジタル方式遅延補正回路の遅延時間として、入力信
号がチャンネルデバイダ、専用アンプ、スピーカーユニ
ット等を介して最終的にマイクロホンに到達するまでの
各チャンネルごとの遅延時間がすべて一致するように設
定したことを特徴とするマルチアンプ方式スピーカーシ
ステムにおいて、当該デイジタル信号処理回路部の前
に、A/D変換器、および各チャンネルの統合音圧特性を
平坦化するための逆特性、あるいは任意の特性を与える
ための直線位相FIR型フィルタを設けることを特徴とす
るマルチアンプ方式スピーカーシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28232489A JP2887872B2 (ja) | 1989-10-30 | 1989-10-30 | マルチアンプ方式スピーカーシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28232489A JP2887872B2 (ja) | 1989-10-30 | 1989-10-30 | マルチアンプ方式スピーカーシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03143195A JPH03143195A (ja) | 1991-06-18 |
| JP2887872B2 true JP2887872B2 (ja) | 1999-05-10 |
Family
ID=17650934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28232489A Expired - Lifetime JP2887872B2 (ja) | 1989-10-30 | 1989-10-30 | マルチアンプ方式スピーカーシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2887872B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3785629B2 (ja) * | 1996-08-26 | 2006-06-14 | オンキヨー株式会社 | 信号補正装置、信号補正方法、信号補正装置の係数調整装置および係数調整方法 |
| FR2919454B1 (fr) * | 2007-07-26 | 2009-10-30 | Nexo Sa | Systeme de reproduction sonore a enceinte a events. |
| JP2012227589A (ja) * | 2011-04-15 | 2012-11-15 | Clarion Co Ltd | デジタルスピーカーシステム |
| JP6258089B2 (ja) * | 2014-03-18 | 2018-01-10 | 株式会社東芝 | スピーカシステム |
-
1989
- 1989-10-30 JP JP28232489A patent/JP2887872B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03143195A (ja) | 1991-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384856A (en) | Acoustic system | |
| US4888811A (en) | Loudspeaker device | |
| US4063034A (en) | Audio system with enhanced spatial effect | |
| US4751739A (en) | Apparatus and method for controlling tone quality | |
| KR0129429B1 (ko) | 오디오신호처리장치 | |
| US8009834B2 (en) | Sound reproduction apparatus and method of enhancing low frequency component | |
| JP2887872B2 (ja) | マルチアンプ方式スピーカーシステム | |
| JP3052384B2 (ja) | マルチアンプ方式スピーカシステム | |
| JP2001231090A (ja) | サブ・ウーファ・システム | |
| JPS63300700A (ja) | オ−デイオシステムの時間差補正装置 | |
| JP2946884B2 (ja) | 低音域特性補正回路 | |
| JP2578363Y2 (ja) | 非直線位相ｆｉｒ型ディジタルチャンネルデバイダ。 | |
| JPH0496500A (ja) | 音声信号処理装置 | |
| JPH0541626A (ja) | 音量調整装置 | |
| JPH05145991A (ja) | 低音域特性補正回路 | |
| JPH09331223A (ja) | 信号処理装置 | |
| JP2572057Y2 (ja) | スピーカー用ディジタルチャンネルデバイダ | |
| JP2006279862A (ja) | リファレンスフィルタの生成方法 | |
| JPH07168586A (ja) | 音声検出装置 | |
| JPH1051890A (ja) | オーディオ信号伝送回路 | |
| JPH0888893A (ja) | オーディオ信号伝送回路 | |
| JPH08110783A (ja) | オーディオ信号伝送回路及びコンボルバの係数演算装置 | |
| JP2006174083A (ja) | オーディオ信号処理方法及び装置 | |
| KR950015197A (ko) | 오디오/비디오(a/v) 앰프의 주파수 특성 보정장치 | |
| JP2006174084A (ja) | オーディオ信号処理方法及び装置 |