JP3052355B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3052355B2 JP3052355B2 JP22474090A JP22474090A JP3052355B2 JP 3052355 B2 JP3052355 B2 JP 3052355B2 JP 22474090 A JP22474090 A JP 22474090A JP 22474090 A JP22474090 A JP 22474090A JP 3052355 B2 JP3052355 B2 JP 3052355B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- time constant
- pixel
- crystal display
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は液晶表示装置に係わり、特にアクティブマト
リクス型の装置に関する。The present invention relates to a liquid crystal display device, and more particularly to an active matrix type device.
(従来の技術) 従来のアクティブマトリクス型の液晶表示装置とし
て、「日経エレクトロニクス1984年9月10日号、p.211
−240」に掲載されたものがある。この装置の等価回路
を第2図に示す。信号線X1,X2,…,Xmが列方向に、走査
線Y1,Y2,…,Ynが行方向にそれぞれ複数本配線されてい
る。この信号線Xと走査線Yとの交点には、薄膜トラン
ジスタ(以下、TFTと称する)がマトリクス状に配置さ
れており、図中では行方向にTFT31,…,3mが設けられて
いる。そしてゲートが走査線Yに、ソースが信号線Xに
接続され、ドレインは画素電極41に接続されている。ま
た各々の対向電極42には、共通電位VCOMが印加されてい
る。走査線Yは、選択パルス信号VGをTFTのソースに印
加して選択的に駆動し、信号線Xは駆動されたTFTのソ
ースに映像信号VIDを入力する。(Conventional technology) As a conventional active matrix type liquid crystal display device, "Nikkei Electronics, September 10, 1984, p.211
−240 ”. FIG. 2 shows an equivalent circuit of this device. , Xm are arranged in the column direction, and a plurality of scanning lines Y1, Y2, ..., Yn are arranged in the row direction. At intersections of the signal lines X and the scanning lines Y, thin film transistors (hereinafter, referred to as TFTs) are arranged in a matrix, and TFTs 31,..., 3m are provided in a row direction in the drawing. The gate is connected to the scanning line Y, the source is connected to the signal line X, and the drain is connected to the pixel electrode 41. Further, a common potential VCOM is applied to each counter electrode 42. Scan line Y selectively drives the selection pulse signal V G is applied to the source of TFT, the signal line X inputs the video signal V ID to the source of the driven TFT.
ここで各信号のタイミングチャートは、第3図のよう
である。二点鎖線で示された選択パルス信号VGは、一水
平走査期間において時間T1の間ハイレベルとなり、残り
の時間T2の間ロウレベルになる。点線で示された映像信
号VIDは、液晶を交流駆動する必要上、第1フィールド
及び第2フィールドから成る1フレームを周期として極
性が反転する。Here, the timing chart of each signal is as shown in FIG. Selection pulse signal V G shown by a two-dot chain line, be between the high-level time T1 in one horizontal scanning period, the low level during the remaining time T2. Video signal V ID indicated by dotted lines, on necessary to AC drive the liquid crystal, the polarity is reversed one frame consisting of first and second fields as a periodic.
選択パルス信号VGがハイレベルになると、TFTが導通
して映像信号VIDが入力され、画素電極41を介して一画
素分の液晶に印加される。これにより、画素電極41の電
圧Vpは第4図の実線に示されるように、映像信号VIDと
等しい電位になる。この後、選択パルス信号VGがロウレ
ベルになるとTFTがオフし、一画素分の液晶が持つ容量
CPに応じて蓄積される。TFTがオフした瞬間に、TFTの
ゲート・ドレイン間に存在する寄生容量が原因となっ
て、オフセット電圧ΔVだけ降下する。共通電位V
COMは、一点鎖線で示されたように第1フィールドと第
2フィールドとで液晶に保持される電荷が等しくなるよ
うに設定される。When the selection pulse signal V G becomes a high level, TFT is input video signal V ID conducting, is applied to the liquid crystal for one pixel through the pixel electrode 41. Thus, as the voltage V p of the pixel electrode 41 shown in solid line in FIG. 4, the same potential as the video signal V ID. Thereafter, TFT is turned off when the selection pulse signal V G to the low level, is accumulated according to the capacitance CP with the liquid crystal of one pixel. At the moment when the TFT is turned off, the voltage drops by the offset voltage ΔV due to the parasitic capacitance existing between the gate and the drain of the TFT. Common potential V
COM is set so that the charges held in the liquid crystal are equal between the first field and the second field, as indicated by the alternate long and short dash line.
(発明が解決しようとする課題) しかし従来の液晶表示装置には、走査線Yの入力側
(第2図中左側)と出力側(図中右側)とで画面の明る
さが異なるという問題があった。走査線Yには抵抗Rsと
容量Csが寄生し、時定数Rs・Csが存在する。この時定数
Rs・Csの影響により、選択パルス信号VGの波形が走査線
Yの入力側と出力側とで異なってくる。第4図のよう
に、出力側での選択パルス信号VG1は、時定数Rs・Csに
よって波形がなまり、立ち下がるときのエッジがだれ
る。この影響で、選択パルス信号VGmが立ち下がって、T
FT4mがオフする際にソース・ドレイン間の容量結合によ
り生ずるシフト電圧ΔVmは、入力側のシフト電圧ΔV1よ
りも小さい。これは、TFT4mがオフする途中で、電圧が
降下しようとするのを打ち消す電流iがソース・ドレイ
ン間に流れるためである。この結果、画素電極に印加さ
れる電圧Vpは、入力側(Vp1)と出力側(Vpm)とで異な
り、各画素毎の液晶に保持される映像信号VIDも異なる
ため、画面の明るさの違いとなって現れることになる。
そして電流iの大きさはTFTのオン時のインピーダンス
に依存し、多結晶シリコンから成るTFTのようにインピ
ーダンスが小さいと、この現象は顕著に現れる。(Problems to be Solved by the Invention) However, the conventional liquid crystal display device has a problem that the screen brightness is different between the input side (left side in FIG. 2) and the output side (right side in FIG. 2) of the scanning line Y. there were. A resistance Rs and a capacitance Cs are parasitic on the scanning line Y, and a time constant Rs · Cs exists. This time constant
The influence of the rs · Cs, the waveform of the selection pulse signal V G becomes different between the output side and the input side of the scanning lines Y. As FIG. 4, the selection pulse signal V G1 of the output side when rounding the waveform by a constant Rs · Cs, languish edge when falling. Due to this effect, the selection pulse signal V Gm falls and T
Shift voltage [Delta] V m caused by capacitive coupling between the source and drain when FT4m is turned off is smaller than the shift voltage [Delta] V 1 on the input side. This is because a current i flows between the source and the drain to cancel the voltage drop while the TFT 4m is turned off. As a result, the voltage V p applied to the pixel electrode differs between the input side (V p1 ) and the output side (V pm ), and the video signal V ID held in the liquid crystal of each pixel also differs. It will appear as a difference in brightness.
The magnitude of the current i depends on the impedance of the TFT when the TFT is turned on. If the impedance is small as in the case of a TFT made of polycrystalline silicon, this phenomenon appears remarkably.
本発明は上記事情に鑑み、走査線の入力側と出力側と
で画面の輝度に相違が生じるのを防止し得る液晶表示装
置を提供することを目的とする。The present invention has been made in view of the above circumstances, and has as its object to provide a liquid crystal display device capable of preventing a difference in screen luminance between an input side and an output side of a scanning line.
(課題を解決するための手段) 本発明の液晶表示装置は、一対の基板間に液晶が挟持
されてなり、前記一対の基板の一方の基板上には複数の
走査線と、前記複数の走査線に交差するように形成され
た複数の信号線と、前記各走査線及び信号線に接続され
た薄膜トランジスタと、前記薄膜トランジスタに接続さ
れた画素電極とを有する装置であって、前記走査線の1
本当たりに存在する配線抵抗Rsと配線容量Csとで表され
る時定数Rs・Csは、前記薄膜トランジスタの導通時にお
ける抵抗Rpと前記液晶の一画素分の容量Cpとで表される
画素の書き込み時定数Rp・Cpよりも小さいことを特徴と
する。(Means for Solving the Problems) In a liquid crystal display device of the present invention, liquid crystal is sandwiched between a pair of substrates, and a plurality of scanning lines and a plurality of scanning lines are provided on one of the pair of substrates. A plurality of signal lines formed so as to intersect lines, a thin film transistor connected to each of the scanning lines and the signal lines, and a pixel electrode connected to the thin film transistor, wherein one of the scanning lines
A time constant Rs · Cs represented by the wiring resistance Rs and the wiring capacitance Cs present per unit is a pixel writing represented by the resistance Rp and the capacitance Cp for one pixel of the liquid crystal when the thin film transistor is conducting. It is characterized by being smaller than the time constant Rp · Cp.
また走査線の時定数Rs・Csと画素の書き込み時定数Rp
・Cpとを加算した値である書き込み動作に要する時間Rs
・Cs+Rp・Cpは、走査線を一本選択する際に必要な選択
期間Tよりも短いのが好ましい。Also, the time constant Rs · Cs of the scanning line and the writing time constant Rp of the pixel
・ Time Rs required for write operation, which is the value obtained by adding Cp
Cs + Rp · Cp is preferably shorter than the selection period T required for selecting one scanning line.
(作 用) TFTがオフする瞬間に生じるシフト電圧の大きさは、
走査線の時定数Rs・Csの影響により走査線の入力側と出
力側とで変化するが、この時定数Rs・Csが画素の書き込
み時定数Rp・Cpよりも小さくなるようにすることで、変
化する割合が減少し、画面の左右で輝度むらが生じるの
が抑制される。(Operation) The magnitude of the shift voltage generated at the moment when the TFT is turned off is
Due to the influence of the scanning line time constant RsCs, it changes between the input side and the output side of the scanning line.By making this time constant RsCs smaller than the pixel writing time constant RpCp, The rate of change is reduced, and the occurrence of uneven brightness on the left and right sides of the screen is suppressed.
また、映像信号の書き込みに用する時間Rs・Cs+Rp・
Cpが選択期間Tよりも短くなるようにすることで、より
確実な書き込みが可能となる。Also, the time Rs · Cs + Rp ·
By making Cp shorter than the selection period T, more reliable writing becomes possible.
(実施例) 以下、本発明の一実施例について図面を参照して説明
する。本実施例による液晶表示装置は、一本の走査線に
存在する時定数Rs・Csが、TFTの導通時における抵抗Rp
と液晶の一画素分の容量Cpとで表される画素の書き込み
時定数Rp・Cpよりも小さい点に特徴がある。Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the liquid crystal display device according to the present embodiment, the time constant RsCs existing in one scanning line is the resistance Rp when the TFT is conducting.
It is characterized in that it is smaller than the writing time constant Rp · Cp of the pixel represented by the following formula and the capacitance Cp for one pixel of the liquid crystal.
第1図に、走査線の時定数Rs・Csと書き込み時定数Rp
・Cpとの比率Rs・Cs/Rp・Cpと、走査線の入力側のシフ
ト電圧ΔV1と出力側のシフト電圧ΔVmと差の大きさを示
す値(ΔV1−ΔVm)/ΔV1との相関関係を第1図に示
す。時定数の比率Rs・Cs/Rp・Cpが1以上になると、ΔV
1−ΔVmの値が飛躍的に大きくなっていることがわか
る。これより、走査線の時定数Rs・Csが書き込み時定数
Rp・Cpよりも小さくなるように設定することで、出力側
のシフト電圧ΔVmと入力側のシフト電圧ΔV1との差を小
さくすることができる。このような時定数を持つように
走査線を形成することで、画素電極の電位Vpが入力側
(Vp1)と出力側(Vpm)とで変化する割合が小さくな
り、画面の輝度むらが抑制される。FIG. 1 shows the time constant Rs · Cs of the scanning line and the write time constant Rp.
A value (ΔV 1 −ΔV m ) / ΔV 1 indicating a ratio Rs · Cs / Rp · Cp to Cp and a difference between the shift voltage ΔV 1 on the input side of the scanning line and the shift voltage ΔV m on the output side. Is shown in FIG. When the time constant ratio Rs ・ Cs / Rp ・ Cp becomes 1 or more, ΔV
It can be seen that the value of 1 −ΔV m has increased dramatically. From this, the scan line time constant Rs / Cs becomes the write time constant.
By setting to be smaller than rp · Cp, it is possible to reduce the difference between the shift voltage [Delta] V m on the output side and the shift voltage [Delta] V 1 on the input side. Such time by forming the scan line to have a constant ratio of voltage V p of the pixel electrode changes out with the input side (V p1) and an output side (V pm) decreases, uneven brightness of the screen Is suppressed.
一般に、液晶表示装置で大容量化を実現するために
は、TFTを高速に動作させる必要があるため、TFTの伝達
特性を向上させるプロセスが用いられる。上述したよう
に、TFTの導通時の抵抗Rpが小さいほど走査線の入力側
と出力側のシフト電圧ΔVが大きく異なってくる。この
ような問題に対し本実施例によれば、走査線の寄生抵抗
Rsや寄生容量Csがより小さくなるように設定すること
で、シフト電圧ΔVに大きな差が生じないようにするこ
とができ、高速動作のTFTを用いた場合にも輝度むらの
ない画面を得ることができる。これにより、大容量かつ
高画質の液晶表示装置の実現が可能である。Generally, in order to realize a large capacity in a liquid crystal display device, it is necessary to operate a TFT at a high speed. Therefore, a process for improving a transfer characteristic of the TFT is used. As described above, the shift voltage ΔV between the input side and the output side of the scanning line is significantly different as the resistance Rp when the TFT is conductive is smaller. According to this embodiment, the parasitic resistance of the scanning line
By setting Rs and parasitic capacitance Cs to be smaller, it is possible to prevent a large difference in the shift voltage ΔV, and to obtain a screen without uneven brightness even when a high-speed TFT is used. Can be. Thus, a large-capacity and high-quality liquid crystal display device can be realized.
また、走査線の時定数Rs・Csと書き込み時定数Rp・Cp
とを加算した値Rs・Cs+Rp・Cpが、一本の走査線を選択
する期間、即ち1水平走査選択期間よりも小さくなるよ
うに設定することで、一本の走査線にゲートが接続され
た全てのTFTによって、各々の画素への確実に映像信号V
IDを書き込むことが可能となる。Also, the scanning line time constant Rs and Cs and the writing time constant Rp and Cp
Is set to be smaller than the period for selecting one scanning line, that is, one horizontal scanning selection period, so that the gate is connected to one scanning line. All TFTs ensure that the video signal V
It becomes possible to write the ID .
以上説明したように本発明の液晶表示装置によれば、
走査線の時定数Rs・Csが、TFTの導通時の抵抗Rpと液晶
の一画素分の容量Cpとで表される画素の書き込み時定数
Rp・Cpよりも小さいため、TFTがオフするとき画素電極
電位に生ずるシフト電圧が走査線の出力側と入力側とで
変化する割合が小さくなり、画面の輝度むらが抑制され
て、高画質化が達成される。As described above, according to the liquid crystal display device of the present invention,
The time constant RsCs of the scanning line is the writing time constant of the pixel represented by the resistance Rp when the TFT is conducting and the capacitance Cp for one pixel of the liquid crystal
Since it is smaller than Rp / Cp, the rate at which the shift voltage generated in the pixel electrode potential changes between the output side and the input side of the scanning line when the TFT is turned off is reduced, suppressing unevenness in screen brightness and improving image quality. Is achieved.
第1図は本発明の一実施例による液晶表示装置における
時定数比Rs・Cs/Rp・Cpの設定を説明するための電圧比
(ΔV1−ΔVm)/ΔV1との関係を示すグラフ、第2図は
本発明の適用が可能な液晶表示装置の等価回路を示す回
路図、第3図は同装置の駆動信号の波形を示すタイミン
グチャート、第4図は同装置の走査線における入力側と
出力側とで生じるシフト電圧ΔVの変化を示すタイミン
グチャートである。 Y1……走査線、X1〜Xm……信号線、31〜3m……TFT、41
……画素電極、42……対向電極、Cp……液晶の容量、Δ
V1,ΔVm……シフト電圧、VID……共通電位、Vp,Vp1,Vpm
……画素電位、VG,VG1,VGm……選択パルス信号、Rs……
配線抵抗、Cs……配線容量。FIG. 1 is a graph showing a relationship between a voltage ratio (ΔV 1 −ΔV m ) / ΔV 1 for explaining setting of a time constant ratio Rs · Cs / Rp · Cp in a liquid crystal display device according to an embodiment of the present invention. FIG. 2 is a circuit diagram showing an equivalent circuit of a liquid crystal display device to which the present invention can be applied, FIG. 3 is a timing chart showing waveforms of drive signals of the device, and FIG. 6 is a timing chart showing a change in a shift voltage ΔV generated between the output side and the output side. Y1 scanning line, X1 to Xm signal line, 31 to 3m TFT, 41
…… Pixel electrode, 42 …… Counter electrode, Cp …… Capacity of liquid crystal, Δ
V 1 , ΔV m ... shift voltage, V ID ... common potential, V p , V p1 , V pm
…… Pixel potential, V G , V G1 , V Gm …… Selection pulse signal, Rs ……
Wiring resistance, Cs: Wiring capacitance.
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 G02F 1/133 G09F 9/30 G09G 3/36 Continued on the front page (58) Fields investigated (Int.Cl. 7 , DB name) G02F 1/1362 G02F 1/1343 G02F 1/133 G09F 9/30 G09G 3/36
Claims (2)
記一対の基板の一方の基板上には複数の走査線と、前記
複数の走査線に交差するように形成された複数の信号線
と、前記各走査線及び信号線に接続された薄膜トランジ
スタと、前記薄膜トランジスタに接続された画素電極と
を有する液晶表示装置において、 前記走査線の1本当たりに存在する配線抵抗Rsと配線容
量Csとで表される時定数Rs・Csは、前記薄膜トランジス
タの導通時における抵抗Rpと前記液晶の一画素分の容量
Cpとで表される画素の書き込み時定数Rp・Cpよりも小さ
いことを特徴とする液晶表示装置。A liquid crystal is sandwiched between a pair of substrates, and a plurality of scanning lines and a plurality of signals formed so as to intersect the plurality of scanning lines on one of the pair of substrates. Line, a thin film transistor connected to each of the scanning lines and the signal line, and a pixel electrode connected to the thin film transistor, wherein a wiring resistance Rs and a wiring capacitance Cs existing per one of the scanning lines are provided. Is the resistance Rp when the thin film transistor is conducting and the capacitance of one pixel of the liquid crystal.
A liquid crystal display device characterized by being smaller than a pixel writing time constant Rp · Cp represented by Cp.
き込み時定数Rp・Cpとを加算した値である書き込み動作
に要する時間Rs・Cs+Rp・Cpは、前記走査線を一本選択
する際に必要な選択期間Tよりも短いことを特徴とする
請求項1記載の液晶表示装置。2. The time required for a write operation, Rs · Cs + Rp · Cp, which is a value obtained by adding the time constant Rs · Cs of the scan line and the write time constant Rp · Cp of the pixel, selects one of the scan lines. 2. The liquid crystal display device according to claim 1, wherein the selection period is shorter than a selection period T required for the operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22474090A JP3052355B2 (en) | 1990-08-27 | 1990-08-27 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22474090A JP3052355B2 (en) | 1990-08-27 | 1990-08-27 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04106531A JPH04106531A (en) | 1992-04-08 |
JP3052355B2 true JP3052355B2 (en) | 2000-06-12 |
Family
ID=16818499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22474090A Expired - Lifetime JP3052355B2 (en) | 1990-08-27 | 1990-08-27 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3052355B2 (en) |
-
1990
- 1990-08-27 JP JP22474090A patent/JP3052355B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04106531A (en) | 1992-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6075505A (en) | Active matrix liquid crystal display | |
US7696974B2 (en) | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register | |
US7705822B2 (en) | Liquid crystal display | |
JP3406508B2 (en) | Display device and display method | |
US7864150B2 (en) | Driving method for a liquid crystal display | |
JPH0334077B2 (en) | ||
JPH05224629A (en) | Driving circuit for active matrix display device | |
JP3063670B2 (en) | Matrix display device | |
JPH10253987A (en) | Liquid crystal display device | |
JP3304706B2 (en) | Active matrix display device | |
JPH10111490A (en) | Driving method for liquid crystal display device | |
JPH1130789A (en) | Liquid crystal display device | |
JPH06265939A (en) | Liquid crystal display device | |
JP2002099256A (en) | Planar display device | |
JP3052355B2 (en) | Liquid crystal display | |
JP3193462B2 (en) | Driving method of active matrix type thin film transistor liquid crystal panel | |
JPH10161084A (en) | Liquid crystal display device and driving method therefor | |
JP3297334B2 (en) | Liquid crystal display | |
JP3000637B2 (en) | Driving method of liquid crystal display device | |
JPH02298915A (en) | Liquid crystal display device | |
JP3103161B2 (en) | Liquid crystal display | |
JP3297335B2 (en) | Liquid crystal display | |
JPH06250606A (en) | Tft type liquid crystal display device | |
JPS63172193A (en) | Driving of active matrix type display device | |
JP3876803B2 (en) | ELECTRO-OPTICAL DEVICE, ITS DRIVING METHOD, DRIVE CIRCUIT, AND ELECTRONIC DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080407 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |