JP3103161B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3103161B2
JP3103161B2 JP03277633A JP27763391A JP3103161B2 JP 3103161 B2 JP3103161 B2 JP 3103161B2 JP 03277633 A JP03277633 A JP 03277633A JP 27763391 A JP27763391 A JP 27763391A JP 3103161 B2 JP3103161 B2 JP 3103161B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
voltage
pulse
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03277633A
Other languages
Japanese (ja)
Other versions
JPH05122639A (en
Inventor
道哉 小林
陽一 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03277633A priority Critical patent/JP3103161B2/en
Publication of JPH05122639A publication Critical patent/JPH05122639A/en
Application granted granted Critical
Publication of JP3103161B2 publication Critical patent/JP3103161B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタ(TF
T)よりなるスイッチング素子を用いたアクティブマト
リックス型液晶表示装置に関する。
The present invention relates to a thin film transistor (TF)
The present invention relates to an active matrix type liquid crystal display device using a switching element comprising T).

【0002】[0002]

【従来の技術】液晶表示装置は、テレビやグラフィック
ディスプレイなどの表示素子として盛んに用いられてい
る。
2. Description of the Related Art Liquid crystal display devices are widely used as display elements for televisions and graphic displays.

【0003】そのなかでも、特にアクティブマトリック
ス型液晶表示装置は、高速応答性に優れ、高画素数化に
適しており、ディスプレイ画面の高画質化、大型化、カ
ラー画面化等を実現するものとして期待され、研究開発
が進められて既に実用に供されているものもある。
[0003] Among them, an active matrix type liquid crystal display device is particularly excellent in high-speed response and suitable for increasing the number of pixels, and realizes high image quality, large size, and color screen of a display screen. Some are expected, research and development has been advanced, and some are already in practical use.

【0004】このアクティブマトリックス型液晶表示装
置の表示素子部分は、薄膜トランジスタのような能動素
子からなるスイッチング素子と画素電極とが配設された
アクティブ素子基板と、これに対向して配置される対向
電極が配設された対向基板と、これら 2枚の基板間に挟
持される液晶組成物と、 2枚の基板各々に貼設される偏
光板とでその主要部が構成されている。
[0004] The display element portion of this active matrix type liquid crystal display device includes an active element substrate on which a switching element composed of an active element such as a thin film transistor and a pixel electrode are disposed, and a counter electrode disposed opposite thereto. The main part is composed of a counter substrate on which is disposed, a liquid crystal composition sandwiched between these two substrates, and a polarizing plate attached to each of the two substrates.

【0005】アクティブ素子基板はガラス板やプラスチ
ックフィルムなどの透明絶縁基板上に走査線と信号線と
を直交するように設け、その走査線と信号線との交差部
ごとにそれぞれスイッチング素子および画素電極を配設
したものである。
An active element substrate is provided on a transparent insulating substrate such as a glass plate or a plastic film so that scanning lines and signal lines are orthogonal to each other, and a switching element and a pixel electrode are provided at each intersection of the scanning lines and signal lines. Is arranged.

【0006】このスイッチング素子によって各画素の駆
動制御が分散的に行なわれ、また液晶印加電圧のばらつ
きも大幅に少なくなるので、画素の高速駆動が可能とな
り、また高画素数化や大面積化が可能となる。
[0006] Since the driving control of each pixel is performed in a decentralized manner by the switching element, and the variation in the voltage applied to the liquid crystal is greatly reduced, the pixel can be driven at high speed, and the number of pixels and the area can be increased. It becomes possible.

【0007】スイッチング素子としては通常、その使用
目的に合致した急峻なオン・オフ特性を有する薄膜トラ
ンジスタ(Thin Film Transisto
r、以下TFTと略称)が用いられる。TFTは薄膜I
C技術を用いて形成された絶縁ゲート型の電界効果トラ
ンジスタの一種である。
As a switching element, a thin film transistor (Thin Film Transistor) having a steep on / off characteristic suitable for the intended use is usually used.
r, hereinafter abbreviated as TFT). TFT is thin film I
This is a kind of an insulated gate field effect transistor formed by using the C technology.

【0008】図5は従来のアクティブマトリックス型液
晶表示装置の表示素子部分(一画素分)の等価回路図で
ある。これは、ゲート(G)が走査線501に、ドレイ
ン(D)が信号線502に、ソース(S)が画素電極5
03に接続されるn型のTFTスイッチング素子504
を用いた場合を示している。
FIG. 5 is an equivalent circuit diagram of a display element portion (for one pixel) of a conventional active matrix type liquid crystal display device. This is because the gate (G) is on the scanning line 501, the drain (D) is on the signal line 502, and the source (S) is on the pixel electrode 5.
03 n-type TFT switching element 504 connected to
Is used.

【0009】また画素電極503の一つ一つは対向電極
505との間で液晶を介して個別の液晶セル506より
なる画素を形成している。この液晶セル506は等価回
路として静電容量CLCで示すことができる。
Further, each of the pixel electrodes 503 forms a pixel composed of an individual liquid crystal cell 506 with a counter electrode 505 via a liquid crystal. The liquid crystal cell 506 can be represented by an electrostatic capacitance CLC as an equivalent circuit.

【0010】そして液晶セル506に対して並列に電荷
保持用の補助容量CS 509が接続されている。即ちこ
の補助容量CS 509の一端507は液晶セル506の
画素電極503に、他端508は補助容量電圧線513
に接続されている。この補助容量CS 509は、一旦T
FTスイッチング素子504のソース出力電圧パルスが
印加された後その電圧を保持し、次のフレーム走査時ま
での間、接続された液晶セル506に対して一定の電圧
を印加し液晶を励起し続ける。
An auxiliary capacitance C S 509 for holding a charge is connected in parallel with the liquid crystal cell 506. That one end 507 pixel electrode 503 of the liquid crystal cell 506 of the auxiliary capacitance C S 509, the other end 508 is an auxiliary capacitor voltage line 513
It is connected to the. This auxiliary capacitance C s 509 is
After the source output voltage pulse of the FT switching element 504 is applied, the voltage is maintained, and a constant voltage is applied to the connected liquid crystal cell 506 to continuously excite the liquid crystal until the next frame scanning.

【0011】図6は従来の液晶表示装置に投入される各
種パルスを示す波形図である。
FIG. 6 is a waveform diagram showing various pulses applied to a conventional liquid crystal display device.

【0012】図6(b)に示す映像信号パルスVX がド
レインに印加されているときに、図6(a)に示すよう
な 1水平線走査期間(例えばNTSC規格のテレビジョ
ン表示画像では約63.5μs)の周期で走査パルスVY
ゲートに印加されると、ドレインとソースとの間に電流
が流れ、ソースに接続された画素電極503に電圧が印
加されて、液晶セル506の電位は図6(c)に示すよ
うな電位VS となる。このとき補助容量CS 509の画
素電極側の一端507の電位も同じようにこの電位VS
となる。
[0012] Figure 6 when the video signal pulse V X is applied to the drain shown in (b), about 63.5 in one horizontal line scan period (e.g., NTSC standard for television display image as shown in FIG. 6 (a) When the scanning pulse VY is applied to the gate at a period of (μs), a current flows between the drain and the source, a voltage is applied to the pixel electrode 503 connected to the source, and the potential of the liquid crystal cell 506 becomes The potential V S becomes as shown in FIG. At this time the auxiliary capacitor C S 509 pixel electrode side potential same as the potential V S at one end 507 of the
Becomes

【0013】そして該当液晶セルの画素電極503に印
加される電圧VS とその対向電極505に対向電極電圧
印加部512から印加される電圧とが重畳して液晶に印
加されて、液晶が駆動される。
Then, the voltage V S applied to the pixel electrode 503 of the liquid crystal cell and the voltage applied from the counter electrode voltage application section 512 to the counter electrode 505 are superimposed and applied to the liquid crystal to drive the liquid crystal. You.

【0014】しかしながら、上記のようなTFTスイッ
チング素子504のゲートとソースとの間には浮遊容量
GS510が存在している。これに起因して、走査パル
スVY の走査周期TF ごとの図6(a)に示すような波
形の急峻な立ち下がりの際に、そのTFTスイッチング
素子504のソース出力電圧に図6(c)に示すような
レベルシフトΔV1 が発生する。
However, the stray capacitance C GS 510 exists between the gate and the source of the TFT switching element 504 as described above. Due to this, when the waveform suddenly falls as shown in FIG. 6A for each scanning cycle T F of the scanning pulse V Y , the source output voltage of the TFT switching element 504 changes to the level shown in FIG. ) Occurs as shown in FIG.

【0015】このレベルシフトΔV1 は、ソース出力電
圧を急峻に変動させ、またソース出力電圧の中央値を映
像信号パルスVX の極性にかかわらず常に下方(低電位
方向)へとシフトさせている。
[0015] The level shift ΔV1 is shifted to the steeply varying the source output voltage, also always lower despite a central value of the source output voltage to the polarity of the video signal pulse V X (low potential direction).

【0016】このΔV1 は、走査パルス電圧VY の振幅
をdVY 、補助容量CS をCS [F]、液晶セルの静電
容量をCLC[F]、浮遊容量CGSをCGS[F]とすると
以下に示す式で表すことができる。即ち、 ΔV1 =dVY ×[CGS/(CGS+CLC+CS )] この式によれば、レベルシフトΔV1 を 0にして表示画
面のフリッカを抑えるためには、CGSを消失させるか、
あるいはdVY を0 にしなければならない。しかしこの
GSはTFTスイッチング素子の構造上不可避的に存在
しており、実質的にはこれ自体を消失させることは不可
能である。また、走査パルス電圧の振幅dVY を常に0
にすることができないことは明らかである。
The ΔV1 is such that the amplitude of the scanning pulse voltage V Y is dV Y , the auxiliary capacitance C S is C S [F], the capacitance of the liquid crystal cell is C LC [F], and the floating capacitance C GS is C GS [ F], it can be represented by the following equation. That is, ΔV 1 = dV Y × [C GS / (C GS + C LC + C S )] According to this equation, in order to set the level shift ΔV 1 to 0 and suppress flicker on the display screen, it is necessary to erase C GS or
Alternatively, dV Y must be set to 0. However, this CGS is inevitably present in the structure of the TFT switching element, and it is virtually impossible to eliminate itself. In addition, the amplitude dV Y of the scanning pulse voltage is always 0.
Obviously you can't.

【0017】そこで、従来の液晶表示装置では、液晶表
示素子の対向電極505に直流のバイアス電圧を印加す
ることでレベルシフト分の電圧を補償し、ソース出力電
圧の低下により低下した液晶印加電圧の中央値を引き上
げるという方法が既に知られている。
Therefore, in the conventional liquid crystal display device, a DC bias voltage is applied to the counter electrode 505 of the liquid crystal display element to compensate for the voltage corresponding to the level shift, and the voltage of the liquid crystal applied voltage reduced by the decrease in the source output voltage is reduced. The method of raising the median is already known.

【0018】しかしながら、液晶セルの静電容量CLC
液晶印加電圧によって変化するので、上述の式から明ら
かなようにΔV1 はこの静電容量CLCの変化に伴なって
変化する。各画素ごとに異なる電圧が印加される液晶表
示装置は各画素ごとにその引き上げる電圧値が異なって
いるために、液晶印加電圧の中央値を引き上げようとし
ても全画素にわたって完全にこれを行なうことは不可能
である。従って従来の液晶表示装置においては、その液
晶印加電圧の平均値をとり、その中央値を引き上げるこ
とで近似的にしかレベルシフト分の電圧を補償すること
ができない。この結果、画素によってはフリッカや表示
むらが残ってしまうという問題や液晶に直流電圧が印加
される状態となることから液晶の劣化や表示の焼き付き
という問題があった。
However, since the capacitance C LC of the liquid crystal cell changes depending on the voltage applied to the liquid crystal, ΔV 1 changes with the change of the capacitance C LC as is apparent from the above equation. In a liquid crystal display device in which a different voltage is applied to each pixel, the voltage value to be raised is different for each pixel. Impossible. Therefore, in the conventional liquid crystal display device, the voltage of the level shift can be compensated only approximately by taking the average value of the liquid crystal applied voltage and raising the median value. As a result, there is a problem that flicker and display unevenness remain depending on a pixel, and a problem that a DC voltage is applied to the liquid crystal, which causes deterioration of the liquid crystal and burn-in of the display.

【0019】また、上記のΔV1 自体を減少させようと
する手段として、走査線ドライバ回路の出力ラインに遅
延回路などを配設して、走査パルスVY の立ち下がりの
際、即ちTFT504のゲート入力電圧パルスをオフに
する際に、これを方形パルス状に急峻に立ち下げるので
はなく徐々に減少させてオフにすることでΔV1 を抑え
るという手段が既に知られている。
Further, as a means to try to reduce the above ΔV1 itself, by disposing the like delay circuit to the output line of the scanning line driver circuit, when the fall of the scanning pulse V Y, i.e. the gate input of TFT504 When turning off the voltage pulse, there is already known means for suppressing ΔV1 by turning off the voltage pulse, instead of sharply dropping it into a square pulse, and turning it off.

【0020】しかしながら、このように走査線ドライバ
回路の出力ラインに遅延回路を配設する手段において
は、スイッチング速度自体を低下させてしまうという問
題や、わざわざ煩雑な遅延回路を装置に付加せねばなら
ず装置およびその製造工程を煩雑化してしまうととも
に、製造歩留まりの低下やそれに伴なう製造コストが上
昇してしまうという問題があった。
However, in the means for disposing the delay circuit on the output line of the scanning line driver circuit as described above, it is necessary to add a problem that the switching speed itself is reduced and a complicated delay circuit is added to the device. However, there are problems that the apparatus and its manufacturing process are complicated, the manufacturing yield is reduced, and the manufacturing cost is increased accordingly.

【0021】[0021]

【発明が解決しようとする課題】このように、従来の液
晶表示装置においては、TFTスイッチング素子の浮遊
容量に起因するソース出力電圧のレベルシフトにより、
表示画面にフリッカや表示むらや表示の焼き付きが発生
するという問題があった。しかも、それに対する既知の
解決手段においても、レベルシフトΔV1 は近似的にし
か補償されず、また液晶の劣化を早くさせてしまうとい
う問題があった。
As described above, in the conventional liquid crystal display device, the level shift of the source output voltage caused by the stray capacitance of the TFT switching element causes a problem.
There has been a problem that flicker, display unevenness, and display burn-in occur on the display screen. Moreover, even in the known solution to this, there is a problem that the level shift .DELTA.V1 is only approximately compensated, and the deterioration of the liquid crystal is accelerated.

【0022】さらに、レベルシフトΔV1 自体を減少さ
せようとする手段においても、スイッチング速度自体を
低下させてしまうという問題や、煩雑な遅延回路を装置
に付加せねばならず装置およびその製造工程を煩雑化し
てしまうとともに、製造歩留まりの低下やそれに伴なう
製造コストが上昇してしまうという問題があった。
Further, in the means for reducing the level shift ΔV1 itself, there is a problem that the switching speed itself is reduced, and a complicated delay circuit must be added to the device, which complicates the device and its manufacturing process. However, there is a problem that the production yield is reduced and the production cost is increased accordingly.

【0023】本発明はこのような問題を解決するために
成されたもので、その目的とするところは、TFTスイ
ッチング素子の出力電圧のレベルシフトにより発生する
表示画面のフリッカの問題を解消して、安定した高品位
な画像表示を実現することができ、しかも構造が簡易で
製造コストの低廉な液晶表示装置を提供することにあ
る。
The present invention has been made to solve such a problem, and an object of the present invention is to solve the problem of flicker on a display screen caused by a level shift of an output voltage of a TFT switching element. Another object of the present invention is to provide a liquid crystal display device which can realize stable and high-quality image display, has a simple structure, and has a low manufacturing cost.

【0024】[0024]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の液晶表示装置は、走査線と前記走査線に
交差するように配設された信号線と前記走査線および前
記信号線に接続されるトランジスタよりなるスイッチン
グ素子とが配設されたアクティブマトリックス型液晶表
示素子と、出力バッファを有し走査パルスを前記出力バ
ッファおよび前記走査線を介して前記スイッチング素子
に印加する走査線駆動回路と、前記信号線に信号パルス
を印加する信号線駆動回路とを有する液晶表示装置にお
いて、前記出力バッファが最終出力段に、前記走査パル
スの後縁を緩慢な立ち下がりにする定電流源負荷型イン
バータを具備することを特徴としている。
In order to solve the above-mentioned problems, a liquid crystal display device according to the present invention comprises a scanning line, a signal line disposed so as to intersect the scanning line, the scanning line and the signal line. An active matrix type liquid crystal display element provided with a switching element composed of a transistor connected to a line, and a scanning line having an output buffer and applying a scanning pulse to the switching element via the output buffer and the scanning line In a liquid crystal display device having a drive circuit and a signal line drive circuit for applying a signal pulse to the signal line, the output buffer is provided at a final output stage to cause a trailing edge of the scan pulse to fall slowly. It is characterized by having a load type inverter.

【0025】なお、前記の走査線駆動回路は、前記の走
査線、信号線、スイッチング素子とともに液晶表示素子
内の同一の基板上に設置されていてもよい。
The scanning line driving circuit may be provided on the same substrate in the liquid crystal display device together with the scanning lines, signal lines, and switching elements.

【0026】[0026]

【作用】ゲート電圧が方形波状に急峻に立ち下がると、
TFTのドレインとソースの間は瞬時に高抵抗になる。
するとTFTにはその前段回路から電流が流れないので
電荷が流入されず、TFTおよびその後段の容量CGS
LC、CS の間で電荷は移動して再分配される。これは
液晶セルの容量CLCおよび補助容量CS に蓄積されてい
た電荷が浮遊容量CGSに移動することを意味している。
その結果、前述の関係式に示したような値のレベルシフ
トΔV1 が発生する。
[Function] When the gate voltage sharply falls in a square wave shape,
The resistance between the drain and the source of the TFT instantaneously becomes high.
Then, no electric current flows into the TFT from the previous stage circuit, so that no charge flows into the TFT, and the TFT and the capacitors C GS ,
The charge moves and is redistributed between C LC and C S. This means that the charges stored in the capacitance C LC and the auxiliary capacitance C S of the liquid crystal cell move to the floating capacitance C GS .
As a result, a level shift ΔV1 of a value as shown in the above-mentioned relational expression occurs.

【0027】そこで本発明の液晶表示装置は、その走査
線駆動回路に用いる出力バッファの最終出力段を定電流
源負荷型インバータとしている。この定電流源負荷型イ
ンバータは、走査パルスの前縁は急峻な立ち上がりと
し、かつ走査パルスの後縁は緩慢な立ち下がりとする。
即ち、液晶表示装置のスイッチング素子に印加される走
査パルスの立ち上がり時の電圧は急峻に上昇し、かつ立
ち下がり時の電圧は徐々に緩慢に降下する。
Therefore, in the liquid crystal display device of the present invention, the final output stage of the output buffer used in the scanning line driving circuit is a constant current source load type inverter. In this constant current source load type inverter, the leading edge of the scanning pulse has a steep rising, and the trailing edge of the scanning pulse has a slow falling.
That is, the voltage at the rise of the scan pulse applied to the switching element of the liquid crystal display device rises sharply, and the voltage at the fall gradually falls slowly.

【0028】このように走査パルスを時間を掛けて緩慢
に降下させることによってTFTのゲート電圧は徐々に
降下するので、このゲート電圧がTFTのしきい電圧値
以上である間に信号線自体の容量またはこれに付加され
た容量に蓄積されている電荷がこのTFTを通って浮遊
容量CGS等に供給され、ゲート電圧がTFTのしきい電
圧値以下になってTFTのドレインとソースの間が高抵
抗になってから電荷が容量CGS、CLC、CS の間で移動
して再分配される。このとき、容量CLCやCS とCGS
の間で移動する電荷の量は少なくなり、液晶印加電圧の
レベルシフトΔV1 が少なくなる。こうしてレベルシフ
トΔV1 を抑えることができる。
As described above, the gate voltage of the TFT gradually decreases by slowly lowering the scanning pulse over time. Therefore, while the gate voltage is equal to or higher than the threshold voltage of the TFT, the capacitance of the signal line itself is reduced. Alternatively, the electric charge accumulated in the capacitance added to this is supplied to the floating capacitance CGS or the like through this TFT, and the gate voltage becomes equal to or less than the threshold voltage of the TFT, so that the voltage between the drain and the source of the TFT becomes high. After the resistance, the charge moves between the capacitances C GS , C LC and C S and is redistributed. At this time, the amount of charge transferred between the capacitors C LC and C S and C GS is reduced, and the level shift ΔV1 of the liquid crystal applied voltage is reduced. Thus, the level shift ΔV1 can be suppressed.

【0029】また、前述の定電流源負荷型インバータ
は、出力バッファの最終出力段として配設されるので、
従来の出力バッファの最終出力段の構造を一部変更する
だけでよく、従来から用いられてきた走査線駆動回路の
外部に新たに遅延回路などの煩雑な回路を付加する必要
がない。したがって構造が簡易で製造コストも低廉なま
まで、上記のような液晶印加電圧のレベルシフトを抑え
ることができる。
Also, since the above-mentioned constant current source load type inverter is provided as the final output stage of the output buffer,
It is only necessary to partially change the structure of the final output stage of the conventional output buffer, and it is not necessary to newly add a complicated circuit such as a delay circuit outside the conventionally used scanning line drive circuit. Therefore, the level shift of the liquid crystal applied voltage as described above can be suppressed while the structure is simple and the manufacturing cost is low.

【0030】[0030]

【実施例】以下、本発明の液晶表示装置の一実施例を図
面に基づいて詳細に説明する。図1は本発明の液晶表示
装置の構成を簡略化して示す図、図2はその走査線駆動
回路の構成を示す回路図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the liquid crystal display device of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a simplified diagram showing the configuration of the liquid crystal display device of the present invention, and FIG. 2 is a circuit diagram showing the configuration of the scanning line driving circuit.

【0031】この液晶表示装置は、図1に示すように、
液晶表示素子1と、信号線駆動回路2と、走査線駆動回
路3とを具備している。
This liquid crystal display device, as shown in FIG.
It includes a liquid crystal display element 1, a signal line drive circuit 2, and a scan line drive circuit 3.

【0032】液晶表示素子1は、アクティブ素子基板1
01と、このアクティブ素子基板に対向するように設け
られる対向基板(図示省略)と、これら 2枚の基板間に
挟持される液晶組成物(図示省略)とを有している。
The liquid crystal display element 1 includes an active element substrate 1
01, an opposing substrate (not shown) provided so as to face the active element substrate, and a liquid crystal composition (not shown) sandwiched between these two substrates.

【0033】アクティブ素子基板101は、走査線10
3と信号線102とが直角に交差しその交差部分ごとに
走査線103および信号線102に接続されるように配
設されたpoly−Si(ポリシリコン)のn−MOS
型のTFT(薄膜トランジスタ)からなるスイッチング
素子105と、このスイッチング素子105によって液
晶セル106への印加電圧を制御されるようにこのスイ
ッチング素子105に接続された液晶セル106の画素
電極111および補助容量107と、この補助容量10
7に接続される補助容量共通線108とが配設されてお
り、これらスイッチング素子105および液晶セル10
6などの画像を表示する部分109は既存の一般的な液
晶表示パネルと同様の構造を有している。
The active element substrate 101 has the scanning lines 10
3 and the signal line 102 intersect at right angles, and a poly-Si (polysilicon) n-MOS disposed so as to be connected to the scanning line 103 and the signal line 102 at each intersection.
Switching element 105 composed of a TFT of a type (thin film transistor), and a pixel electrode 111 and an auxiliary capacitor 107 of a liquid crystal cell 106 connected to the switching element 105 so that a voltage applied to the liquid crystal cell 106 is controlled by the switching element 105. And this auxiliary capacity 10
And a storage capacitor common line 108 connected to the switching element 105 and the liquid crystal cell 10.
A portion 109 for displaying an image such as 6 has the same structure as an existing general liquid crystal display panel.

【0034】そしてこのアクティブ素子基板101の画
像を表示する部分109の外周部110に、走査線10
3に走査パルスを出力する走査線駆動回路3と信号線1
02に信号パルスを出力する信号線駆動回路2とが配設
されている。
A scanning line 10 is provided on an outer peripheral portion 110 of a portion 109 of the active element substrate 101 for displaying an image.
A scanning line driving circuit 3 for outputting a scanning pulse to the scanning line 3 and a signal line 1
02 and a signal line driving circuit 2 for outputting a signal pulse are provided.

【0035】このアクティブ基板101の構造の概要を
その製造プロセスを追って簡潔に説明する。石英基板上
にpoly−Si膜を成膜し、これにエッチングを施し
てTFTおよび蓄積容量となる部分を島状に残す。そし
て熱酸化を施してTFTのゲート絶縁膜と蓄積容量の絶
縁膜とを形成する。その上に第2のpoly−Si膜を
成膜したのち、これにエッチングを施してTFTのゲー
ト電極、走査線、および蓄積容量共通線を形成する。次
にn−MOS−TFTとする部分にはAs(砒素)また
はP(燐)を、p−MOS−TFTとする部分にはB
(硼素)をイオン注入する。そしてその上にSiO2
を形成したのち、コンタクトホールを開け、さらにAl
(アルミニウム)からなる信号線やその他の配線を形成
する。また画素電極はITO膜を成膜したのちエッチン
グによりパターニングして、透明電極からなる画素電極
としている。
An outline of the structure of the active substrate 101 will be described briefly following the manufacturing process. A poly-Si film is formed on a quartz substrate, and is etched to leave a portion serving as a TFT and a storage capacitor in an island shape. Then, thermal oxidation is performed to form a gate insulating film of the TFT and an insulating film of the storage capacitor. After a second poly-Si film is formed thereon, it is etched to form a gate electrode of a TFT, a scanning line, and a common line of a storage capacitor. Next, As (arsenic) or P (phosphorus) is used for a portion to be an n-MOS-TFT, and B (phosphorus) is used for a portion to be a p-MOS-TFT.
(Boron) is ion-implanted. Then, after forming a SiO 2 film thereon, a contact hole is opened,
A signal line and other wiring made of (aluminum) are formed. The pixel electrode is formed by forming an ITO film and then patterning by etching to form a pixel electrode formed of a transparent electrode.

【0036】なお、信号線駆動回路2および走査線駆動
回路3も、このような製造プロセス中にスイッチング素
子105とともに、TFT製の回路として形成した。
The signal line drive circuit 2 and the scan line drive circuit 3 were also formed as TFT circuits together with the switching elements 105 during such a manufacturing process.

【0037】そしてこのアクティブ基板101に対向す
るように対向基板が設置される。この対向基板には前述
の画素電極111に対向する共通対向電極112が配設
されている。
An opposing substrate is provided so as to oppose the active substrate 101. A common counter electrode 112 facing the pixel electrode 111 is provided on the counter substrate.

【0038】信号線駆動回路2は、外部から映像信号情
報が入力されると、信号パルスを信号線に出力する一般
的な信号線駆動回路である。
The signal line drive circuit 2 is a general signal line drive circuit that outputs a signal pulse to a signal line when video signal information is input from outside.

【0039】走査線駆動回路3は、図2に示すように、
各走査線ごとに配設されるシフトレジスタ201と、こ
のシフトレジスタ201に接続される第1段目の出力バ
ッファ202および第2段目の出力バッファ203から
なる出力バッファ204とを有している。
As shown in FIG. 2, the scanning line driving circuit 3
It has a shift register 201 provided for each scanning line, and an output buffer 204 including a first-stage output buffer 202 and a second-stage output buffer 203 connected to the shift register 201. .

【0040】シフトレジスタ201および第1段目の出
力バッファ202は、従来から一般的に用いられている
C−MOSによって構成されている。これにより、シフ
トレジスタ201および第1段目の出力バッファ202
のスイッチングスピードは高品位な画像表示を実現すべ
く充分に速くかつ低消費電力のものとなっている。
The shift register 201 and the first-stage output buffer 202 are constituted by C-MOSs generally used conventionally. Thus, the shift register 201 and the first-stage output buffer 202
The switching speed is fast enough and low power consumption to realize high quality image display.

【0041】そして第2段目の出力バッファ203は、
2つのp−MOS211、212からなる定電流源負荷
型インバータとなっている。
The output buffer 203 of the second stage is
This is a constant current source load type inverter composed of two p-MOSs 211 and 212.

【0042】シフトレジスタ201から出力パルスP0
が第1段目の出力バッファ202に出力されると、その
第1段目の出力バッファ202は、前述のようにC−M
OS構成なので入力パルスとほぼ同じ波形で位相が反転
した第1段目のパルスP1 を、第2段目の出力バッファ
203に出力する。
The output pulse P 0 from the shift register 201
Are output to the first-stage output buffer 202, the first-stage output buffer 202 outputs the CM
Because of the OS configuration, the first-stage pulse P 1 having the same waveform as the input pulse and inverted in phase is output to the second-stage output buffer 203.

【0043】第1段目のパルスP1 が第2段目の出力バ
ッファ203に印加されると、まずその出力バッファ2
03の前段のp−MOS211がオンとなり、この低抵
抗のp−MOS211を介して液晶表示素子のTFTス
イッチング素子105のゲートおよびその浮遊容量CGS
に走査パルスVY が印加される。そしてこの浮遊容量C
GS、画素の静電容量および走査線103の導体の有する
静電容量に充電が行なわれる。このときのp−MOS2
11のドレインとソースの間はオン状態になっており、
十分に抵抗は小さくなっている。従ってこの場合、時定
数が小さいので走査パルス電圧は急峻に立ち上がる。
When the pulse P 1 of the first stage is applied to the output buffer 203 of the second stage, first, the output buffer 2
03, the p-MOS 211 in the previous stage is turned on, and the gate of the TFT switching element 105 of the liquid crystal display element and the floating capacitance C GS thereof are connected via the low-resistance p-MOS 211.
Scan pulse V Y is applied to. And this stray capacitance C
GS , the capacitance of the pixel and the capacitance of the conductor of the scanning line 103 are charged. The p-MOS2 at this time
11 is in an ON state between the drain and the source,
The resistance is small enough. Therefore, in this case, the scan pulse voltage rises sharply because the time constant is small.

【0044】そしてシフトレジスタ201から出力パル
スP0 が第1段目の出力バッファ202に出力されなく
なり、第1段目の出力バッファ202からの第1段目の
パルスP1 の出力がオフになると、まずその第2段目の
前段のp−MOS211は完全にオフの状態になるまで
には時間がかかる。そしてp−MOS211が完全にオ
フになり走査線に対して実質上オープンと見なしてよい
状態になると、今度は走査線を介して液晶表示素子のT
FTスイッチング素子、およびその浮遊容量CGSに実質
的に接続しているのは定電流源負荷としての後段のp−
MOS212だけであり、このp−MOS212はその
定電流動作のためその抵抗は大きい。したがってその時
定数は大きいので結果的に走査パルス電圧が徐々に立ち
下がる形になる。
When the output pulse P 0 is no longer output from the shift register 201 to the first-stage output buffer 202 and the output of the first-stage pulse P 1 from the first-stage output buffer 202 is turned off. First, it takes time until the p-MOS 211 in the preceding stage of the second stage is completely turned off. Then, when the p-MOS 211 is completely turned off and a state in which it can be considered that the scanning line is substantially open, the T-line of the liquid crystal display element is transmitted through the scanning line.
FT switching elements, and are you substantially connected to the floating capacitance C GS is the subsequent stage as a constant current source load p-
Since only the MOS 212 is provided, the p-MOS 212 has a large resistance due to its constant current operation. Therefore, the time constant is large, and as a result, the scanning pulse voltage gradually falls.

【0045】このように走査パルスの立ち下がりが緩慢
なので、この時間内に走査線を通して浮遊容量CGSに電
荷を供給あるいは放電することができる。これにより、
液晶に印加すべき電荷の一部がこの浮遊容量CGSに奪わ
れることなく、液晶印加電圧のレベルシフトを抑えて、
フリッカや表示むらを解消する。
Since the fall of the scan pulse is slow, charges can be supplied or discharged to the floating capacitance CGS through the scan line within this time. This allows
A part of the electric charge to be applied to the liquid crystal is not deprived by the floating capacitance CGS, and the level shift of the liquid crystal application voltage is suppressed.
Eliminate flicker and display unevenness.

【0046】図3は本発明の液晶表示装置の一画素に投
入される各種パルス、即ち走査パルス(a)、信号パル
ス(b)、液晶印加電圧(c)の、 1フレーム期間の波
形を示す波形図である。
FIG. 3 shows waveforms of various pulses applied to one pixel of the liquid crystal display device of the present invention, that is, a scanning pulse (a), a signal pulse (b), and a liquid crystal applied voltage (c) during one frame period. It is a waveform diagram.

【0047】図3(a)に示すように、走査パルスはそ
の波形の前縁は急峻な立ち上がりとなり、またその波形
の後縁は緩やかな立ち下がりで、徐々に電位が減少する
ようになっている。
As shown in FIG. 3A, the scanning pulse has a sharp rising edge at the leading edge of the waveform and a gentle falling edge at the trailing edge of the waveform, so that the potential gradually decreases. I have.

【0048】これにより、図3(c)に示すように、液
晶印加電圧はレベルシフトがほとんど解消された波形と
なった。
As a result, as shown in FIG. 3C, the liquid crystal applied voltage had a waveform in which the level shift was almost eliminated.

【0049】このときのレベルシフトΔV1 の値を実測
し、従来の場合と比べてみたところ、従来の場合ではこ
のΔV1 は 0.5V程度だったが、本発明の液晶表示装置
では、約0.05Vとなっており、従来と比べて約1/10にま
で減少したことが確認された。また、このときの表示画
面の品位を目視により検証したところ、フリッカや表示
むらは見受けられなかった。
At this time, the value of the level shift ΔV 1 was measured and compared with the conventional case. As a result, in the conventional case, the ΔV 1 was about 0.5 V, but in the liquid crystal display device of the present invention, it was about 0.05 V. It was confirmed that it was reduced to about 1/10 compared to the conventional one. Further, when the quality of the display screen at this time was visually inspected, flicker and display unevenness were not found.

【0050】さらに、上記の構造の説明でも述べたよう
に、製造プロセスも従来と同様のプロセスを用いること
ができるので、歩留まりやその製造コストは従来と変ら
ず、煩雑な遅延回路を別に設ける場合のような歩留まり
の低下やその製造コストの上昇などの問題は起こらな
い。
Further, as described in the above description of the structure, since the same manufacturing process can be used as in the conventional case, the yield and the manufacturing cost are the same as those in the conventional case, and a complicated delay circuit is separately provided. Such problems as a decrease in yield and an increase in manufacturing cost do not occur.

【0051】なお、本実施例においては走査線駆動回路
の出力バッファの最終出力段をp−MOS型のTFTか
らなる定電流負荷型インバータとしたが、これには限定
しない。例えば図4に示すようなインバータをこの最終
出力段に用いてもよい。即ち、図4(a)の場合は、前
段をp−MOS、後段をn−MOSとしている。このと
き液晶表示素子側のスイッチング素子はn−MOSが望
ましい。
In this embodiment, the final output stage of the output buffer of the scanning line driving circuit is a constant current load type inverter composed of a p-MOS type TFT, but the present invention is not limited to this. For example, an inverter as shown in FIG. 4 may be used for this final output stage. That is, in the case of FIG. 4A, the former stage is a p-MOS and the latter stage is an n-MOS. At this time, the switching element on the liquid crystal display element side is desirably an n-MOS.

【0052】また図4(b)の場合は、前段をn−MO
S、後段もn−MOSとしている。このとき液晶表示素
子側のスイッチング素子はp−MOSが望ましい。
In the case of FIG. 4B, the former stage is an n-MO
S and the subsequent stage are also n-MOS. At this time, the switching element on the liquid crystal display element side is preferably a p-MOS.

【0053】また図4(c)の場合は、前段をn−MO
S、後段をp−MOSとしている。このとき液晶表示素
子側のスイッチング素子はp−MOSが望ましい。
In the case of FIG. 4C, the former stage is the n-MO
S, the subsequent stage is a p-MOS. At this time, the switching element on the liquid crystal display element side is preferably a p-MOS.

【0054】[0054]

【発明の効果】以上、詳細に説明したように、本発明の
液晶表示装置は、TFTスイッチング素子の浮遊容量に
起因する出力電圧のレベルシフトにより発生する表示画
面のフリッカの問題を解消して安定した高品位な画像表
示を実現することができ、しかも構造が簡易で製造コス
トの低廉な液晶表示装置である。
As described in detail above, the liquid crystal display device of the present invention eliminates the problem of flicker on the display screen caused by the level shift of the output voltage caused by the stray capacitance of the TFT switching element and is stable. This is a liquid crystal display device which can realize a high quality image display, and has a simple structure and a low manufacturing cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の液晶表示装置の構成を簡略化して示す
図。
FIG. 1 is a diagram showing a simplified configuration of a liquid crystal display device of the present invention.

【図2】本発明の液晶表示装置の走査線駆動回路の構成
を示す回路図
FIG. 2 is a circuit diagram showing a configuration of a scanning line driving circuit of the liquid crystal display device of the present invention.

【図3】本発明の液晶表示装置の一画素に投入される各
種パルスを示す波形図。
FIG. 3 is a waveform chart showing various pulses applied to one pixel of the liquid crystal display device of the present invention.

【図4】本発明の液晶表示装置の最終出力段に用いるこ
とが可能なインバータの構成を示す図。
FIG. 4 is a diagram showing a configuration of an inverter that can be used in a final output stage of the liquid crystal display device of the present invention.

【図5】従来のアクティブマトリックス型液晶表示装置
の表示素子部分の等価回路図。
FIG. 5 is an equivalent circuit diagram of a display element portion of a conventional active matrix type liquid crystal display device.

【図6】従来のアクティブマトリックス型液晶表示装置
に投入される各種パルスを示す波形図。
FIG. 6 is a waveform diagram showing various pulses applied to a conventional active matrix type liquid crystal display device.

【符号の説明】[Explanation of symbols]

1…液晶表示素子 2…信号線駆動回路 3…走査線駆動回路 201…シフトレジスタ 202…第1段目の出力バッファ 203…第2段目の出力バッファ 204…出力バッファ 211…第2段目の出力バッファの前段のp−MOS−
TFT 212…第2段目の出力バッファの後段のp−MOS−
TFT
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display element 2 ... Signal line drive circuit 3 ... Scan line drive circuit 201 ... Shift register 202 ... First stage output buffer 203 ... Second stage output buffer 204 ... Output buffer 211 ... Second stage P-MOS- at the previous stage of the output buffer
TFT 212: p-MOS- in the second stage of the output buffer of the second stage
TFT

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 走査線と前記走査線に交差するように配
設された信号線と前記走査線および前記信号線に接続さ
れるトランジスタよりなるスイッチング素子とが配設さ
れたアクティブマトリックス型液晶表示素子と、出力バ
ッファを有し走査パルスを前記出力バッファおよび前記
走査線を介して前記スイッチング素子に印加する走査線
駆動回路と、前記信号線に信号パルスを印加する信号線
駆動回路とを有する液晶表示装置において、 前記出力バッファが最終出力段に、前記走査パルスの後
縁を緩慢な立ち下がりにする定電流源負荷型インバータ
を具備することを特徴とする液晶表示装置。
1. An active matrix type liquid crystal display comprising a scanning line, a signal line disposed to cross the scanning line, and a switching element including a transistor connected to the scanning line and the signal line. A liquid crystal having an element, a scanning line driving circuit having an output buffer and applying a scanning pulse to the switching element via the output buffer and the scanning line, and a signal line driving circuit applying a signal pulse to the signal line A liquid crystal display device according to claim 1, wherein said output buffer includes a constant-current-source-load-type inverter that makes a trailing edge of said scan pulse slowly fall at a final output stage.
JP03277633A 1991-10-24 1991-10-24 Liquid crystal display Expired - Fee Related JP3103161B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03277633A JP3103161B2 (en) 1991-10-24 1991-10-24 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03277633A JP3103161B2 (en) 1991-10-24 1991-10-24 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH05122639A JPH05122639A (en) 1993-05-18
JP3103161B2 true JP3103161B2 (en) 2000-10-23

Family

ID=17586150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03277633A Expired - Fee Related JP3103161B2 (en) 1991-10-24 1991-10-24 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3103161B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604268B1 (en) * 1999-06-03 2006-07-24 엘지.필립스 엘시디 주식회사 Active Matrix Liquid Crystal Display And Driving Method Thereof
JP4752302B2 (en) * 2005-03-29 2011-08-17 カシオ計算機株式会社 Scan driver
JP2008181039A (en) * 2007-01-26 2008-08-07 Sony Corp Display device, method for driving display device, and electronic equipment

Also Published As

Publication number Publication date
JPH05122639A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
JP2705711B2 (en) Method for removing crosstalk in liquid crystal display device and liquid crystal display device
KR100433064B1 (en) Liquid crystal display and driving control method therefore
JPH0134392B2 (en)
JPH01137293A (en) Method and apparatus for reducing crosstalk of display
JP2001282205A (en) Active matrix type liquid crystal display device and method for driving the same
KR100440360B1 (en) LCD and its driving method
JP3063670B2 (en) Matrix display device
KR100350726B1 (en) Method Of Driving Gates of LCD
JPH08314409A (en) Liquid crystal display device
JP3292520B2 (en) Liquid crystal display
JP3129913B2 (en) Active matrix display device
JP3914639B2 (en) Liquid crystal display
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
JP2629360B2 (en) Driving method of liquid crystal display device
US5583533A (en) Crosstack reducing method of driving an active matrix liquid crystal display
JP3103161B2 (en) Liquid crystal display
JP3213072B2 (en) Liquid crystal display
JPH06265939A (en) Liquid crystal display device
JP2002099256A (en) Planar display device
JP3297334B2 (en) Liquid crystal display
JPH05216007A (en) Liquid crystal element and its driving method
JP3548811B2 (en) Active matrix liquid crystal display device and method of driving active matrix liquid crystal display element
JP3255992B2 (en) Display method of active matrix display device
JP2718835B2 (en) Liquid crystal display
JPH05216442A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000808

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees