JP3036119B2 - 出力トランジスタの短絡保護回路 - Google Patents
出力トランジスタの短絡保護回路Info
- Publication number
- JP3036119B2 JP3036119B2 JP3143049A JP14304991A JP3036119B2 JP 3036119 B2 JP3036119 B2 JP 3036119B2 JP 3143049 A JP3143049 A JP 3143049A JP 14304991 A JP14304991 A JP 14304991A JP 3036119 B2 JP3036119 B2 JP 3036119B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output transistor
- transistor
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばリモートＩ／
Ｏターミナル等の出力ユニットに使用されるトランジス
タの短絡保護に関する。
Ｏターミナル等の出力ユニットに使用されるトランジス
タの短絡保護に関する。
【０００２】
【従来の技術】従来、リモートＩ／Ｏターミナル等の出
力ユニットは、電源に負荷と出力トランジスタを直列に
接続し、負荷を駆動するようにしている。この種の出力
ユニットにおいて、負荷短絡等が生じた場合に、出力ト
ランジスタを短絡保護する回路としては、トランジスタ
の出力回路に小抵抗を挿入接続し、この抵抗間に発生す
る電位差により、そのトランジスタをカット又は電流制
限するようにしている。
力ユニットは、電源に負荷と出力トランジスタを直列に
接続し、負荷を駆動するようにしている。この種の出力
ユニットにおいて、負荷短絡等が生じた場合に、出力ト
ランジスタを短絡保護する回路としては、トランジスタ
の出力回路に小抵抗を挿入接続し、この抵抗間に発生す
る電位差により、そのトランジスタをカット又は電流制
限するようにしている。
【０００３】
【発明が解決しようとする課題】上記した従来の出力ト
ランジスタの短絡保護回路では、短絡電流が流れて、は
じめてトランジスタ回路をしゃ断又は電流制限するもの
であるから、トランジスタが破壊する速さとしゃ断する
速さとの関係で完全には保護できないという問題があっ
た。
ランジスタの短絡保護回路では、短絡電流が流れて、は
じめてトランジスタ回路をしゃ断又は電流制限するもの
であるから、トランジスタが破壊する速さとしゃ断する
速さとの関係で完全には保護できないという問題があっ
た。
【０００４】この発明は、上記問題点に着目してなされ
たものであって、初期時に小電流を回路に流し、負荷が
短絡していなければ、完全に出力をＯＮすることによ
り、トランジスタを短絡保護する出力トランジスタの保
護回路を提供することを目的とする。
たものであって、初期時に小電流を回路に流し、負荷が
短絡していなければ、完全に出力をＯＮすることによ
り、トランジスタを短絡保護する出力トランジスタの保
護回路を提供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】この発明の出力
トランジスタの短絡保護回路は、所定の基準電圧を発生
する基準電圧発生回路と、基準電圧と前記出力トランジ
スタのコレクタ電圧を入力に受け、基準電圧よりもコレ
クタ電圧が高い時に出力がローレベルとなり、基準電圧
よりもコレクタ電圧が低い時に出力をハイインピーダン
ス状態とするコンパレータと、このコンパレータの出力
がローレベルの時、入力信号を受けて出力トランジスタ
のベースに微少電流を流す第１の入力回路と、前記コン
パレータの出力がハイインピーダンス状態の時に入力状
態を受けて、前記のベースに前記微少電流よりも大なる
電流を流す第２の入力回路とを備えている。
トランジスタの短絡保護回路は、所定の基準電圧を発生
する基準電圧発生回路と、基準電圧と前記出力トランジ
スタのコレクタ電圧を入力に受け、基準電圧よりもコレ
クタ電圧が高い時に出力がローレベルとなり、基準電圧
よりもコレクタ電圧が低い時に出力をハイインピーダン
ス状態とするコンパレータと、このコンパレータの出力
がローレベルの時、入力信号を受けて出力トランジスタ
のベースに微少電流を流す第１の入力回路と、前記コン
パレータの出力がハイインピーダンス状態の時に入力状
態を受けて、前記のベースに前記微少電流よりも大なる
電流を流す第２の入力回路とを備えている。
【０００６】この短絡保護回路では、当初基準電圧より
も出力トランジスタのコレクタ電圧が高く、コンパレー
タはローレベル電位を出力している。そのため、入力信
号が加えられると、この入力電流は、第１の回路より、
トランジスタのベースに電流を流す。この電流は微少電
流である。この微少電流が流れることにより、負荷が短
絡していない場合には、出力トランジスタのコレクタ電
位が下がり、やがてコンパレータの出力が反転し、入力
信号は、第２の入力回路を通して、出力トランジスタの
ベースに流れ、出力トランジスタを完全にＯＮする。こ
れに対し、負荷が短絡していると、入力信号を加える
と、第１の入力回路を通して、ベースに電流が流れ、短
絡状態が続いていると、トランジスタのコレクタ電圧
は、略電源レベルにあり、したがってコンパレータは反
転せず、ローレベルを出力したままなので、第２の入力
回路に電流は流れず、したがって出力トランジスタの微
少電流が流れた状態となり、トランジスタが破壊される
にはいたらない。
も出力トランジスタのコレクタ電圧が高く、コンパレー
タはローレベル電位を出力している。そのため、入力信
号が加えられると、この入力電流は、第１の回路より、
トランジスタのベースに電流を流す。この電流は微少電
流である。この微少電流が流れることにより、負荷が短
絡していない場合には、出力トランジスタのコレクタ電
位が下がり、やがてコンパレータの出力が反転し、入力
信号は、第２の入力回路を通して、出力トランジスタの
ベースに流れ、出力トランジスタを完全にＯＮする。こ
れに対し、負荷が短絡していると、入力信号を加える
と、第１の入力回路を通して、ベースに電流が流れ、短
絡状態が続いていると、トランジスタのコレクタ電圧
は、略電源レベルにあり、したがってコンパレータは反
転せず、ローレベルを出力したままなので、第２の入力
回路に電流は流れず、したがって出力トランジスタの微
少電流が流れた状態となり、トランジスタが破壊される
にはいたらない。
【０００７】
【実施例】以下、実施例によりこの発明をさらに詳細に
説明する。図１は、この発明の一実施例を示す出力トラ
ンジスタの短絡保護回路の回路接続図である。図１の回
路において、電源１に負荷２と出力トランジスタＴＲの
直列回路が接続されている。さらに、この電源１に負荷
２とトランジスタＴＲの直列回路に並列に抵抗Ｒ6 、Ｒ
3 の直列回路が並列に接続されている。この抵抗Ｒ 6 と
Ｒ3 の直列回路は、両抵抗の接続点より基準電圧Ｖｒを
発生する基準電圧発生回路を構成している。この抵抗Ｒ
6とＲ3 の接続点の基準電圧Ｖｒは、コンパレータＣＯ
Ｍの＋入力端に加えられるように接続されている。ま
た、出力トランジスタＴＲのコレクタは、抵抗抵抗Ｒ4
を介してコンパレータＣＯＭの−入力端に接続されてい
る。さらに、電源１の−電位と＋電位間には、ホトカプ
ラＰＨＣ、抵抗Ｒ2 、Ｒ5 の直列回路に接続されてお
り、さらにホトカプラＰＨＣのエミッタとコンパレータ
ＣＯＭの出力端に抵抗Ｒ1 が接続され、一方、コンパレ
ータＣＯＭの出力端とトランジスタＴＲのベース間にダ
イオードＤが接続され、また、抵抗Ｒ2 とＲ5 の接続点
がベースに接続されている。ここで、抵抗Ｒ2 は、第１
の入力回路、抵抗Ｒ1 、ダイオードＤが第２の入力回路
を構成しており、抵抗Ｒ1 より抵抗Ｒ2 のほうが高抵抗
に設定されている。
説明する。図１は、この発明の一実施例を示す出力トラ
ンジスタの短絡保護回路の回路接続図である。図１の回
路において、電源１に負荷２と出力トランジスタＴＲの
直列回路が接続されている。さらに、この電源１に負荷
２とトランジスタＴＲの直列回路に並列に抵抗Ｒ6 、Ｒ
3 の直列回路が並列に接続されている。この抵抗Ｒ 6 と
Ｒ3 の直列回路は、両抵抗の接続点より基準電圧Ｖｒを
発生する基準電圧発生回路を構成している。この抵抗Ｒ
6とＲ3 の接続点の基準電圧Ｖｒは、コンパレータＣＯ
Ｍの＋入力端に加えられるように接続されている。ま
た、出力トランジスタＴＲのコレクタは、抵抗抵抗Ｒ4
を介してコンパレータＣＯＭの−入力端に接続されてい
る。さらに、電源１の−電位と＋電位間には、ホトカプ
ラＰＨＣ、抵抗Ｒ2 、Ｒ5 の直列回路に接続されてお
り、さらにホトカプラＰＨＣのエミッタとコンパレータ
ＣＯＭの出力端に抵抗Ｒ1 が接続され、一方、コンパレ
ータＣＯＭの出力端とトランジスタＴＲのベース間にダ
イオードＤが接続され、また、抵抗Ｒ2 とＲ5 の接続点
がベースに接続されている。ここで、抵抗Ｒ2 は、第１
の入力回路、抵抗Ｒ1 、ダイオードＤが第２の入力回路
を構成しており、抵抗Ｒ1 より抵抗Ｒ2 のほうが高抵抗
に設定されている。
【０００８】この実施例回路において、常時は抵抗
Ｒ6 、Ｒ3 の基準電圧Ｖｒに対し、出力トランジスタＴ
Ｒのコレクタの電圧が高く、ほぼ電源電圧ＶCCに等しい
ので、コンパレータＣＯＭは出力がローレベル状態にあ
る。したがって入力信号が加えられホトカプラＰＨＣが
オンすると、このホトカプラＰＨＣを通じて抵抗Ｒ2 を
介し、トランジスタＴＲに微少な電流ＩB が流れる。こ
の状態で、負荷２が正常に接続されている場合には、微
少電流がベース電流に流れることにより、出力トランジ
スタＴＲにも電流が流れ、トランジスタＴＲのコレクタ
電流は、低くなり基準電圧Ｖｒより小さくなるため、コ
ンパレータＣＯＭの出力は反転し、ハイインピーダンス
状態になる。そのため、それまで抵抗Ｒ2 を介して流れ
たベース電流ＩB で抵抗Ｒ1 、ダイオードＤ1 を介して
流れることなり、この電流は、抵抗Ｒ 2 を流れる電流よ
り大であるため、出力トランジスタは完全にＯＮし、出
力の負荷２を駆動することになる。しかしながら、負荷
２が短絡状態、誤配線により端子Ｐ1 、Ｐ2 が短絡状態
になっていると、入力信号が加えられた時に、抵抗Ｒ2
を流れた微少電流によって、トランジスタＴＲに電流が
流れても、トランジスタＴＲの電位は、略電源電圧に近
い状態であり、したがってコンパレータＣＯＭは反転せ
ず、ローレベルを出力したままであり、入力信号が加え
られて、ホトカプラＰＨＣがＯＮしている状態時、抵抗
Ｒ2 を介して、トランジスタＴＲに微少なベース電流が
流れつづけることになる。そのため、トランジスタＴＲ
は、完全にＯＮせず、その状態を維持したままになる。
この状態は、図２のＶCE−ＩＣ特性の電源電圧ＶCCに対
する微少な電流領域（図の斜線部分）での動作状態とな
り、出力トランジスタＴＲは若干発熱する程度で完全に
破壊されることはなく、保護される。
Ｒ6 、Ｒ3 の基準電圧Ｖｒに対し、出力トランジスタＴ
Ｒのコレクタの電圧が高く、ほぼ電源電圧ＶCCに等しい
ので、コンパレータＣＯＭは出力がローレベル状態にあ
る。したがって入力信号が加えられホトカプラＰＨＣが
オンすると、このホトカプラＰＨＣを通じて抵抗Ｒ2 を
介し、トランジスタＴＲに微少な電流ＩB が流れる。こ
の状態で、負荷２が正常に接続されている場合には、微
少電流がベース電流に流れることにより、出力トランジ
スタＴＲにも電流が流れ、トランジスタＴＲのコレクタ
電流は、低くなり基準電圧Ｖｒより小さくなるため、コ
ンパレータＣＯＭの出力は反転し、ハイインピーダンス
状態になる。そのため、それまで抵抗Ｒ2 を介して流れ
たベース電流ＩB で抵抗Ｒ1 、ダイオードＤ1 を介して
流れることなり、この電流は、抵抗Ｒ 2 を流れる電流よ
り大であるため、出力トランジスタは完全にＯＮし、出
力の負荷２を駆動することになる。しかしながら、負荷
２が短絡状態、誤配線により端子Ｐ1 、Ｐ2 が短絡状態
になっていると、入力信号が加えられた時に、抵抗Ｒ2
を流れた微少電流によって、トランジスタＴＲに電流が
流れても、トランジスタＴＲの電位は、略電源電圧に近
い状態であり、したがってコンパレータＣＯＭは反転せ
ず、ローレベルを出力したままであり、入力信号が加え
られて、ホトカプラＰＨＣがＯＮしている状態時、抵抗
Ｒ2 を介して、トランジスタＴＲに微少なベース電流が
流れつづけることになる。そのため、トランジスタＴＲ
は、完全にＯＮせず、その状態を維持したままになる。
この状態は、図２のＶCE−ＩＣ特性の電源電圧ＶCCに対
する微少な電流領域（図の斜線部分）での動作状態とな
り、出力トランジスタＴＲは若干発熱する程度で完全に
破壊されることはなく、保護される。
【０００９】
【発明の効果】この発明によれば、出力トランジスタの
ベース電流を流す入力回路を第１と第２の複数にし、動
作初期時は、第１の入力回路として微少な電流を流し、
負荷が正常であれば、第２の入力回路を通してベース電
流を流して、完全に出力トランジスタをＯＮするもので
あり、負荷が短絡状態である場合には、そのまま微少電
流を流しつづけるので、短絡状態時に出力トランジスタ
を破壊することを避けることができる。
ベース電流を流す入力回路を第１と第２の複数にし、動
作初期時は、第１の入力回路として微少な電流を流し、
負荷が正常であれば、第２の入力回路を通してベース電
流を流して、完全に出力トランジスタをＯＮするもので
あり、負荷が短絡状態である場合には、そのまま微少電
流を流しつづけるので、短絡状態時に出力トランジスタ
を破壊することを避けることができる。
【図１】この発明の一実施例を示す出力トランジスタの
短絡保護回路を示す回路図である。
短絡保護回路を示す回路図である。
【図２】出力トランジスタのＶCE−ＩＣ特性を示す図で
ある。
ある。
１ 電源 ２ 負荷 Ｒ3 、Ｒ6 基準電圧発生用抵抗 ＣＯＭ コンパレータ ＴＲ 出力トランジスタ Ｒ2 微少ベース電流用抵抗 Ｒ1 正常ＯＮ用抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−19313（ＪＰ，Ａ) 特開 昭59−219019（ＪＰ，Ａ) 特開 昭58−50020（ＪＰ，Ａ) 特開 平４−68917（ＪＰ，Ａ) 特開 平３−289712（ＪＰ，Ａ) 特開 平２−25107（ＪＰ，Ａ) 特開 平３−255717（ＪＰ，Ａ) 特開 昭58−14623（ＪＰ，Ａ) 特開 昭62−234416（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/693 H03K 19/003
Claims (1)
- 【請求項１】電源に、負荷とこの負荷を駆動する出力ト
ランジスタが直列に接続される出力トランジスタの短絡
保護回路であって、所定の基準電圧を発生する基準電圧
発生回路と、基準電圧と前記出力トランジスタのコレク
タ電圧を入力に受け、基準電圧よりもコレクタ電圧が高
い時に出力がローレベルとなり、基準電圧よりもコレク
タ電圧が低い時に出力をハイインピーダンス状態とする
コンパレータと、このコンパレータの出力がローレベル
の時、入力信号を受けて前記出力トランジスタのベース
に微少電流を流す第１の入力回路と、前記コンパレータ
の出力がハイインピーダンス状態の時に入力状態を受け
て、前記のベースに前記微少電流よりも大なる電流を流
す第２の入力回路とを備えたことを特徴とする出力トラ
ンジスタの短絡保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143049A JP3036119B2 (ja) | 1991-06-14 | 1991-06-14 | 出力トランジスタの短絡保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143049A JP3036119B2 (ja) | 1991-06-14 | 1991-06-14 | 出力トランジスタの短絡保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04367116A JPH04367116A (ja) | 1992-12-18 |
| JP3036119B2 true JP3036119B2 (ja) | 2000-04-24 |
Family
ID=15329723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3143049A Expired - Fee Related JP3036119B2 (ja) | 1991-06-14 | 1991-06-14 | 出力トランジスタの短絡保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036119B2 (ja) |
-
1991
- 1991-06-14 JP JP3143049A patent/JP3036119B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04367116A (ja) | 1992-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JP3036119B2 (ja) | 出力トランジスタの短絡保護回路 | |
| JP2730729B2 (ja) | スイッチング素子駆動装置 | |
| JP3437588B2 (ja) | 負荷ドライブ回路 | |
| EP0441459A1 (en) | Pulse-width modulation drive circuit | |
| JP3118870B2 (ja) | 誤差増幅回路 | |
| JPH071857Y2 (ja) | 出力トランジスタの保護回路 | |
| JPS6352482B2 (ja) | ||
| JPS595746A (ja) | コイル駆動回路 | |
| JP3342489B2 (ja) | 対称バイポーラトランジスタまたは対称バイポーラトランジスタ構造の駆動装置 | |
| JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JPH0473326B2 (ja) | ||
| JPS59220073A (ja) | スイツチング電源制御回路 | |
| JP3035401B2 (ja) | 半導体集積回路 | |
| JP2702146B2 (ja) | 増幅回路 | |
| JPH04285495A (ja) | モータ駆動装置 | |
| JPS63121427A (ja) | 増幅回路 | |
| JPS63167628A (ja) | モータの過電流防止回路 | |
| JPS6142706A (ja) | 磁気記憶装置の書込読出回路 | |
| JPH0546350Y2 (ja) | ||
| JP2000139026A (ja) | 半導体集積回路装置 | |
| JPH06308169A (ja) | 比較回路 | |
| EP0437300A1 (en) | Pulse-width modulation drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |