JP3033731U - 間接復号制御装置 - Google Patents

間接復号制御装置

Info

Publication number
JP3033731U
JP3033731U JP1995009199U JP919995U JP3033731U JP 3033731 U JP3033731 U JP 3033731U JP 1995009199 U JP1995009199 U JP 1995009199U JP 919995 U JP919995 U JP 919995U JP 3033731 U JP3033731 U JP 3033731U
Authority
JP
Japan
Prior art keywords
microprocessor
control
instruction
peripheral device
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1995009199U
Other languages
English (en)
Inventor
クオ・チエン・ユ
Original Assignee
合泰半導體股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合泰半導體股▲ふん▼有限公司 filed Critical 合泰半導體股▲ふん▼有限公司
Priority to JP1995009199U priority Critical patent/JP3033731U/ja
Application granted granted Critical
Publication of JP3033731U publication Critical patent/JP3033731U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 マイクロプロセッサ装置中で使用される間接
復号制御装置を提供する。 【解決手段】 制御レジスタ4をプロセッサー3と周辺
装置2を分離するための緩衝手段として使用し、これに
よってマイクロプロセッサ3が周辺装置2を間接的に制
御でき、これにより周辺装置2の機能変化に対してマイ
クロプロセッサ3の機能を独立化させる。

Description

【考案の詳細な説明】
【0001】
【考案の属する技術分野】
本考案は、間接復号制御装置(indirect−decoding con trol device)に関し、詳しくは、マイクロプロセッサの動作と周辺 装置の動作を個々に制御することができる復号制御装置に関する。
【0002】
【従来の技術】
従来のマイクロプロセッサ制御方法は、図11に示すように、命令復号回路1 を利用して、周辺装置2を制御するための復号された制御信号を生成する。周辺 装置2の制御活動は各々、対応する制御信号または対応する命令コードを有する 。したがって、命令を通じて、周辺装置によって受け取られた制御信号を確認す ることができ、対応する命令の実行が特定の機能を制御する。しかし、周辺装置 の制御される機能の変化に合わせて命令を必然的に調節しなければならない。こ れは、周辺回路が変化するのみならず、命令表もそれに従って再配列しなければ ならないことを意味する。さらに復号回路を再設計しなければならず、それから タイミング図の配列を再評価すべきである。疑いなく、このことは設計者の負担 を増加させ、また同時に間違いの危険も増加させる。
【0003】
【考案が解決しようとする課題】
本考案の目的は、周知の技術における上述の欠点を解決するための間接復号制 御装置を提供することである。
【0004】
【課題を解決するための手段】
本考案によれば、復号制御装置は二つの部分に分けられる。すなわち一つはマ イクロプロセッサを制御するための部分であり、他は周辺機能を制御するための 部分である。したがってマイクロプロセッサは、マイクロプロセッサ自体の制御 を管理し、入出力、セット、消去、比較などレジスタの制御を制御するだけであ る。マイクロプロセッサはそれ自体、制御レジスタによって制御される周辺装置 の形式について気にしない。したがって、周辺装置の制御機能が変化したとき、 周辺装置を制御するための命令を修正することはもはや必要ではない。
【0005】
【考案の実施の形態】
図1に示すように、本考案による間接復号制御装置は主として命令復号回路1 を含む。命令コードは処理のため命令復号回路1に入力される。次いで、命令復 号回路1は複数の制御信号を出力する。本考案によれば、制御信号は二つの部分 に分けられる。すなわち一方はマイクロプロセッサ3を制御するための部分であ り、他方は周辺装置2を制御するための部分である。
【0006】 図1では、マイクロプロセッサ3の制御信号と周辺装置2の制御信号は別々の 位置にある。命令復号回路1と周辺装置2は、図2に示すように、制御レジスタ 4によってさらに分離されている。
【0007】 この制御信号の配置によれば、マイクロプロセッサ3はマイクロプロセッサ自 体の制御を管理し、制御レジスタ4の入出力、セット、消去、比較などを制御す るだけであり、制御レジスタ4によって制御される周辺装置2の形式が何である かは気にしない。周辺装置2は制御レジスタ4の制御を受け取り、制御レジスタ 4の個々のビットによって表される意味にしたがって機能する。結果は制御レジ スタ4に返される。
【0008】 上に開示した方式によれば、周辺装置2が変更された後、制御レジスタ4の個 々のビットによって表される定義のみを再定義すればよい。次に、これらの定義 し直されたビットを使用して周辺装置2を制御することができる。マイクロプロ セッサ部分の構成要素は全く変っていないので、変化の必要はない。マイクロプ ロセッサを変える必要がある場合、周辺装置2には影響しない。したがって、考 慮しなければならない要素が減り、さらに周辺装置2が全く変わらないことによ って、間違いの可能性が著しく減少する。さらに、周辺装置2は独立して機能す ることができ、移植の能力が大幅に向上する。
【0009】 本考案の特別の特性と属性は、以下の実施態様および説明でさらに明確に示さ れる。
【0010】 表I−IVを参照されたい。タイマ機能の追加など周辺機能を変更する必要が あるときは、したがって命令をそれに従って変更しなければならない。表Iに、 タイマ機能を追加しようとする場合の四つの命令定義を示す。
【0011】
【表1】
【0012】 表IIにタイマのオン・オフの定義を示す。
【0013】
【表2】
【0014】 表IIIは命令表であり、命令表中の追加しようとする命令の位置を示す。従 来の技術では、新しい命令の追加に対処するために、命令表を再配列(調節また はもとの命令の削除)しなければならない。
【0015】
【表3】
【0016】 図12の点線のブロックは、従来の復号制御装置においてタイマ機能を追加す るための論理回路の変更を示す。
【0017】 表IVは、図12と表I−IIIに示すような復号回路を再設計した後のタイ マ機能の定義である。
【0018】
【表4】
【0019】 上記の変更について、図12に示すような復号回路に対する調節は最も間違い を起こし易いことに留意されたい。というのは、復号回路がマイクロプロセッサ の中核であるからである。変更された後、タイミングとレイアウトを再評価しな ければならず、そうしなければICは正常に機能しない。周知の技術では、周辺 装置が変更された後、上記の調節手順を繰り返さなければならず、これによって ICが異常動作するという同じ危険が生じる。
【0020】 これとは逆に、図2および図3に示すような本考案の間接復号制御方法によれ ば、マイクロプロセッサ3は周辺装置2を直接制御せずに、その代わりに一組の レジスタ4を緩衝手段として使用する。この緩衝手段は、マイクロプロセッサ全 体を二つの部分、すなわちコアと周辺部とに分割する。
【0021】 図4を参照されたいコアではマイクロプロセッサがレジスタ4から読み取り、 レジスタ4に書き込むだけであり、その定常性により間違いを起こす可能性が減 少する。
【0022】 図5も参照されたい。周辺部では周辺装置がレジスタ4によって制御されるの みである。周辺装置は、レジスタからの読取りまたはレジスタへの書込みに使用 されるマイクロプロセッサの形式によって影響されない。したがって再設計なし で、種々のマイクロプロセッサへの適用が可能である。
【0023】 コアは一組のレジスタに接触するだけである。周辺装置が異なると、対応する ビットの定義も異なってくる。プログラム設計中は、レジスタの読取り/書込み 機構に定義を与えるだけでよい。ハードウェア回路に関していえば、使用する周 辺装置に関係なく、コアは不変のままである。したがって、コアが正しく機能し ていることが証明されると、調節は必要なく、これによって間違いの可能性が減 少する。
【0024】 周辺部については、制御信号は制御レジスタから発し、レジスタ信号をいかに 定義し、読み取り、書き込むかは、周辺装置とは全く関係ない。周辺装置につい て必要なのは、それがレジスタ4からの対応する制御信号に従って機能すること だけである。したがって、移植能力を増すことができる。同じ周辺装置の異なっ た適用のために再設計は必要でない。このため、設計の時間と費用が減少するの みならず、誤りの数も減少する。
【0025】 図6Aおよび図6Bは、本考案による間接復号制御装置の詳細な回路図である 。この回路はレジスタにおけるすべての読取り/書込み信号を復号する責任を負 う。TMRKTをマイクロプロセッサ回路に追加した後にTMRKTを制御する ために、レジスタ回路の二組の読取り/書込み信号復号回路をREGDECに追 加する。実際には、これらの復号回路は周辺回路のすべてにわたって分配されて もよい。したがって、レジスタのすべてのアドレス線が各周辺装置に達しなけれ ばならない。図7は、図6Aおよび図6Bに示したREGDのブロック分配回路 である。
【0026】 図8はタイマ回路の上部の図である。タイマを制御するために、R13及びR 14の読取り/書込み信号(R13R23TB、R14R23TB、R13W2 34T、R14W234T)を引き出す。
【0027】 図9はタイマの回路である。この回路は二組のレジスタを含む。その一方はタ イマ(TMR)用、他方は制御レジスタ(回路の右上部に示すラッチの列)用で あり、レジスタのアドレスはR13及びR14である。
【0028】 図10は、図9のタイマ回路中に示すTMRのブロック図である。
【0029】 もちろん、当業者なら、上記の実施例の説明と図面を読んだ後、本考案の趣旨 および範囲内で変更を加えることができよう。
【図面の簡単な説明】
【図1】本考案による間接復号制御装置の概略図であ
る。
【図2】図1の間接復号制御装置のブロック図である。
【図3】本考案の実施態様の構造図である。
【図4】本考案の実施態様の中核図である。
【図5】本考案の実施態様の周辺装置の概要図である。
【図6A】本考案の実施例の回路図である。
【図6B】本考案の実施例の回路図である。
【図7】本考案の実施例の回路図である。
【図8】本考案の実施例の回路図である。
【図9】本考案の実施例の回路図である。
【図10】本考案の実施例の回路図である。
【図11】従来の復号制御装置の概略図である。
【図12】周知の技術にタイマ機能が追加された後の論
理回路について行われた調節を示す図である。

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項1】 マイクロプロセッサにおいて使用される
    間接復号制御装置において、 複数の制御信号を一つのマイクロプロセッサと複数の周
    辺装置にそれぞれ出力する、入力命令を復号するために
    使用される命令復号回路を備え、 前記のマイクロプロセッサが、前記の命令復号回路から
    の前記制御信号出力を管理し、前記命令復号回路に命令
    を与えるためのものであり、 さらに、各々前記命令復号回路と前記周辺装置の一つと
    の間に位置し、前記マイクロプロセッサと前記周辺装置
    との間の緩衝機構として機能し、その結果として前記マ
    イクロプロセッサの制御と周辺装置の機能の相互独立性
    が得られる、複数のレジスタを備える、間接復号制御装
    置。
  2. 【請求項2】 前記周辺装置の機能が前記レジスタから
    の個々のバイトによって表されることを特徴とする、請
    求項1に記載の間接復号制御装置。
  3. 【請求項3】 前記マイクロプロセッサが、このマイク
    ロプロセッサの制御と、入出力、セット、消去、比較な
    ど前記レジスタの制御のみを管理することを特徴とす
    る、請求項1に記載の間接復号制御装置。
JP1995009199U 1995-08-31 1995-08-31 間接復号制御装置 Expired - Lifetime JP3033731U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1995009199U JP3033731U (ja) 1995-08-31 1995-08-31 間接復号制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1995009199U JP3033731U (ja) 1995-08-31 1995-08-31 間接復号制御装置

Publications (1)

Publication Number Publication Date
JP3033731U true JP3033731U (ja) 1997-02-07

Family

ID=43168606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1995009199U Expired - Lifetime JP3033731U (ja) 1995-08-31 1995-08-31 間接復号制御装置

Country Status (1)

Country Link
JP (1) JP3033731U (ja)

Similar Documents

Publication Publication Date Title
US6928502B2 (en) Method and apparatus for processing interrupts at dynamically selectable prioritization levels
JP3033731U (ja) 間接復号制御装置
JPH02284229A (ja) マイクロプロセッサの状態記憶装置
KR100249080B1 (ko) 마이크로컴퓨터와의주변장치접속용제어기
JPH07295693A (ja) 電力管理ユニット、コンピュータシステム、およびコンピュータシステムの電力管理ユニット内の複数個の構成レジスタをアクセスする方法
JPS581451B2 (ja) デ−タ転送方式
KR200184976Y1 (ko) 간접-디코딩 제어 디바이스
JP2009163285A (ja) 出力ポート、マイクロコンピュータ、及びデータ出力方法
JP3215344B2 (ja) プロセッサ及びそのバグ回避方法
EP0425843A2 (en) Enhanced locked bus cycle control in a cache memory computer system
JPH04237346A (ja) マイクロプロセッサシステム
JPH0724009B2 (ja) ディスク制御装置によるデータ二重書き方式
JPS59231666A (ja) マイクロプロセツサ周辺素子
JPS6011969A (ja) 論理演算機構付メモリ装置
JPS61202225A (ja) プロセツサによるハ−ドウエア制御方式
JPH04257959A (ja) プログラマブル周辺lsiのバッファリング回路
JPS62166430A (ja) デ−タ処理システム
JPS59133629A (ja) Dma転送制御方式
JPS62217483A (ja) メモリ装置
JPS6362065A (ja) デ−タ転送制御方式
JPH071478B2 (ja) マイクロプログラムの制御装置
JPH0481939A (ja) マイクロコンピュータの制御方式
JPH02292655A (ja) データ処理装置
JPH11316626A (ja) マイクロコントローラ
JPH04286799A (ja) Promプログラマ装置