KR200184976Y1 - 간접-디코딩 제어 디바이스 - Google Patents

Abstract

마이크로프로세서 디바이스에서 사용된 간접-디코딩 제어 디바이스는 프로세서 및 주변 장치를 분리하기 위해 버퍼 수단으로 제어 레지스터들을 사용함으로써 마이크로프로세서가 주변 장치를 간접적으로 제어하게 한다.

Description

간접-디코딩 제어 디바이스

제1도는 본 고안에 따른 간접-디코딩 제어 디바이스의 개략도.

제2도는 제1도의 간접-디코딩 제어 디바이스의 블럭도.

제3도는 본 고안의 구현의 구조도.

제4도는 본 고안의 구현의 핵심도(core view).

제5도는 본 고안의 구현의 주변부의 개략도.

제6a도 및 제6b도는 각각 본 고안의 실시예들의 회로도.

제7도는 제6a도 및 제6b도의 REGD의 블럭 분포 회로도.

제8도는 타이머 회로의 상부도.

제9도는 타이머의 회로도.

제10도는 제9도의 타이머 회로에 도시된 TMR의 블럭도.

제11도는 종래의 디코딩 제어 디바이스의 개략도.

제12도는 타이머 기능이 공지된 기술에 추가된 후의 논리 회로들에 대한 조정을 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 명령 디코딩 회로 2 : 주변 장치

3 : 마이크로프로세서 4 : 제어 레지스터

본 고안은 간접-디코딩 제어 디바이스에 관한 것으로, 특히, 마이크로프로세서 및 주변 장치들의 동작들이 개별적으로 제어될 수 있는 디코딩 제어 디바이스에 관한 것이다.

종래의 마이크로프로세서 제어 방법은 주변 장치(2)를 제어하기 위해 디코드된 제어 신호들을 발생하는 명령 디코딩 회로(1)를 이용하는 방법으로 제11도에 도시된 바와 같다. 주변 장치(2)의 각각의 제어 활동들은 대응 제어 신호 또는 대응 명령 코드를 갖고 있다. 따라서, 명령들을 통해, 주변 장치에 의해 수신된 제어 신호들은 확정될 수 있고, 대응 명령들의 실행은 특정 기능들을 제어할 것이다. 그러나, 명령들은 주변 장치들의 제어된 기능들의 변경에 따라 반드시 조정되어야만 한다. 이것은 주변 회로들이 변경될 뿐만 아니라 그에 따라 명령 표가 재정렬되어야 함을 의미한다. 또한, 디코딩 회로들은 재설계되어야 하고 타이밍도의 배치가 재지정되어야만 한다. 의문의 여지없이, 이것은 설계자에게 부담을 주고 동시에, 실수할 가능성을 증가시킨다.

본 고안의 목적은 공지된 기술의 상술된 단점들은 해결하기 위해 간접-디코딩 제어 디바이스를 제공하는데 있다.

본 고안에 따르면, 디코딩 제어 디바이스는 2개의 부분들로 분할되는데, 하나는 마이크로프로세서를 제어하기 위한 것이고 다른 하나는 주변 기능들을 제어하기 위한 것이다. 따라서, 마이크로프로세서는 단지 마이크로프로세서 자체, 및 제어 레지스터 I/O, 세트(set), 클리어(clear), 비교 등의 제어만을 관리한다. 마이크로프로세서는 제어 레지스터들에 의해 제어된 주변 장치들의 타입은 고려하지 않는다. 따라서, 주변 장치의 제어 기능들이 변경될 때 주변 장치들을 제어하기 위한 명령들을 보정할 필요가 없다.

제1도에 도시된 바와 같이, 본 고안의 간접-디코딩 제어 디바이스는 통상 명령 디코딩 회로(1)를 포함한다. 명령 코드들은 명령 디코딩 회로(1)에 입력되어 처리된다. 그 후 명령 디코딩 회로(1)는 다수의 제어 신호들을 출력한다. 본 고안에 따르면, 제어 신호들은 2개의 부분들로 분할되는데, 한 부분은 마이크로프로세서(3)를 제어하기 위한 것이고, 다른 부분은 주변 장치(2)를 제어하기 위한 것이다.

제1도에서, 마이크로프로세서(3) 및 주변 장치(2)의 제어 신호들은 개별적으로 배치된다. 명령 디코딩 회로(1) 및 주변 장치(2)는 제2도에 도시된 바와 같이 제어 레지스터(4)에 의해 더 분리된다.

제어 신호들의 배치에 따라, 마이크로프로세서(3)는 마이크로프로세서 자체 및 제어 레지스터(4)의 I/O, 세트, 클리어, 비교 등의 제어를 관리하지만, 제어 레지스터(4)에 의해 제어된 주변 장치(2)의 타입은 고려하지 않는다. 주변 장치(2)는 제어 레지스터(4)의 제어를 수신하고 제어 레지스터(4)의 개별 비트들로 표현된 의도(meaning)에 따라 작동한다. 그 결과는 제어 레지스터(4)에 다시 기록된다.

상술된 방법에 따라, 주변 장치(2)가 변경되면, 제어 레지스트(4)의 개별 비트들로 표현된 정의들만이 재정의될 필요가 있다. 이 재정의된 비트들은 그 후 주변 장치(2)를 제어하는데 사용될 수 있다. 마이크로프로세서 부분에 있는 구성 소자들은 변경되지 않기 때문에, 변경될 필요가 없다. 마이크로프로세서가 변경될 필요가 있을 경우, 이것은 주변 장치(2)에 영향을 주지 않는다. 따라서, 고려되어야만 하는 요인들은 감소되고, 게다가, 주변 장치(2)가 변경되지 않음으로써, 실수할 가능성은 매우 감소된다. 또한, 주변 장치(2)는 독립적으로 작동할 수 있어서, 이식(implantation)의 능력을 매우 증가시킨다.

본 고안의 특정 특징들 및 속성들은 다음 구현에서 보다 명백히 도시되고 설명된다.

표 I-IV를 참조하면, 주변기능들이 변경될 필요가 있을 때, 예를 들어, 타이머 기능이 추가될 필요가 있을 때, 명령들은 그에 따라 변경되어야만 한다. 표 I은 타이머 기능이 추가될 경우의 4개의 명령 정의들은 설명한다.

[표 I]

표 II는 타이머의 온/오프(ON/OFF)에 대한 정의들을 제공한다.

[표 II]

표 III은 추가될 명령들에 대한 명령 표의 배치를 도시하는 명령 표이다. 종래의 기술들에서, 명령 표는 추가된 새로운 명령들을 수용하기 위해 재정렬(고유명령들의 조정 또는 심지어는 삭제)되어야만 한다.

[표 III]

제12도의 점선 블럭은 종래의 디코딩 제어 디바이스에서의 타이머 기능의 추가에 대한 논리 회로의 변경을 도시한 것이다.

표 IV는 제12도 및 표 I-III에 도시된 디코딩 회로를 재설계한 후의 타이머 기능에 대한 정의이다.

[표 IV]

상술된 변경에 있어서, 제12도에 도시된 디코딩 회로에 대한 조정은 실수할여지가 크다는 것을 주지하자. 이것은 디코딩 회로가 마이크로프로세서의 핵심부이기 때문이다. 일단 변경되면, 타이밍 및 레이아웃은 재평가되어야만 하거나, 또는 IC가 비정상적으로 작동하게 될 것이다. 공지된 기술들에 있어서, 주변 장치가 일단 변경되면, 상술된 조정 과정들은 반복되어야만 하고, 그렇게 함으로써 동일하게 IC 성능이 비정상적이게 될 위험을 무릅쓰게 된다.

대조적으로, 본 고안의 간접-디코딩 제어 디바이스에 다르면, 제2도 및 제3도에 도시된 바와 같이, 마이크로프로세서(3)는 주변 장치(2)를 직접적으로 제어하지 않지만 그 대신 버퍼 수단으로서 한 집합의 레지스터(4)들을 사용한다. 버퍼 수단은 전체 마이크로프로세서를 2개의 부분들 - 핵심부 및 주변부 - 로 분할한다.

제4도를 참조하면, 핵심부내에서, 마이크로프로세서는 레지스터(4)로부터 판독하고 레지스터에 기록하는데, 마이크로프로세서의 항구성(constancy)은 실수할 가능성을 감소시킨다.

제5도를 참조하면, 주변부 내에서, 주변 장치는 레지스터(4)에 의해서만 제어된다. 주변부는 레지스터로부터 판독 도는 레지스터에 기록하는데 사용된 마이크로프로세서의 타입에 영향을 받지 않는다. 따라서, 재설계 없이 다수의 마이크로 프로세서들에게 응용될 수 있다.

핵심부는 한 집합의 레지스터들하고만 접촉한다. 주변부가 상이할 때, 대응 비트들의 정의들도 또한 상이하다. 프로그램 설계 중에, 레지스터들의 R/W만이 정의될 필요가 있다. 하드웨어 회로에 관한 한, 어느 주변부가 사용되는가에 관계없이, 핵심부는 변경되지 않을 수 있다. 따라서, 핵심부가 적합하게 동작된다고 증명되면, 조정될 필요가 없고, 따라서 실수할 가능성의 감소된다.

주변부에 있어서, 제어 신호들은 제어 레지스터들로부터 발생되고, 레지스터 신호들이 정의, 판독 및 기록되는 방법은 주변 장치와 완전히 무관하다. 주변 장치에 필요한 모든 것은 레지스터들(4)로부터의 대응 제어 신호들에 따라서 작동한다. 따라서, 이식의 능력이 증가될 수 있다. 동일한 주변 장치의 상이한 응용들을 위한 재설계가 필요하지 않다. 이것은 설계의 시간 및 비용을 절약할 뿐만 아니라 실수할 가능성도 감소시킨다.

제6a도 및 제6b도는 본 고안의 간접-디코딩 제어 디바이스의 상세한 회로도이다. 이 회로는 레지스터들에서의 모든 R/W 신호들을 디코딩할 책임이 있다. TMRCKT가 마이크로프로세서 회로에 추가된 후에 TMRCKT를 제어하기 위해, 상술된 레지스터 회로들의 R/W 신호들의 2개의 집합으로 된 디코딩 회로들이 REGDEC에 추가된다. 사실상, 이러한 디코딩 회로들은 모든 주변 회로들에 걸쳐 분포될 수 있다. 따라서, 레지스터들의 모든 어드레스 라인들은 각 주변부에 도달되어야만 한다. 제7도는 제6a도 및 제6b도의 REGD의 블럭 분포 회로도이다.

제8도는 타이머 회로의 상부도를 도시한 것이다. 타이머를 제어하기 위해, R13 및 R14의 R/W 신호들(R13R23TB, R14R23TB, R13W234T, R14W234T)이 풀 아웃(pulled out)된다.

제9도는 타이머의 회로도를 도시한 것이다. 회로는 레지스터들의 2개의 집합들을 포함하는데, 하나는 타이머(TMR)를 위한 것이고, 다른 하나는 제어 레지스터(회로의 우상부에 도시된 래치들의 행)를 위한 것으로, 레지스터 어드레스들은 R13 및 R14이다.

제10도는 제9도의 타이머 회로에 도시된 TMR의 블럭도를 도시한 것이다.

본 분야에 숙력된 자들은, 상술된 예들의 설명 및 도면들을 본 후에, 본 고안의 범위를 벗어나지 않는 범위 내에서 본 고안을 변경할 수 있을 것이다.

Claims (3)

1. 마이크로프로세서 시스템에서 사용된 간접-디코딩 제어 디바이스에 있어서,

   마이크로프로세서 및 다수의 주변 장치들에 각각 다수의 제어 신호들을 출력하는 입력 명령들을 디코드하는 명령 디코딩 회로;

   상기 명령 디코딩 회로로부터 출력된 상기 제어 신호들을 관리하고 상기 명령 디코딩 회로에 명령들을 제공하기 위한 상기 마이크로프로세서; 및

   상기 명령 디코딩 회로 및 상기 주변 장치들 중 한 장치 사이에 각각 배치된 다수의 레지스터들

   을 포함하는데,

   상기 레지스터는 상기 마이크로프로세서 및 상기 주변 장치 사이의 버퍼로서 작동하여서, 결과적으로 상기 마이크로프로세서 제어 및 주변 기능들이 상호 독립적이게 하는

   것을 특징으로 하는 간접-디코딩 제어 디바이스.
2. 제1항에 있어서,

   상기 주변 장치들의 기능들은 상기 레지스터로부터의 개별 바이트들로 표현된는 것을 특징으로 하는 간접-디코딩 제어 디바이스.
3. 제1항에 있어서,

   상기 마이크로프로세서는 상기 마이크로프로세서의 제어 및 상기 레지스터의 I/O, 세트(set), 클리어(clear), 비교 등의 제어를 관리하는 것을 특징으로 하는 간접-디코딩 제어 디바이스.