JP3019554B2 - Gtoサイリスタインバータ - Google Patents

Gtoサイリスタインバータ

Info

Publication number
JP3019554B2
JP3019554B2 JP3298948A JP29894891A JP3019554B2 JP 3019554 B2 JP3019554 B2 JP 3019554B2 JP 3298948 A JP3298948 A JP 3298948A JP 29894891 A JP29894891 A JP 29894891A JP 3019554 B2 JP3019554 B2 JP 3019554B2
Authority
JP
Japan
Prior art keywords
circuit
conversion
gto
command signal
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3298948A
Other languages
English (en)
Other versions
JPH05137346A (ja
Inventor
満 松川
正光 熊澤
孝弥 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP3298948A priority Critical patent/JP3019554B2/ja
Publication of JPH05137346A publication Critical patent/JPH05137346A/ja
Application granted granted Critical
Publication of JP3019554B2 publication Critical patent/JP3019554B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、GTOサイリスタを
スイッチング素子として用いた電圧型のGTOサイリス
タインバータに関するものである。
【0002】
【従来の技術】図4は従来のGTOサイリスタインバー
タの構成を示す回路図である。図4において、1は直流
電圧源、2は還流ダイオード、3は短絡電流上昇率抑制
用の直流リアクトル、4A〜4Dはアノードリアクト
ル、5A〜5DはGTOサイリスタ、6A〜6Dは還流
ダイオードである。7A〜7Dはスナバコンデンサ、8
A〜8Dはダイオード、9A〜9Dは抵抗、10A〜1
0Dはエネルギー吸収用の直列回路を構成する抵抗、1
1A〜11Dはエネルギー吸収用の直列回路を構成する
ダイオード、10は負荷、11は短絡電流検出用の直流
電流検出器、12は直流ヒューズである。
【0003】このように構成された従来のGTOサイリ
スタインバータは、例えばパルス幅変調信号により、G
TOサイリスタ5A〜5Dをスイッチングすることによ
って、負荷10に交流電力を供給するようになってい
る。GTOサイリスタ5A〜5Dのスイッチングによる
変換動作は周知であるので、説明は省略する。このGT
Oサイリスタインバータは、変換動作中において、何ら
かの原因で、例えばGTOサイリスタ5A,5B、もし
くはGTOサイリスタ5C,5Dが同時にオンとなって
電源短絡状態となる場合がある。この場合に、電流IS
は急激に増大することになる。電流IS が予め設定した
しきい値電流IS1を超えたことを直流電流検出器11が
検出したときに、GTOサイリスタ5A〜5Dへのゲー
ト信号を遮断してGTOサイリスタ5A〜5Dを遮断す
ることにより、回路の保護を図っている。
【0004】
【発明が解決しようとする課題】しかしながら、GTO
サイリスタ5A〜5Dの遮断、つまりGTOサイリスタ
5A〜5Dに対するオフ信号の発生のタイミングは、最
小オンパルス時間Tmin の確保という制限から、短絡の
発生つまり電流IS がしきい値電流IS1を超えてからG
TOサイリスタ5A〜5Dを遮断させるまで、最小オン
パルス時間Tmin 以上遅らせる必要がある。
【0005】したがって、GTOサイリスタ5A〜5D
の遮断直前に流れる電流IS は電流値IS2まで上昇する
ことになる。この電流値IS2は、GTOサイリスタ5A
〜5Dの破壊防止のため、GTOサイリスタ5A〜5D
の可制御電流値(トランジスタにおけるコレクタ電流の
最大定格値に相当するものを、GTOサイリスタで一般
に、このように表現する。以下、同様)以下に抑えなけ
ればならない。このために従来例では、直流リアクトル
3を直流電圧源1からの給電経路中に介挿し、電流上昇
率を抑えるようにしている。したがって、直流リアクト
ル3をできる限り小型化するには、最終遮断電流、つま
り電流値IS2をGTOサイリスタ5A〜5Dの可制御電
流値の近辺まで大きくしなければならない。
【0006】一方、GTOサイリスタ5A〜5Dに並列
に接続されたスナバ回路中のスナバコンデンサ7A〜7
Dの静電容量は、図5に示すようにGTOサイリスタ5
A〜5Dの最終の遮断電流にほぼ比例し、この遮断電流
が大きいとスナバコンデンサ7A〜7Dの静電容量も大
きく設定する必要がある。また、スナバ回路の損失は、
直流電源電圧が同じであるなら、スナバコンデンサ7A
〜7Dの静電容量に比例し、スナバコンデンサ7A〜7
Dの静電容量が大きいほど大きくなる。したがって、ス
ナバ回路の損失は、GTOサイリスタ5A〜5Dの遮断
電流にほぼ比例し、遮断電流が大きいほど大きくなる。
【0007】図4に示す従来のGTOサイリスタインバ
ータでは、平常時に負荷電流を遮断するだけでなく、G
TOサイリスタ5A〜5Dで短絡電流をも遮断する構成
であり、短絡時にGTOサイリスタ5A〜5Dの最大定
格の電流を遮断する点を考慮に入れてスナバコンデンサ
7A〜7Dの静電容量を設定する必要がある。つまり、
大容量のスナバコンデンサ7A〜7Dが必要である。こ
のため平常時には、過大な静電容量のスナバコンデンサ
7A〜7Dのために、スナバ回路の損失がきわめて大き
くなるという問題があった。
【0008】この発明の目的は、上記問題点に鑑み、小
型化を図り、かつスナバ回路の損失を低減して総合効率
を高めることができるGTOサイリスタインバータを提
供することである。
【0009】
【課題を解決するための手段】この発明のGTOサイリ
スタインバータは、第1および第2の変換用GTOサイ
リスタの直列回路に第3および第4の変換用GTOサイ
リスタの直列回路を並列接続し、第1,第2,第3およ
び第4の変換用GTOサイリスタにそれぞれ第1のスナ
バ回路を並列に接続するとともに第1の還流ダイオード
をそれぞれ逆並列接続したブリッジ回路と、このブリッ
ジ回路に接続した直流電圧源と、第1および第2の変換
用GTOサイリスタの接続点と第3および第4の変換用
GTOサイリスタの接続点との間に接続した負荷と、第
1ないし第4の変換用GTOサイリスタに対するオン指
令信号およびオフ指令信号を発生する変換用オンオフ指
令信号発生回路と、この変換用オンオフ指令信号発生回
路から発生する第1ないし第4の変換用GTOサイリス
タに対するオン指令信号およびオフ指令信号に基づいて
第1ないし第4の変換用GTOサイリスタをオンオフ駆
動する第1のゲート駆動回路と、直流電圧源からブリッ
ジ回路への給電路中に挿入接続された短絡電流遮断用G
TOサイリスタと、この短絡電流遮断用GTOサイリス
タに並列接続した第2のスナバ回路と、短絡電流遮断用
GTOサイリスタに逆並列接続した第2の還流ダイオー
ドと、短絡電流遮断用GTOサイリスタに対するオン指
令信号およびオフ指令信号を発生する短絡電流遮断用オ
ンオフ指令信号発生回路と、この短絡電流遮断用オンオ
フ指令信号発生回路から発生する短絡電流遮断用GTO
サイリスタに対するオン指令信号およびオフ指令信号に
基づいて短絡電流遮断用GTOサイリスタをオンオフ駆
動する第2のゲート駆動回路とを備えたものであり、変
換用オンオフ指令信号発生回路から第1および第4の変
換用GTOサイリスタに対するオン指令信号が同時に発
生した時ならびに、第2および第3の変換用GTOサイ
リスタに対するオン指令信号が同時に発生した時にそれ
ぞれ短絡電流遮断用オンオフ指令信号発生回路により短
絡電流遮断用GTOサイリスタに対するオン指令信号を
発生するようにしたものである。
【0010】
【作用】この発明の構成によれば、短絡電流遮断用GT
Oサイリスタで短絡電流を遮断し、変換用GTOサイリ
スタは変換動作のために負荷電流を断続するだけであ
り、変換用GTOサイリスタの遮断電流が小さいので、
変換用GTOサイリスタに付設される第1のスナバ回路
の構成要素であるスナバコンデンサの静電容量を小さく
設定することができ、スナバコンデンサによる第1のス
ナバ回路の損失を少なくすることができる。
【0011】また、短絡電流遮断用GTOサイリスタは
遮断電流が大きいので、付設される第2のスナバ回路の
構成要素であるスナバコンデンサの静電容量を大きくす
る必要があるが、短絡電流遮断用GTOサイリスタが平
常時は導通状態であってスナバコンデンサの充電動作が
行われないので、スナバコンデンサによる第2のスナバ
回路の損失は実質的に零にすることができる。
【0012】また、短絡電流遮断用GTOサイリスタに
は、第1および第4の変換用GTOサイリスタを通して
負荷に力行モードの電流が流れる毎ならびに、第2およ
び第3の変換用GTOサイリスタを通して負荷に力行モ
ードの電流が流れる毎に直流電圧源から断続的に直流電
流が流れるが、この短絡電流遮断用GTOサイリスタに
断続的な直流電流が流れ始める毎に第2のゲート駆動回
路から短絡電流遮断用GTOサイリスタのゲートにハイ
ゲート電流を流す必要があり、このためには短絡電流遮
断用オンオフ指令信号発生回路は、第1および第4の変
換用GTOサイリスタを通して負荷に力行モードの電流
が流れ始めるタイミングならびに、第2および第3の変
換用GTOサイリスタを通して負荷に力行モードの電流
が流れるタイミングに同期して短絡電流遮断用GTOサ
イリスタに対するオン指令信号を発生する必要がある。
【0013】このような負荷に力行モードの電流が流れ
るタイミングに同期した短絡電流遮断用GTOサイリス
タに対するオン指令信号を作成するのに、短絡電流遮断
用オンオフ指令信号発生回路は、変換用オンオフ指令信
号発生回路から発生する第1ないし第4の変換用GTO
サイリスタに対するオン指令信号に基づき、第1および
第4の変換用GTOサイリスタに対するオン指令信号が
同時に発生した時ならびに、第2および第3の変換用G
TOサイリスタに対するオン指令信号が同時に発生した
時にそれぞれ短絡電流遮断用GTOサイリスタに対する
オン指令信号を発生するようにしたため、変換用オンオ
フ指令信号発生回路により発生するオン指令信号を論理
処理するだけの簡単な回路で、短絡電流遮断用GTOサ
イリスタに対するオン指令信号を得ることができる。
【0014】
【実施例】以下、この発明の一実施例を図面を参照しな
がら説明する。図1はこの発明の一実施例のGTOサイ
リスタインバータの構成を示す回路図である。このGT
Oサイリスタインバータは、直流電圧源1に短絡電流遮
断用GTOサイリスタ14および還流ダイオード2の逆
並列回路と直流ヒューズ12とを直列に介して、アノー
ドリアクトル4A,4Bおよび第1,第2の変換用GT
Oサイリスタ5A,5Bの直列回路を接続し、アノード
リアクトル4A,4Bおよび第1,第2の変換用GTO
サイリスタ5A,5Bの直列回路と並列にアノードリア
クトル4C,4Dおよび第3,第4の変換用GTOサイ
リスタ5C,5Dの直列回路を接続している。また、第
1,第2の変換用GTOサイリスタ5A,5Bの接続点
と、第3,第4の変換用GTOサイリスタ5C,5Dの
接続点との間に負荷10を接続している。また、アノー
ドリアクトル4A,4B,4Cおよび4Dには、エネル
ギー吸収用の抵抗10A,10B,10Cおよび10D
とダイオード11A,11B,11Cおよび11Dとか
らなる直列回路を並列に接続している。そして、第1の
変換用GTOサイリスタ5Aには、還流ダイオード6A
が逆並列接続され、スナバコンデンサ13A,ダイオー
ド8Aおよび抵抗9Aからなるスナバ回路19Aが並列
接続されている。同様に、第2の変換用GTOサイリス
タ5Bには還流ダイオード6Bとスナバコンデンサ13
B,ダイオード8Bおよび抵抗9Bからなるスナバ回路
19Bとが、また第3の変換用GTOサイリスタ5Cに
は還流ダイオード6Cとスナバコンデンサ13C,ダイ
オード8Cおよび抵抗9Cからなるスナバ回路19Cと
が、また第4の変換用GTOサイリスタ5Dには還流ダ
イオード6Dとスナバコンデンサ13D,ダイオード8
Dおよび抵抗9Dからなるスナバ回路19Dとが、各々
接続されている。
【0015】また、還流ダイオード2を逆並列に接続し
た短絡電流遮断用GTOサイリスタ14には、スナバコ
ンデンサ15,ダイオード16および抵抗17からなる
スナバ回路19Eを並列接続している。また、第1ない
し第4の変換用GTOサイリスタ5A〜5Dのゲートに
は、第1のゲート駆動回路(図示せず)を接続し、この
第1のゲート駆動回路には、変換用オンオフ指令信号発
生回路(図示せず)を接続している。変換用オンオフ指
令信号発生回路は、第1ないし第4の変換用GTOサイ
リスタ5A〜5Dに対するオン指令信号およびオフ指令
信号を発生するものである。また、第1のゲート駆動回
路は、変換用オンオフ指令信号発生回路から発生するオ
ン指令信号およびオフ指令信号に基づいて第1ないし第
4の変換用GTOサイリスタ5A〜5Dをオンオフ駆動
するものである。
【0016】また、短絡電流遮断用GTOサイリスタ1
4のゲートには、第2のゲート駆動回路24を接続し、
この第2のゲート駆動回路24には、短絡電流遮断用オ
ンオフ指令信号発生回路23を接続している。短絡電流
遮断用オンオフ指令信号発生回路23は、短絡電流遮断
用GTOサイリスタ14に対するオン指令信号およびオ
フ指令信号を発生するものである。また、第2のゲート
駆動回路24は、短絡電流遮断用オンオフ指令信号発生
回路23から発生するオン指令信号およびオフ指令信号
に基づいて短絡電流遮断用GTOサイリスタ14をオン
オフ駆動するものである。
【0017】このように構成したGTOサイリスタイン
バータでは、平常時は短絡電流遮断用GTOサイリスタ
14が導通するようにゲート駆動されており、短絡電流
遮断用GTOサイリスタ14に還流ダイオード2が逆並
列接続されているので、短絡電流遮断用GTOサイリス
タ14および還流ダイオード2を省いた状態と等価にな
り、第1ないし第4の変換用GTOサイリスタ5A〜5
Dが第1のゲート駆動回路によりオンオフ駆動され、負
荷10に交流電力を供給することになる。このとき、短
絡電流遮断用GTOサイリスタ14のアノード・カソー
ド間には、逆方向電圧として還流ダイオード2のオン電
圧が加えられるとともに、順方向電圧として短絡電流遮
断用GTOサイリスタ14自体のオン電圧が加えられる
のみである。したがって、スナバコンデンサ15には、
平常時には蓄積電荷がほとんど無いことになる。このた
め、スナバコンデンサ15の静電容量を大きくしても、
スナバ回路の損失が増加することはない。
【0018】一方、変換動作中において、何らかの原因
で、例えば第1および第2の変換用GTOサイリスタ5
A,5B、もしくは第3および第4の変換用GTOサイ
リスタ5C,5Dが同時にオンとなって電源短絡状態と
なった場合には、電流IS が急激に増大する。電流IS
が予め設定したしきい値電流IS1を超えたことを直流電
流検出器11が検出したときに、短絡電流遮断用GTO
サイリスタ14が導通状態であれば、第2のゲート駆動
回路24により短絡電流遮断用GTOサイリスタ14を
オフ駆動し、短絡電流遮断用GTOサイリスタ14を遮
断してその後のオン駆動を行わない。また、このとき、
変換用GTOサイリスタ5A〜5Dへのゲート信号につ
いては、そのまま継続して供給し、変換用GTOサイリ
スタ5A〜5Dのオンオフ駆動は持続させる。したがっ
て、最小オンパルス時間の確保の点についても全く問題
はない。
【0019】このように、短絡電流は短絡電流遮断用G
TOサイリスタ14で遮断するので、第1ないし第4の
変換用GTOサイリスタ5A〜5Dを遮断する必要がな
い。したがって、第1ないし第4の変換用GTOサイリ
スタ5A〜5Dにそれぞれ付設したスナバコンデンサ1
3A〜13Dの静電容量は、平常時に負荷10に流れる
電流のピーク値に相当する遮断電流に基づいて設定すれ
ばよく、スナバコンデンサ13A〜13Dの静電容量は
小さく設定することが可能となり、スナバコンデンサ1
3A〜13Dによるスナバ回路の損失を低減することが
できる。
【0020】また、短絡電流遮断用GTOサイリスタ1
4は平常時は導通状態であってスナバコンデンサ15の
充電動作が行われないので、スナバコンデンサ15によ
るスナバ回路の損失は実質的に零にすることができる。
したがって、両スナバ回路の損失は小さいものとするこ
とができ、総合効率を高めることができる。また、従来
例のような直流リアクトル3を用いず、短絡電流遮断用
GTOサイリスタ14およびスナバ回路を用いているた
め、小型化を図ることができる。
【0021】次に、図1,図2および図3を参照しなが
ら、第1および第2のゲート駆動回路22,24,変換
用オンオフ指令信号発生回路21および短絡電流遮断用
オンオフ指令信号発生回路23について説明する。ここ
で、短絡電流遮断用GTOサイリスタ14には、第1お
よび第4の変換用GTOサイリスタ5A,5Dを通して
負荷10に力行モードの電流が流れる毎ならびに、第2
および第3の変換用GTOサイリスタ5B,5Cを通し
て負荷10に力行モードの電流が流れる毎に直流電圧源
1から断続的に直流電流が流れるが、この短絡電流遮断
用GTOサイリスタ14に断続的な直流電流が流れ始め
る毎に第2のゲート駆動回路24から短絡電流遮断用G
TOサイリスタ14のゲートに、定常ゲート電流よりも
大きいハイゲート電流を流す必要があり、このために短
絡電流遮断用オンオフ指令信号発生回路23は、第1お
よび第4の変換用GTOサイリスタ5A,5Dを通して
負荷10に力行モードの電流が流れ始めるタイミングな
らびに、第2および第3の変換用GTOサイリスタ5
B,5Cを通して負荷10に力行モードの電流が流れる
タイミングに同期して短絡電流遮断用GTOサイリスタ
14に対するオン指令信号を発生する必要がある。
【0022】図2はこの発明の一実施例のGTOサイリ
スタインバータを構成する第1および第2のゲート駆動
回路と、変換用オンオフ指令信号発生回路と、短絡電流
遮断用オンオフ指令信号発生回路とを示すブロック図で
ある。図2において、21は変換用オンオフ指令信号発
生回路、22は第1ないし第4の変換用GTOサイリス
タ5A〜5Dをオンオフ駆動する第1のゲート駆動回
路、23は短絡電流遮断用オンオフ指令信号発生回路、
24は短絡電流遮断用GTOサイリスタ14をオンオフ
駆動する第2のゲート駆動回路である。
【0023】図2に示すように、変換用オンオフ指令信
号発生回路21は、第1ないし第4の変換用GTOサイ
リスタ5A〜5Bに対する4つのオン指令信号ONF1
〜ONF4 およびオフ指令信号(図示せず)を出力す
る。第1のゲート駆動回路22はオン指令信号ONF1
〜ONF4 およびオフ指令信号に基づいて第1ないし第
4の変換用GTOサイリスタ5A〜5Dをオンオフ駆動
する。
【0024】また、オン指令信号ONF1 〜ONF
4 は、2個のAND回路AN1 ,AN2 およびOR回路
OR1 からなる短絡電流遮断用オンオフ指令信号発生回
路23にも入力される。これにより、短絡電流遮断用オ
ンオフ指令信号発生回路23は短絡電流遮断用GTOサ
イリスタ14に対するオン指令信号ONF5 を発生す
る。第2のゲート駆動回路24は、オン指令信号ONF
5 に基づいて短絡電流遮断用GTOサイリスタ14をオ
ン駆動する。なお、短絡電流遮断用オンオフ指令信号発
生回路23が短絡電流遮断用GTOサイリスタ14に対
するオフ指令信号を発生するのは、前述のように図1に
示す電流IS が予め設定したしきい値電流IS1を超えた
ことを直流電流検出器11が検出したときであり、これ
により、短絡電流遮断用GTOサイリスタ14はオフ駆
動される。
【0025】また、図3は図1のGTOサイリスタイン
バータの動作を説明するための各部のタイムチャートで
ある。図3(a)には、パルス幅変調のためのレファレ
ンス電圧VREF ,位相が180度異なる2つの三角波電
圧VC1,VC2および力率が零のときの電流I(実線)の
各波形を示している。
【0026】また、図3(b)〜(e)は変換用オンオ
フ指令信号発生回路21から発生するオン指令信号ON
1 〜ONF4 であり、図3(b)は第1の変換用GT
Oサイリスタ5Aに対するオン指令信号ONF1 、同図
(c)は第2の変換用GTOサイリスタ5Bに対するオ
ン指令信号ONF2 、同図(d)は第3の変換用GTO
サイリスタ5Cに対するオン指令信号ONF3 、同図
(e)は第4の変換用GTOサイリスタ5Dに対するオ
ン指令信号ONF4 を示している。なお、第1ないし第
4の変換用GTOサイリスタ5A〜5Dに対するオフ指
令信号は同図(b)〜(e)の波形をそれぞれ反転した
波形である。
【0027】また、図3(f)には、短絡電流遮断用オ
ンオフ指令信号発生回路23から発生するオン指令信号
ONF5 を示している。また、図3(g)には還流ダイ
オード6Aに流れる電流D1 、同図(h)には還流ダイ
オード6Bに流れる電流D2 、同図(i)には還流ダイ
オード6Cに流れる電流D3 、同図(j)には還流ダイ
オード6Dに流れる電流D4 を示している。
【0028】また、図3(k)には図1に示す電流IDC
を示している。また、図3(b)から図3(k)までの
各図において、パルス信号波形の内部を黒く塗り潰して
あるところは、GTOサイリスタインバータが還流モー
ドで動作している期間を示し、パルス信号波形の内部に
クロスハッチングを施してあるところは、GTOサイリ
スタインバータが回生モードで動作している期間を示
し、パルス信号波形の内部に通常のハッチングを施して
あるところは、GTOサイリスタインバータが力行モー
ドで動作している期間を示している。
【0029】また、図3(b)から図3(e)までの各
図において、パルス信号波形の内部が白くなっていると
ころは、第1ないし第4の変換用GTOサイリスタ5A
〜5Dをオン駆動しているが、第1ないし第4の変換用
GTOサイリスタ5A〜5Dに電流は流れず、第1ない
し第4の変換用GTOサイリスタ5A〜5Dに逆並列接
続した還流ダイオード6A〜6Dに電流が流れている期
間を示している。
【0030】図2に示すように、短絡電流遮断用オンオ
フ指令信号発生回路23を構成するAND回路AN1
は、変換用オンオフ指令信号発生回路21から図3
(b)に示す第1の変換用GTOサイリスタ5Aに対す
るオン指令信号ONF1 および図3(e)に示す第4の
変換用GTOサイリスタ5Dに対するオン指令信号ON
4 を入力し、このAND回路AN1 の出力をOR回路
OR1 に入力する。また、AND回路AN2 には、変換
用オンオフ指令信号発生回路21から図3(c)に示す
第2の変換用GTOサイリスタ5Bに対するオン指令信
号ONF2 および図3(d)に示す第3の変換用GTO
サイリスタ5Cに対するオン指令信号ONF 3 を入力
し、このAND回路AN2 の出力をOR回路OR1 に入
力する。これにより、OR回路OR1 の出力すなわち、
短絡電流遮断用オンオフ指令信号発生回路23の出力と
して図3(f)に示すオン指令信号ONF5 を得る。
【0031】したがって、短絡電流遮断用オンオフ指令
信号発生回路23は、第1および第4の変換用GTOサ
イリスタ5A,5Dに対するオン指令信号ONF1 ,O
NF 4 が同時に発生した時ならびに、第2および第3の
変換用GTOサイリスタ5B,5Cに対するオン指令信
号ONF2 ,ONF3 が同時に発生した時にそれぞれ短
絡電流遮断用GTOサイリスタ14に対するオン指令信
号ONF5 を発生させることとなる。すなわち、短絡電
流遮断用オンオフ指令信号発生回路23は、第1および
第4の変換用GTOサイリスタ5A,5Dを通して負荷
10に力行モードの電流が流れ始めるタイミングならび
に、第2および第3の変換用GTOサイリスタ5B,5
Cを通して負荷10に力行モードの電流が流れるタイミ
ングに同期して短絡電流遮断用GTOサイリスタ14に
対するオン指令信号ONF5 を発生させることとなり、
上述のように変換用オンオフ指令信号発生回路21によ
り発生したオン指令信号ONF1 〜ONF4 を論理処理
するだけの簡単な回路でオン指令信号ONF5 を作成し
て第2のゲート駆動回路24に入力することで、短絡電
流遮断用GTOサイリスタ14に断続的な直流電流が流
れ始める毎に第2のゲート駆動回路24から短絡電流遮
断用GTOサイリスタ14のゲートにハイゲート電流を
流すことが可能となる。
【0032】なお、この実施例では単相のGTOサイリ
スタインバータを説明したが、この発明を3相のGTO
サイリスタインバータにも適用できることは言うまでも
ない。
【0033】
【発明の効果】この発明のGTOサイリスタインバータ
によれば、短絡電流遮断用GTOサイリスタで短絡電流
を遮断し、変換用GTOサイリスタは変換動作のために
負荷電流を断続するだけであって変換用GTOサイリス
タの遮断電流が小さいので、変換用GTOサイリスタに
付設されるスナバ回路の構成要素のスナバコンデンサの
静電容量を小さく設定することができ、スナバコンデン
サによるスナバ回路の損失を少なくすることができる。
【0034】また、短絡電流遮断用GTOサイリスタは
遮断電流が大きいので、付設されるスナバ回路の構成要
素のスナバコンデンサの静電容量を大きくする必要があ
るが、短絡電流遮断用GTOサイリスタは平常時は導通
状態であってスナバコンデンサの充電動作が行われない
ので、スナバコンデンサによるスナバ回路の損失は実質
的に零にすることができる。したがって、両スナバ回路
の損失は小さいものとすることができ、総合効率を高め
ることができる。
【0035】また、従来例のような直流リアクトルを用
いず、短絡電流遮断用GTOサイリスタおよびスナバ回
路を用いているため、小型化を図ることができる。ま
た、負荷に力行モードの電流が流れるタイミングに同期
した短絡電流遮断用GTOサイリスタに対するオン指令
信号を作成するのに、短絡電流遮断用オンオフ指令信号
発生回路は、変換用オンオフ指令信号発生回路から発生
する第1ないし第4の変換用GTOサイリスタに対する
オン指令信号に基づき、第1および第4の変換用GTO
サイリスタに対するオン指令信号が同時に発生した時な
らびに、第2および第3の変換用GTOサイリスタに対
するオン指令信号が同時に発生した時にそれぞれ短絡電
流遮断用GTOサイリスタに対するオン指令信号を発生
させるようにしたため、変換用オンオフ指令信号発生回
路により発生するオン指令信号を論理処理するだけの簡
単な回路で、短絡電流遮断用GTOサイリスタに対する
オン指令信号を作成し、第2のゲート駆動回路に入力す
ることで、短絡電流遮断用GTOサイリスタに断続的な
直流電流が流れ始める毎に第2のゲート駆動回路から短
絡電流遮断用GTOサイリスタのゲートにハイゲート電
流を流すことが可能となる。
【図面の簡単な説明】
【図1】この発明の一実施例のGTOサイリスタインバ
ータの構成を示す回路図である。
【図2】同GTOサイリスタインバータを構成する第1
および第2のゲート駆動回路と、変換用オンオフ指令信
号発生回路と、短絡電流遮断用オンオフ指令信号発生回
路とを示すブロック図である。
【図3】図1のGTOサイリスタインバータの動作を説
明するための各部のタイムチャートである。
【図4】従来のGTOサイリスタインバータの構成を示
す回路図である。
【図5】スナバコンデンサの静電容量とピーク遮断電流
の関係を示す特性図である。
【符号の説明】
1 直流電圧源 2 還流ダイオード 5A 第1の変換用GTOサイリスタ 5B 第2の変換用GTOサイリスタ 5C 第3の変換用GTOサイリスタ 5D 第4の変換用GTOサイリスタ 6A〜6D 還流ダイオード 10 負荷 14 短絡電流遮断用GTOサイリスタ 19A 〜19E スナバ回路 21 変換用オンオフ指令信号発生回路 22 第1のゲート駆動回路 23 短絡電流遮断用オンオフ指令信号発生回路 24 第2のゲート駆動回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H02M 7/48 H02M 7/48 K (58)調査した分野(Int.Cl.7,DB名) H02M 7/515 H02H 7/122 H02H 9/00 H02M 1/00 H02M 1/06 H02M 7/48

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1および第2の変換用GTOサイリス
    タの直列回路に第3および第4の変換用GTOサイリス
    タの直列回路を並列接続し、前記第1,第2,第3およ
    び第4の変換用GTOサイリスタにそれぞれ第1のスナ
    バ回路を並列に接続するとともに第1の還流ダイオード
    をそれぞれ逆並列接続したブリッジ回路と、 このブリッジ回路に接続した直流電圧源と、 前記第1および第2の変換用GTOサイリスタの接続点
    と前記第3および第4の変換用GTOサイリスタの接続
    点との間に接続した負荷と、 前記第1ないし第4の変換用GTOサイリスタに対する
    オン指令信号およびオフ指令信号を発生する変換用オン
    オフ指令信号発生回路と、 この変換用オンオフ指令信号発生回路から発生する前記
    第1ないし第4の変換用GTOサイリスタに対するオン
    指令信号およびオフ指令信号に基づいて前記第1ないし
    第4の変換用GTOサイリスタをオンオフ駆動する第1
    のゲート駆動回路と、 前記直流電圧源から前記ブリッジ回路への給電路中に挿
    入接続された短絡電流遮断用GTOサイリスタと、 この短絡電流遮断用GTOサイリスタに並列接続した第
    2のスナバ回路と、 前記短絡電流遮断用GTOサイリスタに逆並列接続した
    第2の還流ダイオードと、 前記短絡電流遮断用GTOサイリスタに対するオン指令
    信号およびオフ指令信号を発生する短絡電流遮断用オン
    オフ指令信号発生回路と、 この短絡電流遮断用オンオフ指令信号発生回路から発生
    する前記短絡電流遮断用GTOサイリスタに対するオン
    指令信号およびオフ指令信号に基づいて前記短絡電流遮
    断用GTOサイリスタをオンオフ駆動する第2のゲート
    駆動回路とを備え、 前記変換用オンオフ指令信号発生回路から前記第1およ
    び第4の変換用GTOサイリスタに対するオン指令信号
    が同時に発生した時ならびに、前記第2および第3の変
    換用GTOサイリスタに対するオン指令信号が同時に発
    生した時にそれぞれ前記短絡電流遮断用オンオフ指令信
    号発生回路により前記短絡電流遮断用GTOサイリスタ
    に対するオン指令信号を発生するようにしたことを特徴
    とするGTOサイリスタインバータ。
JP3298948A 1991-11-14 1991-11-14 Gtoサイリスタインバータ Expired - Fee Related JP3019554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3298948A JP3019554B2 (ja) 1991-11-14 1991-11-14 Gtoサイリスタインバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3298948A JP3019554B2 (ja) 1991-11-14 1991-11-14 Gtoサイリスタインバータ

Publications (2)

Publication Number Publication Date
JPH05137346A JPH05137346A (ja) 1993-06-01
JP3019554B2 true JP3019554B2 (ja) 2000-03-13

Family

ID=17866257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3298948A Expired - Fee Related JP3019554B2 (ja) 1991-11-14 1991-11-14 Gtoサイリスタインバータ

Country Status (1)

Country Link
JP (1) JP3019554B2 (ja)

Also Published As

Publication number Publication date
JPH05137346A (ja) 1993-06-01

Similar Documents

Publication Publication Date Title
US6392907B1 (en) NPC inverter control system
WO2018158807A1 (ja) 半導体装置、および、電力変換システム
US4570212A (en) Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor
JP3677048B2 (ja) パルス幅変調波の処理方法及びこの方法を応用する装置
JPH057950B2 (ja)
WO1996000463A1 (fr) Detecteur de defaillance pour convertisseur de puissance auto-commute sur une source de tension
JP3019554B2 (ja) Gtoサイリスタインバータ
JP2005328668A (ja) 自己消弧形半導体素子の駆動回路
JP2001314081A (ja) Ac−dcコンバータ
JP2619165B2 (ja) 電力変換装置
JP3019555B2 (ja) Gtoサイリスタインバータ
JPH06113559A (ja) Gtoインバータ回路
WO2023095830A1 (ja) スイッチング回路、インバータ回路
JP3117457B2 (ja) スナバ回路
EP0062348A2 (en) Method of halting a pulse width modulation inverter
JPH0667176B2 (ja) ゲートターンオフサイリスタ装置
JPH11275873A (ja) 共振形インバータ装置
JP2528811B2 (ja) 電力変換装置
JP3045301B2 (ja) スイッチング素子の損失回収回路
JP2549101B2 (ja) 電力変換装置
JP2718857B2 (ja) 電力変換装置
JP3491654B2 (ja) 電力変換装置のpwm制御方法
JPS589517Y2 (ja) インバ−タ装置
JP3068966B2 (ja) スナバエネルギ回生装置
JPH01198277A (ja) 半導体電力変換装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees