JP3004710B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、液晶表示装置に関し、例えば薄膜（TF
T）トランジスタを用いたアクティブマトリックス構成
の液晶表示パネルを用いたものに利用して有効な技術に
関するものである。

〔従来の技術〕

TFTを搭載したアクティブマトリックス構成の液晶装
置に関しては、例えば、日経マグロウヒル社、1984年９
月10日付『日経エレクトロニクス』頁211等がある。

なお、電源遮断時に画素の電荷を放電させる先行技術
には特開平１−170986号公報がある。

しかし、上記先行技術は、電源遮断後一定時間ゲート
電圧をアクティブレベルに保持するものであり、共通電
極に放電経路を設け放電する構成までは考慮されていな
かった。

〔発明が解決しようする課題〕

従来の液晶表示装置では、信頼性向上等のめたにパネ
ルインピーダンスを高くする方向に技術開発が行われて
いる。このようにパネルインピーダンスを高くすると、
次のような問題の生じることが本願発明者の研究によっ
て明らかにされた。すなわち、電源遮断時には液晶表示
パネルの各画素には電源遮断直前の画素信号が蓄積され
ており、上記のようなパネルインピーダンスが高くなる
とその放電に数時間も費やすようになってしまう。この
ことは、電源の再投入時に前の画面が浅く残って表示品
質を悪くすることの他、電源遮断中において液晶に直流
電圧が加わることとなって液晶の寿命を短くし信頼性に
欠けるという問題が生じる。

この発明の目的は、表示品質と信頼性の向上を図った
液晶表示装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
液晶表示装置において、画素電極と共通電極と液晶とよ
りなる液晶表示パネルと、上記液晶表示パネルに電圧を
供給する駆動回路と、電源遮断時に上記共通電極を画素
電極と同電位にする放電経路とを具備し、上記放電経路
は電源の遮断を検出する回路と、上記共通電極の電位を
放電する放電回路とを有し、上記液晶表示パネル表示中
の上記放電回路の抵抗値は電源遮断時の抵抗値よりも高
くする。

また、液晶表示装置において、画素電極と第１の共通
電極と液晶と第２の共通電極と上記画素電極と上記第２
の共通電極の間に形成される付加容量とよりなる液晶表
示パネルと、電源遮断時に上記第１の共通電極を画素電
極と同電位にする第１の放電経路と、電源遮断時に上記
第２の共通電極を画素電極と同電位にする第２の放電経
路とを設ける。

また、液晶表示装置において、複数の画素電極と共通
電極と液晶と各画素電極を選択する複数の走査線と、一
つの画素電極とそれと隣接する走査線の間に形成され
る、付加容量とよりなる液晶表示パネルと、電源遮断時
に上記共通電極を画素電極と同電位にする第１の放電経
路と、電源遮断時に上記走査線を画素電極と同電位にす
る第２の放電経路とを設ける。

〔作 用〕

上記した手段によれば、電源遮断時において各画素の
信号電圧が速やかに放電されるから、表示品質と信頼性
の向上を図ることができる。

〔実施例〕

第１図には、この発明に係る液晶表示装置の一実施例
のブロック図が示されている。同図において、液晶表示
パネルLCDは、横方向に延長される複数の走査線G1ない
しG480と、縦方向に延長される複数の信号線D1ないしDn
を持つ。上記走査線と信号線の各交差点にはそれぞれTF
Tトランジスタと画素電極からなる１つの画素PXが配置
される。

液晶表示パネルLCDは、大まかにいうと、これらの走
査線と信号線及び各交差点に設けられるTFTトランジス
タや画素電極が１枚の透明ガラス基板上に形成され、こ
れに対向して透明なガラス基板に同図に点線で示したよ
うな共通電極を設けてその間に液晶を封入することによ
って形成される。特に制限されないが、共通電極側に
は、カラーフィルタや遮光用ブラックマトリックスパタ
ーン等が形成される。

上記走査線G1ないしG480のうち、奇数番目の走査線電
極G1,G3・・・・G479は、特に制限されないが、左側に
配置される第１の走査線駆動回路GDLにより順次に選択
状態にされる。残りの偶数番目の走査線G2,G4・・・・G
480は、右側に配置される第２の走査線駆動回路GDRによ
り順次に選択状態にされる。すなわち、上記２つの走査
線駆動回路GDLとGDRとにより走査線が交互に選択される
ことにより、走査線G1からG480まで順次に選択されるこ
とになる。これらの走査線駆動回路GDL,GDRは、選択信
号S1及びS2によりその動作が制御され、特に制限されな
いが、図示しない同期信号によってシフト動作を行うシ
フトレジスタ及び駆動回路から構成される。なお、同図
において、液晶表示パネルLCDの左右に、１つの走査線
駆動回路GDL及びGDRを配置しているが、独立した２つの
走査線駆動回路が在るというように限定されるものでは
ない。すなわち、上記走査線駆動回路GDLとGDRは、１つ
の半導体集積回路装置により構成されるものであっても
よい。あるいは、液晶表示パネルの走査線電極を複数に
分割して、各分割された走査線電極に対応して上記回路
GDL及びGDRを持つ複数の半導体集積回路装置を用いるも
のであってもよい。

上記信号線D1ないしDnには、信号線駆動回路DDによ
り、画素信号が供給される。この信号線駆動回路DDは、
シリアルに供給される画素データVDをパラレルに変換し
て、それを保持するラッチ機能を持つシリアル／パラレ
ル変換回路S/P及びその保持情報に従った白／黒レベル
に対応した信号レベルにより信号線を駆動する駆動回路
を持つ。上記シリアル／パラレル変換動作によって、１
水平ライン分の画素データが、シリアルに入力され、そ
れがパラレルに変換され上記各信号線D1ないしDnに対し
て出力される。

このような画素信号のパラレル出力に同期して、走査
線が順次に選択されて上記のように各信号線D1ないしDn
を通して入力された画素信号が走査線の選択レベルによ
りオン状態にされたTFTトランジスタを介して画素電極
に書き込まれて１フィールド間保持される。液晶の交流
駆動のために、次のフィールドでは、極性が逆にされた
画素信号が形成されて同じ画素電極に書き込まれる。

タイミング制御回路TGは、同期信号SYNCを受けて、上
記シリアル／パラレル変換のためのシフトクロックCL及
び上記走査線駆動回路GDL,GDRを動作状態にする選択信
号S1,S2及び図示しないがそのシフト動作に必要なタイ
ミング信号を発生させる。

上記のような正と負の画素信号に対して中点電圧Vcom
が共通電極に供給される。共通電極に印加される電圧Vc
omは、電圧Vccと電圧−Vssとの間に設けられる分圧抵抗
R1,R2により形成され、ボルテージスフォロワ形成にさ
れたバッファアンプBAを介して出力される。そして、こ
のバッファアンプBAの出力と回路の接地電位点との間に
は、消費電力を小さくするために比較的大きな抵抗値に
された抵抗R3が設けられる。この抵抗R3は、電源遮断時
に上記共通電極側を回路の接地電位に接続して各画素の
保持電圧を速やかに放電させるように作用する。

第２図には、１つの画素に着目した場合の等価回路図
が示されている。

液晶表示パネルLCDは、上記両電極間のパネルインピ
ーダンスは高くされ、上記バッファアンプBAも電源遮断
時には大きな出力インピーダンスを持つようにされる。
それ故、放電経路を構成する抵抗R3を設けないと、画素
PXに保持された信号電圧が比較的長い時間残ることとな
る。この実施例では、上記のような抵抗R3の挿入によっ
て、共通電極側は回路の接地電位点に接続される。これ
に対して、画素電極側はTFTトランジスタを通して信号
線Ｄに接続されており、このTFTトランジスタはオフ状
態でも放電経路を構成するのに十分な抵抗値を持ち、信
号線電極は信号駆動回路DD等を通して実質的に回路の接
地電位点が与えられている。これにより、同図に矢印で
示したような放電経路が構成されて画素PXに保持された
信号電圧は速やかに放電される。この放電時間は、せい
ぜい１秒程度になるように上記抵抗R3の抵抗値を選ぶよ
うにすることが望ましい。

第３図には、画素信号の保持特性の改善のために付加
容量CDが設けられた場合の一実施例の等価回路図が示さ
れている。

画素電極のみでは、容量値が小さく画素信号の保持が
十分に行われない等のために画素PXに対して並列形態に
付加容量CDが設けられる。この場合、小さなサイズによ
り大きな容量値を得るために付加容量は、画素電極が設
けられるガラス基板上に形成される。したがって、この
付加容量CDの共通電極側にも前記同様なバッファアンプ
BA′設けられるものとなる。このことに対応して、付加
容量CDの共通電極側にも放電用抵抗R4が設けられる。

第４図には、画素信号の保持特性の改善のために付加
容量CDが設けられた場合の他の一実施例の等価回路図が
示されている。

この実施例では、付加容量CDを１つ前の走査線に接続
することにより、共通電極用の配線を省略するものであ
る。この場合には、走査線を駆動する各駆動回路GDAに
対して放電用の抵抗R4を設けるものである。ただし、走
査線G480のように最も下に位置するものには上記付加容
量が接続されないから、放電用抵抗R4を省略するもので
あってもよい。

第５図には、放電経路の他の一実施例の回路図が示さ
れている。

前記実施例のように固定抵抗R3,R4等を放電経路とし
て用いる場合には、表示動作中においてはこの抵抗R3,R
4等を通して常時直流電流が流れて消費電流を増加させ
る。すなわち、放電時間を短くしようとすると、その分
消費電力も増大させてしまう。

そこで、この実施例では可変抵抗回路を用いて放電経
路を構成するものである。

共通電極の電位Vcomが負の電位にされるとき、回路の
接地電位GNDと負の電圧−Vssとの間に抵抗R10,R11を設
けて、電圧−Vssが印加されている状態ではPNPトランジ
スタQ1をオン状態にする。このPNPトランジスタQ1のコ
レクタ出力をPNPトランジスタQ2のベースに供給し、ト
ランジスタQ1がオン状態のときには回路の接地電位のよ
うなハイレベルをトランジスタQ2のベースに供給してこ
のトランジスタQ2をオフ状態にする。そして、このトラ
ンジスタQ2のエミッタ，コレクタ間に抵抗R14を設け、
上記トランジスタQ1とQ2のコレクタと端子Ｐとの間には
負荷抵抗R12,R13をそれぞれ設ける。上記抵抗R10,R11及
びR12とR14は、消費電流を小さくするために大きな抵抗
値に設定する。そして、抵抗R13は、電源遮断時の保持
電圧を速やかに放電させるよう比較的小さな抵抗値に設
定する。そして、端子Ｐを上記第１図又は第２図に示し
た実施例では、液晶パネルの共通電極又はバッファアン
プBAの出力端子に、第３図示した実施例では、液晶パネ
ルの共通電極又はバッファアンプBAの出力端子及びバッ
ファアンプBA′の出力端子に、第４図示した実施例で
は、液晶パネルの共通電極又はバッファアンプBAの出力
端子及び走査線又は駆動回路の出力端子にそれぞれ接続
する。

この実施例回路では、表示動作中は電源電圧−Vssが
供給されているため、上記のようにトランジスタQ1がオ
ン状態に、トランジスタQ2がオフ状態になっている。こ
れにより、回路の接地電位と電源電圧−Vssとの間に
は、上記大きな抵抗R10,R11による小さな電流しか流れ
ない。また、端子Ｐと回路の接地電位点との間には、直
列抵抗R13とR14が挿入されるため、微小電流しか流さな
い。これにより、表示動作中の低消費電力化が可能にな
る。そして、電源が遮断されると、トランジスタQ1がオ
フ状態になり、トランジスタQ2は端子Ｐの保持電圧によ
りオン状態になる。これより、端子ＰはトランジスタQ2
と抵抗13を通して速やかに回路の接地電位に放電され
る。

以上の各放電経路のうち、抵抗素子を用いるものは、
液晶表示パネル又は駆動用の半導体集積回路装置に内蔵
されるもの他、上記駆動用の半導体集積回路装置が実装
される実装基板に設けるようにしてもよい。また、上記
のようにトランジスタの抵抗素子からなる可変抵抗回路
は、上記駆動用半導体集積回路装置に内蔵されるか、又
は上記実装基板に設けられるようにすればよい。

上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１） アクティブマトリックス構成の液晶表示パネル
と駆動回路とを備えた液晶表示装置に対して、上記液晶
表示パネルの共通電極を交流的に電源遮断時における対
向の画素電極側と同電位にする放電経路を設けることに
より、電源遮断時において各画素の信号電圧が速やかに
放電され、液晶において直流電圧が印加されなくなるか
ら、表示性能の向上と配向劣化がなく信頼性の向上を図
ることができるという効果が得られる。

（２） 放電経路を構成する抵抗素子を表示パネル又は
駆動用半導体集積回路装置に内蔵させることにより、組
み立て工数や実装スペースを大きくすることなく、表示
品質と信頼性の向上を図ることができるという効果が得
られる。

（３） 放電経路として電源遮断検出トランジスタを設
けて放電経路の抵抗値を表示中は高抵抗とし、電源遮断
時に低抵抗とすることにより消費電流の増加を抑えつ
つ、表示品質と信頼性の向上を図ることができるという
効果が得られる。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
が可能であることはいうまでもない。例えば、表示用の
負電圧−Vssをディプレッション型MOSFETのゲートに供
給して、表示動作中は上記負電圧−Vssによりディプレ
ッション型MOSFETをオフ状態にし、電源遮断により上記
負電圧−Vssが回路の接地電位になることを利用してデ
ィプレッション型MOSFETをオン状態にして上記のような
放電経路として用いるものであってもよい。この場合
は、簡単な構成により消費電流を増加させることなく、
画素セルの保持電圧を速やかに放電させることができ
る。このように、放電経路を構成する回路は種々の実施
形態を採ることができるものである。

また、液晶表示装置の信号線には、テレビジョン用の
アナログ信号又はディジタル変換されたテレビジョン用
信号に対応した階調用の多値信号が供給されるようにす
るものであってもよい。すなわち、駆動用回路はアクテ
ィブマトリックス構成の液晶表示パネルを駆動するもの
であれば何であってもよい。

この発明は、液晶表示装置に広く利用できるものであ
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、アクティブマトリックス構成の液晶表示
パネルと駆動回路とを備えた液晶表示装置に対して、上
記液晶表示パネルの共通電極を交流的に電源遮断時にお
ける対向の画素電極側と同電位にする放電経路を設ける
ことにより、電源遮断時において各画素の信号電圧が速
やかに放電され、液晶において直流電圧が印加されなく
なるから、表示性能の向上と配向劣化がなく信頼性の向
上を図ることができる。

【図面の簡単な説明】

第１図は、この発明に係る液晶表示装置の一実施例を示
す要部ブロック図、 第２図は、上記液晶表示装置における１つの画素セルに
着目した一実施例の等価回路図、 第３図は、上記液晶表示装置における１つの画素セルに
着目した他の一実施例を示す要部ブロック図、 第４図は、上記液晶表示装置における他の一実施例を示
す等価回路図、 第５図は、上記液晶表示装置に設けられる放電経路の他
の一実施例を示す回路図である。 LCD……液晶表示パネル、PX……画素、GDL,GDR……走査
線駆動回路、DD（S/P）……信号線駆動回路、TG……タ
イミング制御回路、G1〜G480……走査線、D1〜Dn……信
号線、R1〜R13……抵抗、Ｔ……TFTトランジスタ、BA,B
A′……バッファアンプ、GDA……駆動回路、CD……付加
容量、Q1,Q2……トランジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 堅吉 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 若井 清 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 磯野 勤 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (56)参考文献 特開 平１−170986（ＪＰ，Ａ) 特開 平２−44316（ＪＰ，Ａ) 特開 平２−266330（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 G02F 1/136

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】画素電極と、共通電極と、画素電極に表示
   電圧を供給する薄膜トランジスタ及び液晶とを含んでな
   る液晶表示パネルと、 上記薄膜トランジスタを介して上記遊画素電極に表示信
   号を供給する駆動回路と、 上記共通電極に電圧を供給する電圧供給回路とを具備
   し、 上記電圧供給回路はバッファ回路を有し旦つ該バッファ
   回路の出力部は上記共通電極に接続され、 上記バッファ回路の出力部には上記共通電極の電位を放
   電する放電経路が接続され、旦つ上記放電経路の抵抗値
   は電源遮断時において上記バッファ回路の出力インピー
   ダンスより小さくなるように設定されることを特徴とす
   る液晶表示装置。
2. 【請求項２】上記放電経路は、上記バッファ回路の出力
   部と上記電圧供給回路の接地電位点との間に設けられて
   なる抵抗素子から構成されてなることを特徴とする請求
   項１に記載の液晶表示装置。
3. 【請求項３】上記放電経路は、上記出力バッファ回路の
   出力部と上記電圧供給回路の接地電位との間に設けら
   れ、電源の遮断を検出する電圧回路を含み、かかる電圧
   検出回路の検出信号に応じて該放電経路の抵抗値を上記
   液晶表示パネルの表示動作時に対して上記電源遮断時に
   小さくするように構成されていることを特徴とする請求
   項１の液晶表示装置。
4. 【請求項４】画素電極と、第１の共通電極と、上記画素
   電極に表示電圧を供給する薄膜トランジスタと、液晶
   と、第２の共通電極と、上記画素電極と上記第２の共通
   電極の間に形成される付加容量を含んでなる液晶表示パ
   ネルと、 上記第１の共通電極に電圧を印加する出力部を有する第
   １の電圧供給手段と、 上記第２の共通電極に電圧を印加する出力部を有する第
   ２の電圧供給手段と、 上記第１の電圧供給手段の出力部に接続され旦つ電源遮
   断時に該第１の電圧供給手段の出力部のインピーダンス
   上昇との相対的関係において上記第１の共通電極の電位
   の放電を支配的に行うようにされる第１の放電経路と、 上記第２の電圧供給手段の出力部に接続され且つ電源遮
   断時に該第２の電圧供給手段の出力部のインピーダンス
   上昇との相対的関係において上記第２の共通電極の電位
   の放電を支配的に行うようにされる第２の放電経路とを
   具備することを特徴とする液晶表示装置。
5. 【請求項５】画素電極と該画素電極に表示電圧を供給す
   る薄膜トランジスタとを有する画素セルが二次元的に配
   置されてなり、上記複数の画素電極のうち第１方向に配
   列された一群の薄膜トランジスタにそれぞれ選択信号を
   供給する複数の走査線と、上記複数の画素電極のうち上
   記第１方向と交差する第２方向に配列された一群の上記
   薄膜トランジスタに表示信号をそれぞれ供給する複数の
   信号線と、上記複数の画素電極の一つと上記第２方向に
   沿って該画素電極の一つに隣接する上記画素電極に対応
   した上記走査線の一との間に形成される付加容量とを含
   んでなる第１パネルと、上記複数の画素電極と対向する
   ようにされた共通電極を含んでなる第２パネルと、上記
   第１パネルと第２パネルとの間に設けられてなる液晶と
   を備えてなる液晶表示パネルと、 上記共通電極に電圧を供給する出力部を有する電圧供給
   回路と、 上記電圧供給回路の出力部に接続され且つ電源遮断時に
   該電圧供給回路の出力部のインピーダンス上昇との相対
   的関係において上記共通電極の電位の放電を支配的に行
   うようにされる放電経路とを具備することを特徴とする
   液晶表示装置。
6. 【請求項６】上記複数の走査線の一つには、その電位を
   放電する第２の放電経路が設けられてなることを特徴と
   する請求項５の液晶示装置。