JP3003893B2 - 電子装置の実装構造 - Google Patents

電子装置の実装構造

Info

Publication number
JP3003893B2
JP3003893B2 JP15616792A JP15616792A JP3003893B2 JP 3003893 B2 JP3003893 B2 JP 3003893B2 JP 15616792 A JP15616792 A JP 15616792A JP 15616792 A JP15616792 A JP 15616792A JP 3003893 B2 JP3003893 B2 JP 3003893B2
Authority
JP
Japan
Prior art keywords
chip module
wiring board
speed
air
sized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15616792A
Other languages
English (en)
Other versions
JPH05326779A (ja
Inventor
亨 岸本
伸一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15616792A priority Critical patent/JP3003893B2/ja
Publication of JPH05326779A publication Critical patent/JPH05326779A/ja
Application granted granted Critical
Publication of JP3003893B2 publication Critical patent/JP3003893B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子装置システムの高
速化,高密度実装化により高い放熱能力を必要とする電
子装置の実装構造に関するものである。
【0002】
【従来の技術】図4は従来の電子装置の実装構造の断面
図であって、1はLSIチップ、2は前記LSIチップ
1とマルチチップモジュールとの間の信号および給電を
行うためのワイヤボンディング部、3は複数のLSIチ
ップ1を搭載したマルチチップモジュール(電子回路モ
ジュール)、4は前記マルチチップモジュール3を大型
プリント配線板に電気接続するための低速系/給電コネ
クタ、5は大型配線基板の一例である大型プリント配線
板、6は前記マルチチップモジュール3上に複数搭載さ
れたLSIチップ1を保護するための封止キャップ、7
は隣接する前記マルチチップモジュール3間の高速信号
系の接続を行うための高速系コネクタ、8は隣接する前
記マルチチップモジュール3間の高速信号を伝達するた
めのフレキシブルプリント板(ここではストリップライ
ン構造もしくはマイクロストリップライン構造を有する
ものとする)。
【0003】9は前記低速系/給電コネクタ4とマルチ
チップモジュール3および大型プリント配線板5に囲ま
れた空間内に設けた空冷ヒートシンクである。なお、こ
の空冷シートシンク9は、マルチチップモジュール3の
裏面に熱伝導率の高い材料を用いて固着されている。ま
た、図5は、図4のマルチチップモジュール3上面側か
ら見た電子装置全体の上面図で、封止キャップ6は取り
除いてある。10は冷却空気の流れ方向をそれぞれ示し
ている。そして、図4は、図5より拡大して示してあ
り、4個分を示してある。すなわち、図5の点線枠Vが
図4に対応している。
【0004】
【発明が解決しようとする課題】上記構成では、高速信
号系はマルチチップモジュール3上の高速系コネクタ7
およびフレキシブルプリント板8によって接続できるた
め、高速信号系のピンネックは問題とはならないが、デ
バイスの高速動作に伴ってLSI1の消費電力が増大す
ると、マルチチップモジュール3に給電する電流容量を
増す必要性を生じる。しかし、図5にも図示したよう
に、冷却空気を上下に流すことが必要なため、給電を行
う低速系/給電コネクタ4は、マルチチップモジュール
3の裏面、かつ2辺のみ(冷却空気の流れ方向10に平
行な方向のみ)しか搭載できない。
【0005】このため、給電容量を増すには、低速系/
給電コネクタ4の列数を外側に増し、給電ピンを増やす
必要性がある。しかし、同時にマルチチップモジュール
3の大型化を招き、その結果、マルチチップモジュール
3間の間隔が増大してしまう。このため、高速系信号の
接続系長さが増大し、遅延時間が増加するといったシス
テム性能低下を招く問題点があった。
【0006】さらに、デバイスの動作速度増加に伴っ
て、マルチチップモジュール3の消費電力も増大する。
しかし、図4,図5に示す従来の実装構成では、空冷ヒ
ートシンク9を低速系/給電コネクタ4,マルチチップ
モジュール3および大型プリント配線板5に囲まれた空
間内に設けているため、空冷ヒートシンク9を大型化す
ることができない。このため、冷却能力を向上する唯一
の解決手段は、空冷ヒートシンク9に流す空気の風速を
増すことのみであり、その結果として装置全体の騒音増
加を招くといった問題点を有していた。
【0007】本発明は、マルチチップモジュールと大型
プリント配線板との間の低速信号系および給電用コネク
タ領域を十分に確保しつつ、高発熱なマルチチップモジ
ュールを空冷可能な冷却構造を提供することにより、ピ
ンネックを解消し、かつ高速動作可能な電子装置の実装
構造を提供することを目的とするものである。
【0008】
【課題を解決するための手段】本発明は、1個以上のL
SIチップを搭載してなるマルチチップモジュールを、
1個以上大型配線基板に搭載し、かつ隣接する前記マル
チチップモジュール間の高速系信号は、大型配線基板を
介することなく、フレキシブル配線基板を介してマルチ
チップモジュール周辺、かつ大型配線基板とは対向する
面上に設けたコネクタにより直接接続し、マルチチップ
モジュールに入出力される低速系信号および給電ライン
のみ大型配線基板を介してコネクタ接続する電子装置に
おいて、マルチチップモジュール裏面側に、マルチチッ
プモジュールと熱接触するコールドプレートを一端に有
し、他端に空冷ヒートシンクを接続したヒートパイプを
配置し、マルチチップモジュールとコールドプレートと
の熱接触時に十分な接触力を生じるように、コールドプ
レートと大型配線基板間にはスプリング効果を有する柔
軟構造物を挿入し、かつヒートパイプの他端に設けた空
冷ヒートシンクを空冷するため、ヒートパイプは大型配
線基板を貫通させて大型配線基板裏面側に導き出されて
いる構成としたものである。
【0009】また、熱接触時に生じる接触力を保持する
ため、低速系/給電ラインを接続するコネクタとマルチ
チップモジュールを固定する固定部を具備させたもので
ある。
【0010】
【作用】本発明においては、デバイスの高速動作にとも
なう電流容量増大に必要な低速系/給電ピンをマルチチ
ップモジュール裏面周辺の領域を利用して設けることが
でき、従来技術では冷却空間を設けるために生じた給電
ピンの実装ネックを解消できる。さらに、マルチチップ
モジュールの高発熱化に対しても、低熱抵抗なヒートパ
イプを用いて大型プリント配線板の裏面の空間に導き出
すことができ、かつ空冷ヒートシンクにより高い冷却能
力を実現できる。
【0011】
【実施例】図1は、本発明の一実施例を示す断面構造を
示したものである。ここで、1はLSIチップ、2はワ
イヤボンディング部(TABなどの接続法を使用しても
よい)、3は複数のLSIチップ1を搭載したマルチチ
ップモジュール、5は大型配線基板の一例である大型プ
リント配線板、6は前記マルチチップモジュール3上に
複数搭載されたLSIチップ1を保護するための封止キ
ャップ、7は隣接する前記マルチチップモジュール3間
の高速信号接続を行うための高速系コネクタ、8は隣接
する前記マルチチップモジュール3間の高速信号を伝達
するためのフレキシブルプリント板であり、ここまでは
図4,図5と同じである。
【0012】200は前記マルチチップモジュール3裏
面側の低速信号および給電ピンの接続を行うための額縁
状の低速系/給電コネクタ、201は内部にヒートパイ
プ構造を有するコールドプレート、202は細径のヒー
トパイプ、203はこのヒートパイプ202の一端に熱
接続した空冷ヒートシンク、204は前記大型プリント
配線板5を貫通してヒートパイプ202を大型プリント
配線板5の裏面に導きだす貫通口をそれぞれ表してい
る。205は前記大型プリント配線板5を支持点とし
て、ヒートパイプ202を内蔵するコールドプレート2
01にばね力を与えるためのスプリング、206は前記
大型プリント配線板5上に固定した支持プレート、20
7は前記マルチチップモジュール3とコールドプレート
201との熱接触を良好にするためのシート状サーマル
コンパウンド、210は空冷空気の流れ方向を示す。さ
らに、図2は、図1の低速系/給電コネクタ200およ
びコールドプレート201の構造を分かりやすくするた
め、図1のA−A断面を大型プリント配線板5側方向に
見た部分図で、図1より拡大して示してある。すなわ
ち、この図で、208は前記マルチチップモジュール3
と低速系/給電コネクタ200とを電気的に接続した際
に、コールドプレート201裏面に設けたスプリング2
05による反力を支えるための固定部、209は前記マ
ルチチップモジュール3からの低速系および給電ピンを
接続するためのメス側コネクタピースをそれぞれ示す。
【0013】なお、ヒートパイプ202の構成として、
内部にウイックや蒸発性の液体が封じ込まれているが、
ヒートパイプ202自体は公知なので、その詳細は省略
する。
【0014】本構成では、高速な信号伝達系は、大型プ
リント配線板5を介することなく、マルチチップモジュ
ール3表面上に設けた高速系コネクタ7およびマイクロ
ストリップラインもしくしストリップライン構造を有す
るフレキシブルプリント板8を介して構成されるため、
高速信号系のピンネックがない構成である。
【0015】また、低速信号およびマルチチップモジュ
ール3に給電するための低速系/給電コネクタ200は
額縁状の構造であり、マルチチップモジュール3周辺を
充分利用できる構成なため、高速動作にともなう消費電
力増大(電流容量増大)に十分対応できる。
【0016】一方、マルチチップモジュール3から発生
する熱は、額縁状の低速系/給電コネクタ200の内側
に熱接触するよう構成したコールドプレート201を介
して、細径なヒートパイプ202に伝えられる。ヒート
パイプ202は大型プリント配線板5を貫通する構造と
なっており、マルチチップモジュール3から奪った熱を
大型プリント配線板5の裏面側に導くことができる。
【0017】さらに、ヒートパイプ202の片端には空
冷ヒートシンク203を固定し、空冷流れ方向210の
空冷空気によって空冷される。このとき、大型プリント
配線板5の裏面には十分な空間を有している。
【0018】本実施例では、熱パス中で最も熱抵抗の高
くなる接触部にスプリング205で支持されたコールド
プレート201を設け、マルチチップモジュール3を搭
載する前には、低速系/給電コネクタ200の上面位置
よりコールドプレート201の上面位置をHだけ高く
(図3参照)した構成のため、マルチチップモジュール
3をコールドプレート201に接触させると、スプリン
グ205の反力を受ける。一般に接触熱抵抗は、接触部
にかかる荷重を増す程低熱抵抗化できるため、本実施例
においても低熱抵抗なパスを形成できる。
【0019】なお、スプリング205を介してコールド
プレート201は大型プリント配線板5に固定されてい
るため、マルチチップモジュール3が、若干の傾きをも
って低速系/給電コネクタ200に挿入されても、容易
に熱接触できる。また、マルチチップモジュール3から
の放熱は、熱伝導率が一般金属に比べ2から3桁高いヒ
ートパイプ202を用いていることから、額縁状の低速
系/給電コネクタ200に囲まれた閉空間より効率的に
熱を外部(大型プリント配線板5裏面)に導くことがで
きる。
【0020】このため、給電ピンのネックを解消できる
とともに、高い消費電力のマルチチップモジュール3も
冷却可能となる。大型プリント配線板5の裏面の空間を
利用して放熱するため、十分な放熱面積を有する空冷ヒ
ートシンク203を利用することができ、その結果、低
風速な空冷にて大電力を放散することができる。すなわ
ち、低騒音で効率的な空冷法を実現できる。
【0021】以上の説明では、コールドプレート201
に柔軟性を与えるためにスプリング205を使用した例
を取り上げたが、エラストマ樹脂を使用するなどスプリ
ング205以外のスプリング効果を有する柔軟物を用い
てもよいことはいうまでもない。
【0022】
【発明の効果】以上説明したように、本発明は、1個以
上のLSIチップを搭載してなるマルチチップモジュー
ルを、1個以上大型配線基板に搭載し、かつ隣接する前
記マルチチップモジュール間の高速系信号は、大型配線
基板を介することなく、フレキシブル配線基板を介して
マルチチップモジュール周辺、かつ大型配線基板とは対
向する面上に設けたコネクタにより直接接続し、マルチ
チップモジュールに入出力される低速系信号および給電
ラインのみ大型配線基板を介してコネクタ接続する電子
装置において、マルチチップモジュール裏面側に、マル
チチップモジュールと熱接触するコールドプレートを一
端に有し、他端に空冷ヒートシンクを接続したヒートパ
イプを配置し、マルチチップモジュールとコールドプレ
ートとの熱接触時に十分な接触力を生じるように、コー
ルドプレートと大型配線基板間にはスプリング効果を有
する柔軟構造物を挿入し、かつヒートパイプの他端に設
けた空冷ヒートシンクを空冷するため、ヒートパイプは
大型配線基板を貫通させて大型配線基板裏面側に導き出
されている構成とし、これを空冷するようにしたので、
デバイスの高速動作にともなう電流容量増大に必要な給
電ピンをマルチチップモジュール裏面周辺の領域を利用
して設けることができるため、大電流を給電できる利点
がある。また、マルチチップモジュールの高発熱化に対
しても、低熱抵抗なヒートパイプを用いて大型配線基板
裏面の空間に導きだすことができるため、空冷により高
い冷却能力を実現できる利点がある。
【0023】さらに、接触部にはスプリング支持された
コールドプレートを使用しているため、スプリングの反
力を用いて熱接触できるため、その熱抵抗を低減でき、
かつマルチチップモジュールが若干傾いてコネクタに挿
入されても、その傾きを吸収して熱パスを形成できる利
点がある。
【0024】また、熱接触時に生じる接触力を保持する
ため、低速系/給電ラインを接続するコネクタとマルチ
チップモジュールを固定する固定部により保持機能をも
たせたので、バネの効果がさらに有効となる利点があ
る。
【図面の簡単な説明】
【図1】本発明による一実施例を示す断面図である。
【図2】図1のA−A線による断面図である。
【図3】本発明による実装構造のマルチチップモジュー
ル搭載前の状態を表す図である。
【図4】従来の電子装置の実装構造を表す断面図であ
る。
【図5】図4の部分上面図である。
【符号の説明】
1 LSIチップ 2 ワイヤボンディング部 3 マルチチップモジュール 4 低速系/給電コネクタ 5 大型プリント配線板 6 封止キャップ 7 高速系コネクタ 8 フレキシブルプリント板 9 空冷ヒートシンク 200 低速系/給電コネクタ 201 コールドプレート 202 ヒートパイプ 203 空冷ヒートシンク 204 貫通口 205 スプリング 206 支持プレート 207 サーマルコンパウンド 208 固定部 209 メス側コネクタピース 210 冷却空気の流れ方向

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 1個以上のLSIチップを搭載してなる
    マルチチップモジュールを、1個以上大型配線基板に搭
    載し、かつ隣接する前記マルチチップモジュール間の高
    速系信号は、前記大型配線基板を介することなく、フレ
    キシブル配線基板を介して前記マルチチップモジュール
    周辺、かつ前記大型配線基板とは対向する面上に設けた
    コネクタにより直接接続し、前記マルチチップモジュー
    ルに入出力される低速系信号および給電ラインのみ前記
    大型配線基板を介してコネクタ接続する電子装置におい
    て、前記マルチチップモジュール裏面側に、前記マルチ
    チップモジュールと熱接触するコールドプレートを一端
    に有し、他端に空冷ヒートシンクを接続したヒートパイ
    プを配置し、前記マルチチップモジュールと前記コール
    ドプレートとの熱接触時に十分な接触力を生じるよう
    に、前記コールドプレートと前記大型配線基板間にはス
    プリング効果を有する柔軟構造物を挿入し、かつ前記ヒ
    ートパイプの他端に設けた空冷ヒートシンクを空冷する
    ため、前記ヒートパイプは前記大型配線基板を貫通させ
    て大型配線基板裏面側に導き出されていることを特徴と
    する電子装置の実装構造。
  2. 【請求項2】 熱接触時に生じる接触力を保持するた
    め、低速系/給電ラインを接続するコネクタとマルチチ
    ップモジュールを固定する固定部をも具備させたことを
    特徴とする請求項1に記載の電子装置の実装構造。
JP15616792A 1992-05-25 1992-05-25 電子装置の実装構造 Expired - Fee Related JP3003893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15616792A JP3003893B2 (ja) 1992-05-25 1992-05-25 電子装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15616792A JP3003893B2 (ja) 1992-05-25 1992-05-25 電子装置の実装構造

Publications (2)

Publication Number Publication Date
JPH05326779A JPH05326779A (ja) 1993-12-10
JP3003893B2 true JP3003893B2 (ja) 2000-01-31

Family

ID=15621819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15616792A Expired - Fee Related JP3003893B2 (ja) 1992-05-25 1992-05-25 電子装置の実装構造

Country Status (1)

Country Link
JP (1) JP3003893B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180065426A (ko) 2016-12-07 2018-06-18 삼성전자주식회사 반도체 저장 장치

Also Published As

Publication number Publication date
JPH05326779A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
US5396403A (en) Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
US5901040A (en) Heat sink and Faraday Cage assembly for a semiconductor module and a power converter
US8837161B2 (en) Multi-configuration processor-memory substrate device
JP2901835B2 (ja) 半導体装置
JP2002118384A (ja) 電子機器
JP2001244391A (ja) マルチチップモジュールの冷却構造
JP2882116B2 (ja) ヒートシンク付パッケージ
JPH10173114A (ja) マルチチップモジュールの冷却構造
JPS60202956A (ja) 回路モジユ−ル
JPH1187574A (ja) 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール
JP3003893B2 (ja) 電子装置の実装構造
JP3058047B2 (ja) マルチチップモジュールの封止冷却構造
JP3002611B2 (ja) 発熱体の冷却装置
JP3042739B2 (ja) 電子装置の実装構造
JP2000349211A (ja) マルチチップモジュールの封止構造
JP2745786B2 (ja) Tab半導体装置
JPH07297505A (ja) プリント配線基板
JPH0983165A (ja) 電子機器冷却装置
JP3460930B2 (ja) 電子回路パッケージ
CN220456400U (zh) 一种运算装置和散热装置
JP3619697B2 (ja) 電子モジュールと光モジュール及びこれを用いた光電子機器
JP3640833B2 (ja) 高速信号処理装置
JPH06104309A (ja) 半導体装置
JPH05160589A (ja) 電子装置の実装構造
US20210112654A1 (en) Thermal management systems having signal transfer routing for use with electronic devices

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees