JP2997161B2 - 画像パターン検査装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント配線板の配線
パターンや半導体ウェハ上の回路パターン等の外観検査
に用いられる画像パターン検査装置に関する。

【０００２】

【従来の技術】プリント配線板の配線パターン等の外観
検査を行なうための方法として、比較法（パターンマッ
チング法）がある。比較法は、検査対象物の画像パター
ンを基準画像パターンと比較し、差異のある部分を欠陥
と判定するものである。この比較法において必要となる
基準画像パターンを得る方法としては、欠陥のない対象
物のパターンを読み取って基準画像パターンとするもの
と、オリジナルパターン設計の段階で使用されるＣＡＤ
（計算機援用設計システム）によって作成された設計デ
ータから基準画像パターンを得るものとがある。このう
ち、設計データから基準画像パターンを得る方法は、欠
陥のない検査対象物を必要とせず、設計通りにパターン
が形成されているか否かが検査されるという点において
検査本来の目的に合致したものである。

【０００３】ところが、検査対象物の製造に際してエッ
チングプロセスによる化学的な処理が行なわれるため、
実際の検査対象物のパターンは、図１３（ｂ）に示すよ
うに、通常、カド部が丸みを有しているのに対し、設計
データから直接得られる画像パターン（以下「設計画像
パターン」という）は、図１３（ａ）に示すようにカド
部が先鋭であり丸みを有していない。したがって、設計
画像パターンをそのまま基準画像パターンとして用いる
と、図１３（ｃ）のようにカド部において差異が検出さ
れ、これが欠陥と誤って判定される場合がある。カド部
の差異が欠陥と誤認されると、検査の信頼性が低くなる
とともに、検査装置による欠陥検出後の目視による欠陥
確認に要する時間も長くなる。

【０００４】これに対し、従来、カド部における上記の
差異をなくすために、空間フィルタを利用して設計画像
パターンに対して平滑化を行なう方法（特開昭６０−６
０５０４号）や、正方形局所領域の周囲の画素の総和に
基づきカド部を検出して設計画像パターンを修正する方
法（特公平４−１０５６５号）、４連結拡大、８連結拡
大、４連結縮小、及び８連結縮小の各操作を設計画像パ
ターンに対し所定の順列に従って順次実行する方法（特
開平５−２４０８０１号）等が提案されている。

【０００５】

【発明が解決しようとする課題】しかし、上記従来の方
法のうち空間フィルタを利用して平滑化を行なう方法で
は、平滑化のための重み係数及び２値化のための閾値の
選定が試行錯誤的となり適切な値の選定が困難である。
正方形局所領域の周囲の画素の総和に基づいて修正を行
なう方法においても、カド部を検出するための閾値の選
定が試行錯誤的になり、また、先鋭なカド部では実際の
検査対象物のパターンとの差異が大きいままとなる。例
えば図１４（ａ）に示された配線パターン（斜線が付さ
れた部分が配線パターンを形成する銅箔部分である）に
対してこの方法を適用すると、黒丸が付された画素が補
正されてカド部に丸みが付けられるが、この補正後のパ
ターンと図１４（ｂ）に示される実際の検査対象物のパ
ターンとを比較すると図１４（ｃ）に示すようになり、
両者の差異は依然として大きい。そして、４連結拡大、
８連結拡大、４連結縮小、及び８連結縮小の各操作を所
定の順列に従って順次実行する方法では、凹のカド部を
埋めたり凸のカド部を削ったりすることができるが、原
理的に処理後のカド部は直線状となり丸みを付けること
ができないため、実際の検査対象物のパターンとの間の
差異を十分に小さくすることができない。

【０００６】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、重み係
数や閾値の試行錯誤的な選定というような不確定要素を
持ち込むことなく、設計画像パターンが先鋭なカド部を
有する場合であっても設計データから得られる基準画像
パターンと実際の検査対象物のパターンとのカド部にお
ける差異を十分に小さくして、欠陥を誤認することのな
い画像パターン検査装置を提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に成された本発明に係る第１の画像パターン検査装置で
は、オリジナルパターンが具現化された検査対象物のオ
ブジェクトパターンを画素毎に読み取って得られる２値
画像データにより表わされる検査対象パターンと、前記
オリジナルパターンの設計データに基づいて生成された
２値画像データにより表わされる基準画像パターンとを
比較することにより、検査対象物の欠陥を検出する画像
パターン検査装置において、 ａ）前記オリジナルパターンを表わす２値の設計画像パ
ターンを前記設計データから生成する設計画像データ生
成手段と、 ｂ）予め設定された照合領域内で、カド部を表わす５×
５以上の奇数個の２値画素から成るマスクパターンと前
記照合領域における設計画像パターンとを照合し、該マ
スクパターンに含まれる以下i)〜iv)の全画素につい
て、前記照合領域における設計画像パターンの対応する
画素値が同じ場合に、両者が一致すると判定するカド部
検出手段と、 i） 中心画素 ii）中心画素と異なる値を有し、中心画素を通る直線上
で中心画素から１画素分以上離れて中心画素の両側に存
在する２個以上の画素 iii)中心画素と同じ値を有し、中心画素を端点とし前記
直線に垂直な第１半直線上に存在する１個以上の画素で
あって、中心画素から１画素分以上離れた画素を含むも
の iv）中心画素と異なる値を有し、中心画素を端点とし前
記第１半直線と反対の方向に延びる第２半直線上の１個
以上の画素 ｃ）前記カド部検出手段による一致が判定された際に、
前記照合領域における設計画像パターンの中心画素の値
を反転させることにより、前記基準画像パターンを生成
する画像データ補正手段と、を備えた構成としている。

【０００８】本発明に係る第２の画像パターン検査装置
では、オリジナルパターンが具現化された検査対象物の
オブジェクトパターンを画素毎に読み取って得られる２
値画像データにより表わされる検査対象パターンと、前
記オリジナルパターンの設計データに基づいて生成され
た２値画像データにより表わされる基準画像パターンと
を比較することにより、検査対象物の欠陥を検出する画
像パターン検査装置において、 ａ）前記オリジナルパターンを表わす２値の設計画像パ
ターンを前記設計データから生成する設計画像データ生
成手段と、 ｂ）予め設定された照合領域内でカド部を表わすマスク
パターンと前記照合領域における設計画像パターンとを
照合し、両者が一致するか否かを判定するカド部検出手
段と、 ｃ）前記カド部検出手段による一致が判定された際に、
前記照合領域における設計画像パターンの中心画素の値
を反転させ、更に、多数決フィルタによって前記設計画
像パターンを平滑化することにより、前記基準画像パタ
ーンを生成する画像データ補正手段と、を備えた構成と
している。

【０００９】本発明に係る第３の画像パターン検査装置
では、オリジナルパターンが具現化された検査対象物の
オブジェクトパターンを画素毎に読み取って得られる２
値画像データにより表わされる検査対象パターンと、前
記オリジナルパターンの設計データに基づいて生成され
た２値画像データにより表わされる基準画像パターンと
を比較することにより、検査対象物の欠陥を検出する画
像パターン検査装置において、 ａ）前記オリジナルパターンを表わす２値の設計画像パ
ターンを前記設計データから生成する設計画像データ生
成手段と、 ｂ）予め設定された照合領域内で、カド部を表わす５×
５以上の奇数個の２値画素から成るマスクパターンと前
記照合領域における設計画像パターンとを照合し、該マ
スクパターンに含まれる以下i)〜iv)の全画素につい
て、前記照合領域における設計画像パターンの対応する
画素値が同じ場合に、両者が一致すると判定するカド部
検出手段と、 i） 中心画素 ii）中心画素と異なる値を有し、中心画素を通る直線上
で中心画素から１画素分以上離れて中心画素の両側に存
在する２個以上の画素 iii)中心画素と同じ値を有し、中心画素を端点とし前記
直線に垂直な第１半直線上に存在する１個以上の画素で
あって、中心画素から１画素分以上離れた画素を含むも
の iv）中心画素と異なる値を有し、中心画素を端点とし前
記第１半直線と反対の方向に延びる第２半直線上の１個
以上の画素 ｃ）前記カド部検出手段による一致が判定された際に、
前記照合領域における設計画像パターンの中心画素の値
を反転させ、更に、多数決フィルタによって前記設計画
像パターンを平滑化することにより、前記基準画像パタ
ーンを生成する画像データ補正手段と、を備えた構成と
している。

【００１０】本発明に係る第４の画像パターン検査装置
では、上記第１乃至第３のいずれかの画像パターン検査
装置において、前記画像データ補正手段は、複数段備え
られていることを特徴とする。

【００１１】

【作用】第１の画像パターン検査装置によると、設計画
像データ生成手段によって２値の設計画像パターンが生
成され、カド部検出手段によって、カド部を表わす５×
５以上の奇数個の２値画素から成るマスクパターンと照
合領域における設計画像パターンとが一致するか否かに
より、カド部であるか否かが判定される。ここで、マス
クパターンと設計画像パターンとは、マスクパターンに
含まれる以下i)〜iv)の全画素について、前記照合領域
における設計画像パターンの対応する画素値が同じ場合
に、一致すると判定される。 i） 中心画素 ii）中心画素と異なる値を有し、中心画素を通る直線上
で中心画素から１画素分以上離れて中心画素の両側に存
在する２個以上の画素 iii)中心画素と同じ値を有し、中心画素を端点とし前記
直線に垂直な第１半直線上に存在する１個以上の画素で
あって、中心画素から１画素分以上離れた画素を含むも
の iv）中心画素と異なる値を有し、中心画素を端点とし前
記第１半直線と反対の方向に延びる第２半直線上の１個
以上の画素 上記照合領域における設計画像パターンとマスクパター
ンとの照合は、以下のように説明される。すなわち、照
合領域における設計画像パターンが、中心画素と同じ値
を有する画素から中心画素に向かう方向（以下「凹凸の
方向」という）若しくはそれに近い方向に突出している
凸状パターン又はそのような方向に窪んでいる凹状パタ
ーンであれば、マスクパターンの前記i)〜iv)に記載の
全画素について、設計画像パターンの対応する画素値が
同じとなる。これに対し、凸状パターンでも凹状パター
ンでもない部分や、凸状パターン又は凹状パターンであ
っても突出している方向又は窪んでいる方向が凹凸の方
向と大きく異なっている部分であれば、その部分はマス
クパターンの前記i)〜iv)に記載のいずれかの画素につ
いて対応する画素値が異なる。そして、カド部の凹凸に
対応する部分はマスクパターンと一致すると判定し、そ
れ以外の部分はマスクパターンと一致しないと判定す
る。なおカド部検出手段は、各凹凸の方向に対応して中
心画素と同じ値 の画素を配置した複数のマスクパターン
を用意して、照合領域における設計画像パターンをこれ
らのマスクパターンと照合するのが好ましい。 両者の一
致が判定されると、画像データ補正手段は、照合領域に
おける設計画像パターンの中心画素の値を反転させるこ
とにより、基準画像パターンを生成する。ここで、中心
画素の値が反転させられるということは、カド部におけ
る凸部分が削られ凹部分が埋められることである。この
結果、カド部に丸みが付されて、基準画像パターンが実
際に具現化されたパターンすなわち欠陥のない検査対象
物のパターンに近くなる。

【００１２】一方、設計されたパターンが具現化された
検査対象物のパターンは画素毎に読み取られて２値化さ
れ、これにより検査対象パターンが得られる。この検査
対象パターンは上記のようにして得られた基準画像パタ
ーンと比較され、この比較により検査対象物の欠陥が検
出される。

【００１３】第２の画像パターン検査装置によると、設
計画像データ生成手段によって２値の設計画像パターン
が生成され、カド部検出手段によってマスクパターンと
照合領域における設計画像パターンとが一致するか否か
により、カド部であるか否かが判定される。照合領域が
カド部であると判定されると、画像データ補正手段は、
照合領域における設計画像パターンの中心画素の値を反
転させ、更に、多数決フィルタによって前記設計画像パ
ターンを平滑化することにより、基準画像パターンを生
成する。ここで、中心画素の値が反転させられるという
ことは、カド部における凸部分が削られ凹部分が埋めら
れることである。また、カド部に丸みを付ける補正で設
計画像パターンに「虫喰い」（例えば、値'０'の画素の
周囲が値'１'の画素で囲まれているようなパターン）が
生じても、平滑化によりその「虫喰い」が消滅する。こ
のようにして補正された設計画像パターンは、基準画像
パターンとして検査対象物の欠陥の検出に使用される。
この結果、カド部に丸みが付され、虫喰いも防止され
て、基準画像パターンが実際に具現化されたパターンす
なわち欠陥のない検査対象物のパターンに近くなる。

【００１４】第３の画像パターン検査装置によれば、上
記第１の画像パターン検査装置の画像データ補正手段に
おいて、第２の画像パターン検査装置のように、設計画
像パターンの中心画素の値の反転させた上に更に多数決
フィルタによる平滑化処理を行って基準画像パターンを
生成する。これにより、基準画像パターンは更に実際に
具現化されたパターンすなわち欠陥のない検査対象物の
パターンに近くなる。

【００１５】第４の画像パターン検査装置によれば、第
１乃至第３の画像パターン検査装置において画像データ
補正手段により行なわれる補正が複数回繰り返される。
これにより、設計画像パターンが実際に具現化されるパ
ターンに更に近くなる。この複数回の補正がされた設計
画像パターンは、基準画像パターンとして検査対象物の
欠陥の検出に使用される。

【００１６】

【実施例】図２は、本発明の一実施例である画像パター
ン検査装置の全体構成を示すブロック図である。この検
査装置は、プリント配線板の外観検査に使用されるもの
であり、ステージ５１、ステージ駆動系６５及び読取装
置５３から成る画像入力部と、２値化回路５４、比較欠
陥検出回路５５、補正回路５８及び画像データ記憶回路
５７から成る欠陥検出部と、ＣＡＤデータ入力部５６
と、ＣＰＵ６０、ＣＲＴ６１、キーボード６２及び制御
系６６から成る制御部とを備えている。

【００１７】本画像パターン検査装置では、検査すべき
配線パターン（以下「オブジェクトパターン」という）
が形成されたプリント配線板５２がステージ５１の上に
載置される。ステージ駆動系６５は、制御系６６からの
信号に基づき、ステージ５１を副走査方向ＶＳに水平に
移動させる。読取装置５３は、ステージ５１の上方に設
けられており、ＬＥＤ等の光源とＣＣＤ等の受光素子と
によって構成されている。この読取装置５３は、プリン
ト配線板５２が副走査方向ＶＳに移動する間に、そのプ
リント配線板５２のオブジェクトパターンを主走査方向
ＰＳに画素毎に読み取り、読み取ったオブジェクトパタ
ーンをアナログ信号として出力する。

【００１８】２値化回路５４は、読取装置５３から出力
されるアナログ信号をデジタル信号に変換した後、所定
の閾値に基づいてそのデジタル信号を２値化し、オブジ
ェクトパターンの２値化画像データ（以下「検査対象デ
ータ」という）ＯＳとして出力する。以下では、この検
査対象データＯＳは、配線パターンが存在する領域では
画素の値が'１'、それ以外の領域では画素の値が'０'と
なるデータであるものとする。２値化回路５４から出力
された検査対象データＯＳは、比較欠陥検出回路５５に
入力される。

【００１９】検査対象物であるプリント配線板５２に形
成される配線パターンはＣＡＤを用いて設計される（以
下、設計による配線パターンを「オリジナルパターン」
という）。ＣＡＤデータ入力部５６は、ＣＡＤを用いて
作成された設計データを入力し、この設計データからオ
リジナルパターンを表わす２値化画像データ（以下「設
計画像データ」という）ＤＳを生成する。以下では、こ
の設計画像データＤＳも、配線パターンが存在する領域
において画素の値が'１'、それ以外の領域において画素
の値が'０'となるデータであるものとする。また、設計
画像データによって表わされる画像パターンを設計画像
パターンと称す。

【００２０】画像データ記憶回路５７は、ＣＡＤデータ
入力部５６が生成した設計画像データＤＳを記憶する。
この設計画像データＤＳは、プリント配線板５２の検査
のときに、画像データ記憶回路５７から出力されて補正
回路５８に入力される。入力された設計画像データに対
して補正回路５８は、設計画像パターンのカド部に丸み
を付けるための補正を行なう。補正後のデータは、基準
画像データＲＳとして比較欠陥検出回路５５に入力され
る。この基準画像データＲＳの入力は、検査対象データ
ＯＳの比較欠陥検出回路５５への入力に同期して行なわ
れる。

【００２１】比較欠陥検出回路５５は、入力された検査
対象データＯＳと基準画像データＲＳとを比較し、両者
間で差異を有する領域の大きさが許容範囲以上、すなわ
ち値が異なる画素が所定数以上集まっている部分があれ
ば、その部分を欠陥と判断し、その欠陥部分の位置を示
す座標値を記憶する。

【００２２】ＣＰＵ６０は、マイクロプロセッサ（ＭＰ
Ｕ）、入出力インタフェース、メモリ等から構成され、
メモリに格納されるプログラムにしたがって動作する。
すなわちＣＰＵ６０は、比較欠陥検出回路５５に記憶さ
れる欠陥部分の座標値を読みだし、ＣＲＴ６１に信号を
送出することにより、ＣＲＴ６１の画面上にオブジェク
トパターンを示す図形を表示させるとともに、この図形
に重ねる形で前記座標値に対応する位置を示す目印とな
る記号を表示させる。これにより、ＣＲＴ６１の画面を
通じて欠陥部分の位置を容易に認識することができる。
なお、ＣＰＵ６０は、キーボード６２による入力操作に
基づいて動作し、このような欠陥に関する情報の表示の
他、制御系６６を介してステージ駆動系６５によるステ
ージ５１の移動の制御や、補正回路５８及び比較欠陥検
出回路５５の動作の制御を行なう。

【００２３】上記において説明した図２の構成では、補
正回路５８は、画像データ記憶回路５７と比較欠陥検出
回路５５との間に置かれているが、補正回路５８をＣＡ
Ｄデータ入力部５６と画像データ記憶回路５７との間に
置く構成としてもよい。この場合、ＣＡＤデータ入力部
５６から設計画像データＤＳが補正回路５８に入力さ
れ、補正後の設計画像データすなわち基準画像データＲ
Ｓが画像データ記憶回路５７に記憶される。そして、こ
の基準画像データＲＳは、ＣＰＵ６０による制御の下、
検査対象データＯＳの比較欠陥検出回路５５への入力に
同期して、画像データ記憶回路５７から比較欠陥検出回
路５５へ入力される。以降の動作は図２の構成の場合と
同様である。

【００２４】既述のように従来の画像パターン検査装置
では、基準画像データと検査対象データとを比較したと
きにカド部において生じる差異が問題となる。本実施例
では、この差異をできるだけ小さくするために、前述の
ように補正回路５８によって設計画像データを補正した
ものを基準画像データとしている。以下では、この補正
回路５８の構成及び動作の詳細について説明する。

【００２５】まず、補正回路５８の動作原理について説
明する。補正回路５８は、予め設定された照合領域毎に
設計画像パターンにカド部が含まれているか否か判定
し、含まれていると判定した際には、照合領域における
設計画像パターンの中心画素の値を反転させるという基
本機能（以下「基本補正機能」という）を備えている。
カド部の判定に当たっては、照合領域においてカド部を
表わすマスクパターンが利用される。図３は画素の値
が'１'である配線パターン（銅箔パターン）の凸部分を
検出するマスクパターンを、図４は銅箔パターンの凹部
分を検出するマスクパターンをそれぞれ示す。

【００２６】図３及び図４において、最小の四角形の各
々は設計画像パターンの１画素に対応しており、照合領
域に対応するマスクパターンのサイズは、本実施例で
は、５×５画素に設定されている。照合領域においてカ
ド部を表わすパターンは、例えば図３（ａ）のマスクパ
ターンでは、中心画素が'１'、中心画素の下方向の隣接
画素が'０'、中心画素の左右方向に１画素分離れた画素
が共に'０'、中心画素の上方向に１画素分離れた画素
が'１'である。この図３（ａ）のマスクパターンは照合
領域における設計画像パターンと照合され、マスクパタ
ーンの'０'、'１'と設計画像パターンの対応する画素値
とが全て一致すればカド部であるとし、１つでも一致し
ない画素が有ればカド部でないと判定する。ただし、マ
スクパターンにおける空白部は'ドントケア'であり、そ
の空白部の画素については設計画像パターンの対応する
画素と一致するか否かは判断されない。このような図３
（ａ）のマスクパターンによれば、設計画像パターンに
おいて下方向に突出している凸部を検出することができ
る。同様に、図３（ｂ）〜（ｈ）のマスクパターンによ
れば、設計画像パターンにおいて左下方向、左方向、左
上方向、上方向、右上方向、右方向、右下方向に突出し
ている凸部をそれぞれ検出することができる。

【００２７】一方、図４（ａ）のマスクパターンによれ
ば、照合領域における設計画像パターンの凹部を検出す
ることができる。例えば図４（ａ）のマスクパターンで
は、中心画素が'０'であり、中心画素の下方向の隣接画
素が'１'、中心画素の左右方向に１画素分離れた画素が
共に'１'、中心画素の上方向に１画素分離れた画素が'
０'である。このようなマスクパターンによれば、設計
画像パターンにおいて下方向に窪んでいる凹部を検出す
ることができる。同様に、図４（ｂ）〜（ｈ）のマスク
パターンによれば、設計画像パターンにおいて左下方
向、左方向、左上方向、上方向、右上方向、右方向、右
下方向に窪んでいる凹部をそれぞれ検出することができ
る。

【００２８】図５は、直角に折れ曲がる銅箔パターン
（斜線を付した部分）を含む設計画像パターンと、図３
及び図４の各マスクパターンとの照合を示す図である。
銅箔パターンが直線状となっている照合領域Ａ又はＨの
部分を照合すると、その照合領域Ａ又はＨは図３及び図
４のいずれのマスクパターンとも一致しない。これに対
し、銅箔パターンのカド部の凹側の照合領域Ｂを照合す
ると、図４（ｂ）に示されたマスクパターンと一致する
ため、このマスクパターンによって照合領域Ｂの部分が
左下方向に窪んでいる凹部として検出される。同様に、
カド部の凹側の照合領域Ｃ及びＤを照合するときにも図
４（ｂ）に示されたマスクパターンと一致するため、照
合領域Ｃ及びＤの部分が左下方向に窪んでいる凹部とし
て検出される。さらに、カド部の凸側の照合領域Ｅを照
合すると、図３（ｂ）に示されたマスクパターンと一致
するため、このマスクパターンによって照合領域Ｅの部
分が左下方向に突出している凸部として検出される。同
様に、カド部の凸側の照合領域Ｆ及びＧを照合するとき
にも図３（ｂ）に示されたマスクパターンと一致するた
め、照合領域Ｆ及びＧの部分が左下方向に突出している
凸部として検出される。

【００２９】以上のように検出された設計画像パターン
のカド部については、カド部が検出された照合領域にお
ける設計画像パターンの中心画素の値が反転させられ、
これによって基本補正機能が完了し、カド部に丸みが付
けられる。例えば、照合領域Ｂ、Ｃ及びＤにおける設計
画像パターンの中心画素ｂ、ｃ及びｄは'０'から'１'
に、照合領域Ｅ、Ｆ及びＧにおける設計画像パターンの
中心画素ｅ、ｆ及びｇは'１'から'０'に反転させられ、
これによって図６に示すように、カド部の凹側が埋めら
れ凸側が削られて、カド部に丸みが付けられる。

【００３０】上記と同様に、図７（ａ）に示すような４
５度の凹状のパターンに対して基本補正機能を適用する
と、図７（ｂ）に示すようになる。しかし、図８（ａ）
に示すように４５度よりも更に先鋭な凹状のパターンに
対して基本補正機能を適用すると、黒丸が付された画素
が補正されて（'１'に置き換えられて）図８（ｂ）に示
すようになり、値'０'の画素の周囲が値'１'の画素で囲
まれるという「虫喰い」のパターンが生じる。そこで本
実施例では、基本補正機能を適用した後に設計画像パタ
ーンを３×３の多数決フィルタに通すことにより、基準
画像パターンにおける「虫喰い」の発生を防止してい
る。３×３の多数決フィルタに通すと、「虫喰い」の発
生防止の他、パターンの凹凸の形状が滑らかになってよ
り実際の銅箔パターンに近くなるという効果もある。す
なわち、３×３の多数決フィルタに通すことにより、図
７（ｂ）のパターンは図７（ｃ）に示すようになり、図
８（ｂ）のパターンは図８（ｃ）に示すようになる。

【００３１】本実施例では上記原理に基づき、補正回路
５８を、設計画像パターンにおけるカド部に丸みを付け
るための丸め処理回路を複数段接続した構成としてい
る。すなわち、図１に示すように補正回路５８は、丸め
処理回路Ｃ１〜ＣNを縦列接続した構成となっており、
各丸め処理回路は、基本補正機能を行なうカド部補正オ
ペレータ回路ＣＣＯと、カド部補正オペレータ回路ＣＣ
Ｏによって処理された後の画像パターンの平滑化を行な
う３×３多数決フィルタ回路ＭＦとから成る。このよう
な補正回路５８は、ＣＰＵ６０から供給される所定の制
御信号に基づいて動作し、画像データ記憶回路５７から
出力される設計画像データＤＳを入力して、上記原理に
基づく処理を丸め処理回路によりＮ回行ない、その結果
得られるデータを基準画像データＲＳとして出力する。

【００３２】図９及び図１０はカド部補正オペレータ回
路ＣＣＯの内部構成を示す回路図であり、図９は、１画
素ずつ順次入力される設計画像データＤＳを、５×５画
素から成る照合領域に対応するように２次元的に展開す
るための回路（以下「画素展開部」という）を示し、図
１０は、図９の回路で展開された設計画像データＤＳに
よって表わされる５×５画素のパターンに対してカド部
の検出と補正を行なうための回路（以下「カド部検出補
正部」という）を示す。

【００３３】図９に示された画素展開部は、主走査方向
ＰＳの画素数分すなわち１ライン分の長さのラインメモ
リＬＭ1〜ＬＭ4と、ＤフリップフロップＦ１１〜Ｆ１５
から成る第１シフトレジスタと、ＤフリップフロップＦ
２１〜Ｆ２４から成る第２シフトレジスタと、Ｄフリッ
プフロップＦ３１〜Ｆ３５から成る第３シフトレジスタ
と、ＤフリップフロップＦ４１〜Ｆ４４から成る第４シ
フトレジスタと、ＤフリップフロップＦ５１〜Ｆ５５か
ら成る第５シフトレジスタとから構成され、設計画像デ
ータＤＳの各画素に対応する基準クロックＣＰに同期し
て動作する。

【００３４】設計画像データＤＳの各画素を表わす信号
（以下「設計画像信号」といい、設計画像データと同一
の符号ＤＳで示すこととする）は、画素展開部におい
て、まず、第１シフトレジスタに入力され、この第１シ
フトレジスタにより、設計画像信号ＤＳを１画素分遅延
させた信号Ｏ１１、３画素分遅延させた信号Ｏ１３、及
び５画素分遅延させた信号Ｏ１５が得られる。また、設
計画像信号ＤＳはラインメモリＬＭ1にも入力され、こ
のラインメモリＬＭ1により、設計画像信号ＤＳを１ラ
イン分遅延させた信号（以下「１ライン遅延信号」とい
う）が得られる。そして、１ライン遅延信号はラインメ
モリＬＭ2に入力され、このラインメモリＬＭ2により、
更に１ライン分遅延させた信号すなわち設計画像信号Ｄ
Ｓを２ライン分遅延させた信号（以下「２ライン遅延信
号」という）が得られる。以下同様にして、ラインメモ
リＬＭ3、ＬＭ4により、設計画像信号ＤＳを３ライン分
遅延させた信号（以下「３ライン遅延信号」という）、
設計画像信号ＤＳを４ライン分遅延させた信号（以下
「４ライン遅延信号」という）がそれぞれ得られる。こ
れらの１〜４ライン遅延信号も所定のシフトレジスタに
入力される。すなわち、１ライン遅延信号は第２シフト
レジスタに、２ライン遅延信号は第３シフトレジスタ
に、３ライン遅延信号は第４シフトレジスタに、４ライ
ン遅延信号は第５シフトレジスタにそれぞれ入力され
る。そして、第２シフトレジスタにより、１ライン遅延
信号を２画素分遅延させた信号Ｏ２２、３画素分遅延さ
せた信号Ｏ２３、及び４画素分遅延させた信号Ｏ２４が
得られ、第３シフトレジスタにより、２ライン遅延信号
を１画素分遅延させた信号Ｏ３１、２画素分遅延させた
信号Ｏ３２、３画素分遅延させた信号Ｏ３３、４画素分
遅延させた信号Ｏ３４、及び５画素分遅延させた信号Ｏ
３５が得られ、第４シフトレジスタにより、３ライン遅
延信号を２画素分遅延させた信号Ｏ４２、３画素分遅延
させた信号Ｏ４３、及び４画素分遅延させた信号Ｏ４４
が得られ、第５シフトレジスタにより、４ライン遅延信
号を１画素分遅延させた信号Ｏ５１、３画素分遅延させ
た信号Ｏ５３、及び５画素分遅延させた信号Ｏ５５が得
られる。

【００３５】図１０に示されたカド部検出補正部は、Ａ
ＮＤゲートＡ１〜Ａ１６、ＯＲゲートＡ１７、及び排他
的論理和ゲート（以下「ＥＸＯＲゲート」という）Ａ１
８から構成されている。このカド部検出補正部では、画
素展開部で得られた上記の信号Ｏ１１、Ｏ１３、Ｏ１
５、Ｏ２２、Ｏ２３、Ｏ２４、Ｏ３１、Ｏ３２、Ｏ３
３、Ｏ３４、Ｏ３５、Ｏ４２、Ｏ４３、Ｏ５１、Ｏ５３
を用いて、カド部を検出するカド部検出機能を実現して
いる。例えば、ＡＮＤゲートＡ１は、信号Ｏ５３、信号
Ｏ３３、信号Ｏ３５を反転させた信号、信号Ｏ２３を反
転させた信号、及び信号Ｏ３１を反転させた信号を入力
し、これらの論理積の信号を出力する。このＡＮＤゲー
トＡ１の出力信号は、画素展開部で展開された設計画像
信号によって示されるパターンが図３（ａ）のマスクパ
ターンと一致する場合に'１'、不一致の場合には'０'と
なる。すなわち、ＡＮＤゲートＡ１は、図３（ａ）のマ
スクパターンによるカド部検出機能（下方向に突出して
いる凸部を検出する機能）を実現している。同様に、Ａ
ＮＤゲートＡ２〜Ａ８は、それぞれ図３（ｂ）〜（ｈ）
のマスクパターンによるカド部検出機能を実現し、ＡＮ
ＤゲートＡ９〜Ａ１６は、それぞれ図４（ａ）〜（ｈ）
のマスクパターンによるカド部検出機能を実現してい
る。

【００３６】上記ＡＮＤゲートＡ１〜Ａ１６の出力信号
は、ＯＲゲートＡ１７に入力される。したがって、ＯＲ
ゲートＡ１７の出力信号は、画素展開部で展開された設
計画像信号によって示されるパターンが、図３及び図４
に示されたいずれかのマスクパターンと一致する場合
に'１'、不一致の場合には'０'となる。そして、このＯ
ＲゲートＡ１７の出力信号はＥＸＯＲゲートＡ１８に入
力される。ＥＸＯＲゲートＡ１８には、この出力信号の
他に、画素展開部で展開された設計画像信号に対応する
５×５画素の中心画素の信号Ｏ３３が入力される。した
がって、ＯＲゲートＡ１７の出力信号が'０'の場合は、
中心画素の信号Ｏ３３がそのままＥＸＯＲゲートＡ１８
から出力されるが、ＯＲゲートＡ１７の出力信号が'１'
の場合は、中心画素の信号Ｏ３３を反転させた信号が出
力される。このＥＸＯＲゲートＡ１８の出力信号がカド
部検出補正回路の出力信号であり、補正後の設計画像デ
ータＤＳｍを表わしている（以下、この出力信号を「補
正設計画像信号」といい、補正後の設計画像データと同
一の符号ＤＳｍで示すこととする）。

【００３７】以上より、図９の画素展開部と図１０のカ
ド部検出補正部から成るカド部補正オペレータ回路ＣＣ
Ｏは、画素展開部に入力された設計画像データＤＳのパ
ターンが図３及び図４に示されたいずれかのマスクパタ
ーンと一致する場合には画素展開部の中心画素の信号Ｏ
３３を反転して出力し、不一致の場合には信号Ｏ３３を
そのまま出力する。

【００３８】図１１は３×３多数決フィルタ回路ＭＦの
内部構成を示す図であり、この多数決フィルタ回路ＭＦ
には、上記のカド部補正オペレータ回路ＣＣＯから出力
される補正設計画像信号ＤＳｍが入力される。多数決フ
ィルタ回路ＭＦは、ラインメモリ２１、２２と、Ｄフリ
ップフロップ３１、３２、３３と、加算器３０、４０
と、Ｄフリップフロップ４１、４２から成る２段のシフ
トレジスタと、比較器４５とから構成され、基準クロッ
クＣＰに同期して動作する。

【００３９】補正設計画像信号ＤＳｍは、３×３多数決
フィルタ回路ＭＦにおいて、まず、Ｄフリップフロップ
３１及びラインメモリ２１に入力される。そして、ライ
ンメモリ２１から出力される信号はＤフリップフロップ
３２及びラインメモリ２２に入力され、ラインメモリ２
２から出力される信号はＤフリップフロップ３３に入力
される。したがって、Ｄフリップフロップ３１、３２、
３３からは、補正設計画像信号ＤＳｍを１画素分遅延さ
せた信号ＤＳｍ1、信号ＤＳｍ1を１ライン分遅延させた
信号ＤＳｍ2、信号ＤＳｍ2をさらに１ライン分遅延させ
た信号ＤＳｍ3がそれぞれ出力される。これらの信号Ｄ
Ｓｍ1、ＤＳｍ2、ＤＳｍ3は加算器３０に入力され、加
算器３０はそれらの信号を加算した信号を出力する。こ
の加算信号は、副走査方向ＶＳに隣接する３画素の加算
値を示す２ビットの信号であり、加算器４０に入力され
るとともに、Ｄフリップフロップ４１、４２から成る２
段のシフトレジスタに入力され、Ｄフリップフロップ４
１、４２の両出力信号も加算器４０に入力される。加算
器４０は、入力されたこれらの信号を加算した信号を出
力する。この加算信号は、副走査方向ＶＳに隣接する３
画素の加算値をさらに主走査方向に３画素分加算した
値、すなわち３×３画素の加算値を示す４ビットの信号
である。この４ビットの加算信号は比較器４５に入力さ
れて値'５'と比較され、その加算信号の値が'５'以上で
あれば'１'が出力され、'５'よりも小さければ'０'が出
力される。比較器４５から出力される信号は、基準画像
データを表わす基準画像信号ＲＳとして比較欠陥検出回
路５５に入力される。

【００４０】以上より、３×３多数決フィルタ回路ＭＦ
は、入力される補正設計画像信号ＤＳｍの各値を中心画
素とする３×３の９画素のうち'１'の画素が５個以上あ
れば即ち'１'の画素が'０'の画素よりも多ければ'１'を
出力し、'１'の画素が４個以下であれば即ち'１'の画素
が'０'の画素よりも少なければ'０'を出力する。これに
より、補正設計画像パターンにおける「虫喰い」が消滅
するとともに、パターンの凹凸の形状が滑らかになって
より実際の銅箔パターンに近くなる。例えば、図８
（ａ）の設計画像パターンからカド部補正オペレータ回
路ＣＣＯにより図８（ｂ）に示すような補正設計画像パ
ターンが得られ、「虫喰い」が生じるが、これを上記の
３×３多数決フィルタ回路ＭＦによって平滑化すること
により、図８（ｂ）において黒三角が付された画素が補
正され、図８（ｃ）に示すように「虫喰い」のない基準
画像パターンが得られる。

【００４１】以上のように本実施例によれば、重み係数
や閾値の試行錯誤的な選定というような不確定要素を持
ち込むことなく、「虫喰い」パターンの発生を防止しつ
つ設計画像パターンにおけるカド部に丸みを付け、実際
の銅箔パターンに近い基準画像パターンを得ることがで
きる。この基準画像パターンを検査対象物の画像パター
ンと比較することにより、欠陥の誤認が少なくなり、欠
陥検出の信頼性が向上する。

【００４２】上記実施例では図３及び図４に示すマスク
パターンを採用しているが、これ以外にも同様の機能を
有するマスクパターンが考えられる。例えば、図３
（ａ）に対応するパターンとして図１２（ａ）に示すマ
スクパターンが考えられる。このマスクパターンは、
値'１'の中心画素の下方の隣接画素は'ドントケア'であ
り、その下の隣接画素が'０'である点で、値'１'の中心
画素の下方の隣接画素が'０'である図３（ａ）のパター
ンと相違する。図３及び図４に示された他のパターンに
ついても、この図１２（ａ）に対応するパターンを考え
ることができる。すなわち、図３及び図４に示されたパ
ターンでは、中心画素と値が異なる画素が、各パターン
によって検出される凸部又は凹部の方向に中心画素と隣
接しているが、図１２（ａ）に対応するパターンでは、
そのような中心画素と値が異なる画素は中心画素から１
画素分離れており、両画素の間の画素は'ドントケア'と
なっている。このようなマスクパターンを採用すると、
「虫喰い」のパターンの発生が抑えられるという利点が
ある。例えば、前記の図８（ａ）のパターンにこのよう
なマスクパターンを適用すると、「虫喰い」を発生させ
ることなくカド部に丸みを付けることができ、この場合
には、３×３多数決フィルタ回路等による平滑化の処理
が不要となる。ただし、図１２（ｂ）のようにカド部の
先端が直線上に並んだ３画素から成る場合には、このよ
うなマスクパターンを採用しても「虫喰い」が発生する
ため、３×３多数決フィルタ回路等による平滑化の処理
が必要である。

【００４３】

【発明の効果】本発明によれば、所定のマスクパターン
により設計画像パターンのカド部が検出されて補正され
るため、重み係数や閾値の試行錯誤的な選定というよう
な不確定要素を持ち込むことなく、補正後の設計画像パ
ターンと実際に具現化されたオブジェクトパターンとの
間でのカド部における差異を小さくすることができる。
そして、このような補正後の設計画像パターンが基準画
像パターンとして検査対象パターンと比較されるため、
カド部における欠陥検出の誤認が防止される。また、基
準画像パターンの生成のために欠陥のない検査対象物を
必要とすることもない。

【図面の簡単な説明】

【図１】 本発明の一実施例である画像パターン検査装
置における補正回路の構成を示す図。

【図２】 本発明の一実施例である画像パターン検査装
置の全体構成を示す図。

【図３】 画素の値が'１'の配線パターンにおける凸部
分を検出するマスクパターンを示す図。

【図４】 画素の値が'１'の配線パターンにおける凹部
分を検出するマスクパターンを示す図。

【図５】 直角に折れ曲がる配線パターンに対するマス
クパターンの適用を示す図。

【図６】 直角に折れ曲がる配線パターンにおける補正
後の配線パターンを示す図。

【図７】 ４５度の凹状配線パターンに対するカド部補
正及び３×３多数決フィルタの適用を示す図。

【図８】 先鋭な凹状配線パターンに対するカド部補正
及び３×３多数決フィルタの適用を示す図。

【図９】 補正回路を構成するカド部補正オペレータ回
路における画素展開部の内部構成を示す図。

【図１０】 補正回路を構成するカド部補正オペレータ
回路におけるカド部検出補正部の内部構成を示す図。

【図１１】 補正回路を構成する３×３多数決フィルタ
回路の内部構成を示す図。

【図１２】 マスクパターンの他の例を示す図。

【図１３】 設計画像パターン及び検査対象物のパター
ンにおけるカド部を示す図。

【図１４】 先鋭な凹状配線パターンを従来の方法によ
り補正したパターンと実際の検査対象物のパターンとの
比較を示す図。

【符号の説明】

５２ …プリント配線板 ５５ …比較欠陥検出回路 ５６ …ＣＡＤデータ入力部 ５８ …補正回路 Ｃ1〜ＣN…丸め処理回路 ＣＣＯ …カド部補正オペレータ回路 ＭＦ …３×３多数決フィルタ回路 ＯＳ …検査対象データ ＤＳ …設計画像データ ＲＳ …基準画像データ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01N 21/84 - 21/91 H05K 13/08 G06T 1/00 - 17/50

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 オリジナルパターンが具現化された検査
   対象物のオブジェクトパターンを画素毎に読み取って得
   られる２値画像データにより表わされる検査対象パター
   ンと、前記オリジナルパターンの設計データに基づいて
   生成された２値画像データにより表わされる基準画像パ
   ターンとを比較することにより、検査対象物の欠陥を検
   出する画像パターン検査装置において、 ａ）前記オリジナルパターンを表わす２値の設計画像パ
   ターンを前記設計データから生成する設計画像データ生
   成手段と、 ｂ）予め設定された照合領域内で、カド部を表わす５×
   ５以上の奇数個の２値画素から成るマスクパターンと前
   記照合領域における設計画像パターンとを照合し、該マ
   スクパターンに含まれる以下i)〜iv)の全画素につい
   て、前記照合領域における設計画像パターンの対応する
   画素値が同じ場合に、両者が一致すると判定するカド部
   検出手段と、 i） 中心画素 ii）中心画素と異なる値を有し、中心画素を通る直線上
   で中心画素から１画素分以上離れて中心画素の両側に存
   在する２個以上の画素 iii)中心画素と同じ値を有し、中心画素を端点とし前記
   直線に垂直な第１半直線上に存在する１個以上の画素で
   あって、中心画素から１画素分以上離れた画素を含むも
   の iv）中心画素と異なる値を有し、中心画素を端点とし前
   記第１半直線と反対の方向に延びる第２半直線上の１個
   以上の画素 ｃ）前記カド部検出手段による一致が判定された際に、
   前記照合領域における設計画像パターンの中心画素の値
   を反転させることにより、前記基準画像パターンを生成
   する画像データ補正手段と、 を備えることを特徴とする画像パターン検査装置。
2. 【請求項２】 オリジナルパターンが具現化された検査
   対象物のオブジェクトパターンを画素毎に読み取って得
   られる２値画像データにより表わされる検査対象パター
   ンと、前記オリジナルパターンの設計データに基づいて
   生成された２値画像データにより表わされる基準画像パ
   ターンとを比較することにより、検査対 象物の欠陥を検
   出する画像パターン検査装置において、 ａ）前記オリジナルパターンを表わす２値の設計画像パ
   ターンを前記設計データから生成する設計画像データ生
   成手段と、 ｂ）予め設定された照合領域内でカド部を表わすマスク
   パターンと前記照合領域における設計画像パターンとを
   照合し、両者が一致するか否かを判定するカド部検出手
   段と、 ｃ）前記カド部検出手段による一致が判定された際に、
   前記照合領域における設計画像パターンの中心画素の値
   を反転させ、更に、多数決フィルタによって前記設計画
   像パターンを平滑化することにより、前記基準画像パタ
   ーンを生成する画像データ補正手段と、 を備えることを特徴とする画像パターン検査装置。
3. 【請求項３】 オリジナルパターンが具現化された検査
   対象物のオブジェクトパターンを画素毎に読み取って得
   られる２値画像データにより表わされる検査対象パター
   ンと、前記オリジナルパターンの設計データに基づいて
   生成された２値画像データにより表わされる基準画像パ
   ターンとを比較することにより、検査対象物の欠陥を検
   出する画像パターン検査装置において、 ａ）前記オリジナルパターンを表わす２値の設計画像パ
   ターンを前記設計データから生成する設計画像データ生
   成手段と、 ｂ）予め設定された照合領域内で、カド部を表わす５×
   ５以上の奇数個の２値画素から成るマスクパターンと前
   記照合領域における設計画像パターンとを照合し、該マ
   スクパターンに含まれる以下i)〜iv)の全画素につい
   て、前記照合領域における設計画像パターンの対応する
   画素値が同じ場合に、両者が一致すると判定するカド部
   検出手段と、 i） 中心画素 ii）中心画素と異なる値を有し、中心画素を通る直線上
   で中心画素から１画素分以上離れて中心画素の両側に存
   在する２個以上の画素 iii)中心画素と同じ値を有し、中心画素を端点とし前記
   直線に垂直な第１半直線上に存在する１個以上の画素で
   あって、中心画素から１画素分以上離れた画素を含むも
   の iv）中心画素と異なる値を有し、中心画素を端点とし前
   記第１半直線と反対の方向に延びる第２半直線上の１個
   以上の画素 ｃ）前記カド部検出手段による一致が判定された際に、
   前記照合領域における設計画像パターンの中心画素の値
   を反転させ、更に、多数決フィルタによって前記設計画
   像パターンを平滑化することにより、前記基準画像パタ
   ーンを生成する画像データ補正手段と、 を備えることを特徴とする画像パターン検査装置。
4. 【請求項４】 前記画像データ補正手段は、複数段備え
   られていることを特徴とする請求項１乃至請求項３のい
   ずれかに記載の画像パターン検査装置。