JPH01296142A - ２次元画像比較検査装置 - Google Patents
２次元画像比較検査装置Info
- Publication number
- JPH01296142A JPH01296142A JP63125042A JP12504288A JPH01296142A JP H01296142 A JPH01296142 A JP H01296142A JP 63125042 A JP63125042 A JP 63125042A JP 12504288 A JP12504288 A JP 12504288A JP H01296142 A JPH01296142 A JP H01296142A
- Authority
- JP
- Japan
- Prior art keywords
- image
- pixel
- signals
- differential
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 17
- 230000007547 defect Effects 0.000 claims abstract description 16
- 238000007689 inspection Methods 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims abstract description 10
- 230000002950 deficient Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000004069 differentiation Effects 0.000 abstract description 5
- 238000013139 quantization Methods 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
- G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、水平方向および垂直方向に同期を取り、各々
の画素単位で順次入力される、本来同一であるべき第１
および第２の２次元画像信号を逐次比較して、相異なる
画素を欠陥として検出する２次元画像比較検査装置に関
し、特に基板の印刷パターンなどの画像を比較検査する
２次元画像比較検査装置に関するものである。
の画素単位で順次入力される、本来同一であるべき第１
および第２の２次元画像信号を逐次比較して、相異なる
画素を欠陥として検出する２次元画像比較検査装置に関
し、特に基板の印刷パターンなどの画像を比較検査する
２次元画像比較検査装置に関するものである。
（従来の技術）
かかる装置において、一般に基板の印刷パターンなどの
２次元画像を、記憶された正常なパターンの画像若しく
は他の未検査基板のパターン画像と比較して相異点を欠
陥として検出する場合、基本的には二つの画像信号を２
値化し、画素ごとに排他的論理和を取り、その結果が真
、すなわち画素の論理値の異なるものを欠陥として判断
していた。
２次元画像を、記憶された正常なパターンの画像若しく
は他の未検査基板のパターン画像と比較して相異点を欠
陥として検出する場合、基本的には二つの画像信号を２
値化し、画素ごとに排他的論理和を取り、その結果が真
、すなわち画素の論理値の異なるものを欠陥として判断
していた。
（発明が解決しようとする課題）
しかし、両画像間の位置ずれや量子化誤差のため、パタ
ーンのエツジ部分（画素の論理値の変化点）では、誤り
検出する可能性がある。さらに近年において、印刷パタ
ーンの幅が細くなる傾向があり、必然的に画像の分解能
を上げなければならないが、これは相対的に印刷パター
ンの位置誤差を拡大することになるので、上記の方法で
はほとんどのエツジ部分が欠陥として誤り検出されてし
まうという欠点がある。
ーンのエツジ部分（画素の論理値の変化点）では、誤り
検出する可能性がある。さらに近年において、印刷パタ
ーンの幅が細くなる傾向があり、必然的に画像の分解能
を上げなければならないが、これは相対的に印刷パター
ンの位置誤差を拡大することになるので、上記の方法で
はほとんどのエツジ部分が欠陥として誤り検出されてし
まうという欠点がある。
従来では上、記欠点を回避するため、記憶装置に記憶し
た正常パターン画像からマトリックススキャンなどの手
法で拡大画像および縮小画像を生成して、各画像を記憶
装置に記憶し、被検査画像のうちの拡大画像より外に出
た部分、および縮小画像より内側に入った部分のみ欠陥
とする方法がとられていた。
た正常パターン画像からマトリックススキャンなどの手
法で拡大画像および縮小画像を生成して、各画像を記憶
装置に記憶し、被検査画像のうちの拡大画像より外に出
た部分、および縮小画像より内側に入った部分のみ欠陥
とする方法がとられていた。
しかし、この方法には、（１）大容量の画像データを２
組、さらに原画像が必要ならば３個記憶しなければなら
ず、膨大な記憶容量を必要とすること、および（２）検
出された欠陥画素毎に位置情報などを出力するためかな
り冗長なデータ出力となること、さらに（３）拡大画像
および縮小画像生成するのに時間がかかること、という
欠点がある。
組、さらに原画像が必要ならば３個記憶しなければなら
ず、膨大な記憶容量を必要とすること、および（２）検
出された欠陥画素毎に位置情報などを出力するためかな
り冗長なデータ出力となること、さらに（３）拡大画像
および縮小画像生成するのに時間がかかること、という
欠点がある。
この発明の目的は、上述した欠点を解消し、はぼ実時間
で２次元画像信号の比較検査を行う２次元画像比較検査
装置を提供することにある。
で２次元画像信号の比較検査を行う２次元画像比較検査
装置を提供することにある。
（課題を解決するための手段）
本発明の２次元画像比較検査装置は、第１図に示すよう
に、水平方向および垂直方向に同期を取り、各々の画素
単位で順次人力される、本来同一であるべき第１および
第２の２次元画像信号を逐次比較して、相異なる画素を
欠陥として検出する２次元画像比較検査装置において、 前記第１及び第２の２次元画像信号１ａ、１ｂがそれぞ
れ入力され、水平及び垂直方向に微分処理を施して第１
及び第２の微分画像信号２ａ、 ２ｂを出力する第１及
び第２の画像微分手段１０１．１０２と、前記第１及び
第２の微分画像信号が人力され、これら信号を所定時間
遅延した第１及び第２の遅延画像信号２ａ’ 、 ２ｂ
″を出力するとともに、これら信号２ａ、 ２ｂを各画
素ごとに予め設定された距離値に応じて２次元平面の全
方向に拡張した第１および第２の微分拡張画像信号３ａ
、 ３ｂを出力する第１及び第２の画像拡張手段１０３
．１０４と、第２の遅延画像信号と第１の微分拡張画像
信号との排他的論理和を各画素毎にとりその値が真であ
る場合には対応する画素に欠陥があると判定し判定信号
４ａを出力する第１の判定手段１０５と、第１の遅延画
像信号と第２の微分拡張画像信号との排他的論理和をと
りその値が真である場合には対応する画素に欠陥がある
と判定し判定信号４ｂを出力する第２の判定手段１０６
と、 前記判定信号４ａ、 ４ｂの論理和をとりその値が真で
ある場合には前記画素についての欠陥検出信号を出力す
る検出手段１０７とを有することを特徴とするものであ
る。
に、水平方向および垂直方向に同期を取り、各々の画素
単位で順次人力される、本来同一であるべき第１および
第２の２次元画像信号を逐次比較して、相異なる画素を
欠陥として検出する２次元画像比較検査装置において、 前記第１及び第２の２次元画像信号１ａ、１ｂがそれぞ
れ入力され、水平及び垂直方向に微分処理を施して第１
及び第２の微分画像信号２ａ、 ２ｂを出力する第１及
び第２の画像微分手段１０１．１０２と、前記第１及び
第２の微分画像信号が人力され、これら信号を所定時間
遅延した第１及び第２の遅延画像信号２ａ’ 、 ２ｂ
″を出力するとともに、これら信号２ａ、 ２ｂを各画
素ごとに予め設定された距離値に応じて２次元平面の全
方向に拡張した第１および第２の微分拡張画像信号３ａ
、 ３ｂを出力する第１及び第２の画像拡張手段１０３
．１０４と、第２の遅延画像信号と第１の微分拡張画像
信号との排他的論理和を各画素毎にとりその値が真であ
る場合には対応する画素に欠陥があると判定し判定信号
４ａを出力する第１の判定手段１０５と、第１の遅延画
像信号と第２の微分拡張画像信号との排他的論理和をと
りその値が真である場合には対応する画素に欠陥がある
と判定し判定信号４ｂを出力する第２の判定手段１０６
と、 前記判定信号４ａ、 ４ｂの論理和をとりその値が真で
ある場合には前記画素についての欠陥検出信号を出力す
る検出手段１０７とを有することを特徴とするものであ
る。
（作 用）
この発明では、入力された画像信号１ａ、ｌｂを画素毎
に画像微分手段１０１．１０２、画像拡張手段１０３゜
１０４にて随時処理し、判定手段にて比較検査するため
、比較検査前に拡大、縮小の前処理した画像を記憶する
ための記憶手段を必要とせず、また比較される二つの２
次元画像信号１ａ、ｌｂを微分し遅延して得た遅延画像
信号２ａ”、２ｂ′と微分拡張画像信号３ａ、 ３ｂと
を相互に比較することにより、各々の信号の変化点く即
ちエツジ）同士が、画像間の位置ずれや量子化誤差の許
容範囲として設定された距離内にない場合には欠陥と判
断し、かつその欠陥部分（画素）の判定信号４ａ、 ４
ｂのみを出力することにより欠陥情報の量を減少させた
ことを特徴とし、このため比較検査後のデータの転送、
記憶および解析等の後処理の簡素化および最適化を図る
ことができる。
に画像微分手段１０１．１０２、画像拡張手段１０３゜
１０４にて随時処理し、判定手段にて比較検査するため
、比較検査前に拡大、縮小の前処理した画像を記憶する
ための記憶手段を必要とせず、また比較される二つの２
次元画像信号１ａ、ｌｂを微分し遅延して得た遅延画像
信号２ａ”、２ｂ′と微分拡張画像信号３ａ、 ３ｂと
を相互に比較することにより、各々の信号の変化点く即
ちエツジ）同士が、画像間の位置ずれや量子化誤差の許
容範囲として設定された距離内にない場合には欠陥と判
断し、かつその欠陥部分（画素）の判定信号４ａ、 ４
ｂのみを出力することにより欠陥情報の量を減少させた
ことを特徴とし、このため比較検査後のデータの転送、
記憶および解析等の後処理の簡素化および最適化を図る
ことができる。
加えて、２つの入力された２次元画像信号に対応して画
像微分手段１０１．１０２、画像拡張手段１０３゜１０
４および判定手段１０５．１０６を独自の系統で設ける
、即ちパイプライン処理回路としたため、はぼ実時間の
画像処理を行うことができる。
像微分手段１０１．１０２、画像拡張手段１０３゜１０
４および判定手段１０５．１０６を独自の系統で設ける
、即ちパイプライン処理回路としたため、はぼ実時間の
画像処理を行うことができる。
（実施例）
以下に、本発明の実施例を図面に基づき説明する。
第２図は、本発明の装置において、例えば画像入力装置
に被検査物の画像が入力される場合において、この人力
画像を比較し、欠陥を検出する仕方を定性的に示す概念
図である。ｌａ及び１ｂは、相互に比較検査されるべき
入力画像パターンを示し、例えば１ａは基準となる画像
パターンを、１ｂは被検査物の画像パターンを夫々示し
ている。しかし、画像パターンｌａ、 ｌｂの両方が未
検査物であってもよい（第１ステツプ）。
に被検査物の画像が入力される場合において、この人力
画像を比較し、欠陥を検出する仕方を定性的に示す概念
図である。ｌａ及び１ｂは、相互に比較検査されるべき
入力画像パターンを示し、例えば１ａは基準となる画像
パターンを、１ｂは被検査物の画像パターンを夫々示し
ている。しかし、画像パターンｌａ、 ｌｂの両方が未
検査物であってもよい（第１ステツプ）。
次いで、これら入力画像パターン１ａふよび１ｂ夫々に
対して水平及び垂直方向の微分処理を施して、これら入
力画像パターンの輪郭、即ち線分だけを表す微分パター
ン２ａ、 ２ｂを夫々得る（第２ステツプ）。
対して水平及び垂直方向の微分処理を施して、これら入
力画像パターンの輪郭、即ち線分だけを表す微分パター
ン２ａ、 ２ｂを夫々得る（第２ステツプ）。
さらに前段の微分処理により得られた、入力画像パター
ンの輪郭を表す線分を、所定距離だけ拡張して、図中に
おいて３ａおよび３ｂで示す微分拡張パターンを生成す
る（第３ステツプ）。
ンの輪郭を表す線分を、所定距離だけ拡張して、図中に
おいて３ａおよび３ｂで示す微分拡張パターンを生成す
る（第３ステツプ）。
次いで、前段にて得られた微分拡張パターン３ａに第２
ステツプで得られた微分パターン２ｂを重ね合わせ、同
様にして微分拡張パターン３ｂに微分パターン２ａを重
ね合わせてそれぞれ比較する（第４ステツプ）。
ステツプで得られた微分パターン２ｂを重ね合わせ、同
様にして微分拡張パターン３ｂに微分パターン２ａを重
ね合わせてそれぞれ比較する（第４ステツプ）。
この比較結果から、微分パターン２ａ、 ２ｂのうち、
微分拡張パターン３ａ、 ３ｂからそれぞれはみ出す箇
所を欠陥部分として判定する（第４ステツプ）。
微分拡張パターン３ａ、 ３ｂからそれぞれはみ出す箇
所を欠陥部分として判定する（第４ステツプ）。
この図においては、４ａ、 ４ｂで示す部分が欠陥部分
である。以上がこの発明の装置における比較検査の原理
である。
である。以上がこの発明の装置における比較検査の原理
である。
次に、上述した原理を実現するための、具体的なブロッ
ク回路図を第３図に示す。２個の入力画像パターンｌａ
、ｌｂ（この図においては１０ａ、 １０ｂである）に
対して、微分回路５ａ、 ５ｂ、遅延回路６ａ。
ク回路図を第３図に示す。２個の入力画像パターンｌａ
、ｌｂ（この図においては１０ａ、 １０ｂである）に
対して、微分回路５ａ、 ５ｂ、遅延回路６ａ。
６ｂ、拡張回路７ａ、 ７ｂがそれぞれ直列配置で接続
され、拡張回路７ａ、 ７ｂの出力端は判定回路８に夫
々に接続される。また拡張回路７ａ、 ７ｂの入力端に
は微分処理にて得られた微分パターンの線分の幅を決定
する距離選択回路９がそれぞれ接続される。
され、拡張回路７ａ、 ７ｂの出力端は判定回路８に夫
々に接続される。また拡張回路７ａ、 ７ｂの入力端に
は微分処理にて得られた微分パターンの線分の幅を決定
する距離選択回路９がそれぞれ接続される。
この回路において、人力画像パターン１０ａ、 １０ｂ
が微分回路５ａ、 ５ｂにそれぞれ入力されると、これ
ら微分回路５ａ、 ５ｂで水平及び垂直方向の微分処理
が夫々行われ、微分パターンｌｌａ、 ｌｌｂが形成さ
れる。これら微分パターンｌｌａ、 ｌｌｂは遅延回
路５ａ。
が微分回路５ａ、 ５ｂにそれぞれ入力されると、これ
ら微分回路５ａ、 ５ｂで水平及び垂直方向の微分処理
が夫々行われ、微分パターンｌｌａ、 ｌｌｂが形成さ
れる。これら微分パターンｌｌａ、 ｌｌｂは遅延回
路５ａ。
６ｂに夫々人力され、そこで１画素当たり次段の拡張回
路にて拡張する画素数分ｎだけ水平及び垂直方向に遅延
され、微分パターンの１画素当たり縦横にｎ個ずつ配列
された２次元マ） ＩＪフックスータ１２ａ、 １２ｂ
として出力される。遅延回路５ａ、 ５ｂから出力され
拡張回路７ａ、 ７ｂに入力されたマトリックスデータ
１２ａ、 １２ｂに、図示しない外部入力手段により距
離選択回路９に人力された距離値１５がそれぞれ加算さ
れて、微分拡張画素パターン１４ａ、 １４ｂが形成さ
れる。また拡張回路７ａ、 ７ｂからは、この微分拡張
画素パターン１４ａ、 １４ｂの他に、微分パターンｌ
ｌａ、 ｌｌｂとしての中心画素パターン１３ａ、 ４
３ｂもまた出力されて、判定回路８に入力される。
路にて拡張する画素数分ｎだけ水平及び垂直方向に遅延
され、微分パターンの１画素当たり縦横にｎ個ずつ配列
された２次元マ） ＩＪフックスータ１２ａ、 １２ｂ
として出力される。遅延回路５ａ、 ５ｂから出力され
拡張回路７ａ、 ７ｂに入力されたマトリックスデータ
１２ａ、 １２ｂに、図示しない外部入力手段により距
離選択回路９に人力された距離値１５がそれぞれ加算さ
れて、微分拡張画素パターン１４ａ、 １４ｂが形成さ
れる。また拡張回路７ａ、 ７ｂからは、この微分拡張
画素パターン１４ａ、 １４ｂの他に、微分パターンｌ
ｌａ、 ｌｌｂとしての中心画素パターン１３ａ、 ４
３ｂもまた出力されて、判定回路８に入力される。
判定回路８では、微分拡張画素パターン１４ａと中心画
素パターン１３ｂとの比較、および微分拡張画素パター
ン１４ｂと中心画素パターン１３ａとの比較がそれぞれ
行われて、欠陥画素の有無およびその欠陥部分の位置を
判定し、欠陥エツジパターン１６として出力する。
素パターン１３ｂとの比較、および微分拡張画素パター
ン１４ｂと中心画素パターン１３ａとの比較がそれぞれ
行われて、欠陥画素の有無およびその欠陥部分の位置を
判定し、欠陥エツジパターン１６として出力する。
さらに各回路について詳細に説明する。まず第４図には
微分回路５ａ、 ５ｂの一具体例を示す図である。画像
の垂直方向の遅延を行う１ライン遅延器１７および画像
の水平方向の遅延を行う１画素遅延器１８がそれぞれＸ
ＯＲゲート１９．２０の一方の入力端子に接続され、Ｘ
ＯＲゲート１９．２０の他方の入力端子には図示しない
画像入力装置から直接接続される。ＸＯＲケ−）１９．
２０（７）出力端子はＯＲゲート２１の入力端子に接続
される。
微分回路５ａ、 ５ｂの一具体例を示す図である。画像
の垂直方向の遅延を行う１ライン遅延器１７および画像
の水平方向の遅延を行う１画素遅延器１８がそれぞれＸ
ＯＲゲート１９．２０の一方の入力端子に接続され、Ｘ
ＯＲゲート１９．２０の他方の入力端子には図示しない
画像入力装置から直接接続される。ＸＯＲケ−）１９．
２０（７）出力端子はＯＲゲート２１の入力端子に接続
される。
このように構成された画像微分回路に、例えば人力画像
パターン２２が人力される場合に、入力画像を垂直方向
に１画素遅延するため、１ライン遅延器１７で遅延し、
遅延された信号２３がＸＯＲゲート１９の一方の入力端
に入力される。このＸＯＲゲート１９の他方の入力端に
は、分岐点ａにて分岐された人力画像パターン２２が直
接入力される。したがって、このＸＯＲゲート１９の出
力端からは垂直方向の微分パターン２５が出力される。
パターン２２が人力される場合に、入力画像を垂直方向
に１画素遅延するため、１ライン遅延器１７で遅延し、
遅延された信号２３がＸＯＲゲート１９の一方の入力端
に入力される。このＸＯＲゲート１９の他方の入力端に
は、分岐点ａにて分岐された人力画像パターン２２が直
接入力される。したがって、このＸＯＲゲート１９の出
力端からは垂直方向の微分パターン２５が出力される。
同様にして、入力画像パターン２２は、水平方向に１画
素遅延するため、１画素遅延器１８に入力され、そこで
所定時間遅延された後、遅延信号２４として出力されて
、ＸＯＲゲート２０の一方の入力端に人力され、また入
力画像パターン２２もまた直接にＸＯＲゲート２０の他
方の入力端に入力される。そこでこれらの排他的論理和
がとられた後、水平方向の微分パターン２６がその出力
端から出力される。ＸＯＲゲー）１９．２０からそれぞ
れ出力された垂直方向の微分パターン２５及び水平方向
の微分パターン２６はＯＲゲート２１に夫々入力されて
これらパターンの論理和がとられて、垂直および水平方
向の微分パターン２７として出力される。
素遅延するため、１画素遅延器１８に入力され、そこで
所定時間遅延された後、遅延信号２４として出力されて
、ＸＯＲゲート２０の一方の入力端に人力され、また入
力画像パターン２２もまた直接にＸＯＲゲート２０の他
方の入力端に入力される。そこでこれらの排他的論理和
がとられた後、水平方向の微分パターン２６がその出力
端から出力される。ＸＯＲゲー）１９．２０からそれぞ
れ出力された垂直方向の微分パターン２５及び水平方向
の微分パターン２６はＯＲゲート２１に夫々入力されて
これらパターンの論理和がとられて、垂直および水平方
向の微分パターン２７として出力される。
次いで遅延回路５ａ、 ５ｂの一具体例である回路を第
５図に示す。微分回路にて得られた微分パターン２７は
、ｉ行ｊ列（ただしｉ、ｊ＝１，２．・・・。
５図に示す。微分回路にて得られた微分パターン２７は
、ｉ行ｊ列（ただしｉ、ｊ＝１，２．・・・。
ｎ）のシフトレジスタアレイ２９に供給されるが、最初
の１行のシフトレジスタ以降の行のシフトレジスタへは
前の行への供給ラインから１ライン遅延器２８ａ、 ２
８ｂ、 ・・・を夫々経て供給される。そのため１行
のシフトレジスタはｉ−１回遅延されて供給される。し
たがって、シフトレジスタアレイ２９により所定の画素
数分く即ちｉ−１行分）水平遅延され、ΣＡｉｊで示す
ような２次元マトリックスデータを出力する。この場合
の所定の画素数即ち遅延画素数ｉおよびｊは、人力画像
パターンの最大の位置ずれや欠陥の判定基準（すなわち
精度）により決められ、第５図では一例として水平及び
垂直方向とも９画素のマトリックスデータとした。
の１行のシフトレジスタ以降の行のシフトレジスタへは
前の行への供給ラインから１ライン遅延器２８ａ、 ２
８ｂ、 ・・・を夫々経て供給される。そのため１行
のシフトレジスタはｉ−１回遅延されて供給される。し
たがって、シフトレジスタアレイ２９により所定の画素
数分く即ちｉ−１行分）水平遅延され、ΣＡｉｊで示す
ような２次元マトリックスデータを出力する。この場合
の所定の画素数即ち遅延画素数ｉおよびｊは、人力画像
パターンの最大の位置ずれや欠陥の判定基準（すなわち
精度）により決められ、第５図では一例として水平及び
垂直方向とも９画素のマトリックスデータとした。
拡張回路７ａ、 ７ｂでは、遅延回路６ａ、 ６ｂから
出力された２次元マトリックスデータｎＡｉｊを受は取
るとともに、距離選択回路９から、例えば第６図に示す
ようなレジスタアレイ３０からマトリックスデータｎＢ
ｉｊ（ｉ、ｊ・１，２．・・・、ｎ）で示すような距離
値のデータ表を参照し、これらデータがシフトレジスタ
２９のマトリックスデータＥ＾ＩＪに加算される。この
第６図に示すマトリックスデータΣＢ！」において、点
Ｂ（５，５）＝０を中心として、各要素は中心からの距
離値を有する。これらマトリックスデータΣＢＩＪ は
マトリックスデータｎＡｉｊ と要素（画素）毎に対応
している。すなわちＡ（５，５）が中心画素（距離０）
であり、Ａ（４，４）、 Ａ（４，５）、 Ａ（４゜６
）、 Ａ（５，４）、屓５．６） 、 Ａ（６，４）
、＾（６，５）、 Ａ（６，６）が中心画素から距離１
の拡張画素となり、その他、距離が２以上の場合も同様
にマトリックスデータｎＡｉｊに対応している。したが
って、シフトレジスタ３０の、距離値を有するマトリッ
クスデータＥ８１ノ の要素と、マトリックスデータΣ
ＡＩＪ の対応する画素との論理和がとられ、距離値に
対応する拡張画素が得られる。
出力された２次元マトリックスデータｎＡｉｊを受は取
るとともに、距離選択回路９から、例えば第６図に示す
ようなレジスタアレイ３０からマトリックスデータｎＢ
ｉｊ（ｉ、ｊ・１，２．・・・、ｎ）で示すような距離
値のデータ表を参照し、これらデータがシフトレジスタ
２９のマトリックスデータＥ＾ＩＪに加算される。この
第６図に示すマトリックスデータΣＢ！」において、点
Ｂ（５，５）＝０を中心として、各要素は中心からの距
離値を有する。これらマトリックスデータΣＢＩＪ は
マトリックスデータｎＡｉｊ と要素（画素）毎に対応
している。すなわちＡ（５，５）が中心画素（距離０）
であり、Ａ（４，４）、 Ａ（４，５）、 Ａ（４゜６
）、 Ａ（５，４）、屓５．６） 、 Ａ（６，４）
、＾（６，５）、 Ａ（６，６）が中心画素から距離１
の拡張画素となり、その他、距離が２以上の場合も同様
にマトリックスデータｎＡｉｊに対応している。したが
って、シフトレジスタ３０の、距離値を有するマトリッ
クスデータＥ８１ノ の要素と、マトリックスデータΣ
ＡＩＪ の対応する画素との論理和がとられ、距離値に
対応する拡張画素が得られる。
実際の処理に当たっては、第６図に示すシフトレジスタ
３０のようなマトリックスデータΣＢｌｊのΣＡｌノへ
の加算は、第５図のシフトレジスタ２９のマトリックス
データから拡張回路内の論理和（ＯＲ）ゲートへの信号
線へ接続する仕方として現実的に達成される。例えば第
７図に示すように、まず第６図のマトリックスデータの
距離０に相当する画素は、第７図のライン３８に示すよ
うに、そのまま（第３図の中心画素パターン１３ａ、
１３ｂに相当する）中心画素パターンとして出力される
。第６図のマトリックスデータの距離１に相当する画素
は、第７図の論理和ゲート３１ａにすべて入力され、こ
のゲートにてこれらの論理和とられ、その出力である距
離１の拡張画素パターン３５ａが論理積（ＡＮＤ）ゲー
） ３２ａに入力される。このＡＮＤゲー） ３２ａの
他の入力端には距離選択レジスタ３３の最下位ビットの
出力ライン３６ａが接続されており、この距離選択レジ
スタ３３で指定された距離値に対応する拡張画素パター
ンが得られるように制御され、ＡＮＤゲー） ３２ａか
ら拡張画素パターン３７ａが出力される。同様に距離２
の画素はＯＲアゲ−３１ｂを経てＡＮＤゲー） ３２ｂ
に供給され、ＡＮＤゲー） ３２ｂにて距離選択レジス
タ３３の最下位から２ビツト目のライン出力によって制
御されて論理積がとられ、この結果の拡張画素パターン
３７ｂがＡＮＤゲート３２ｂから出力される。同様にし
て距離ｎの論理和および論理積がＯＲゲート３１ｎおよ
びＡＮＤゲート３２ｎを経て距離選択レジスタ３３の最
下位からｎビット目のライン出力の制御のもとに拡張画
素パターン３７ｎが出力される。したがって、これらＯ
ＲゲートおよびへＮＤゲートは距離ｎの個数分用意する
必要がある。
３０のようなマトリックスデータΣＢｌｊのΣＡｌノへ
の加算は、第５図のシフトレジスタ２９のマトリックス
データから拡張回路内の論理和（ＯＲ）ゲートへの信号
線へ接続する仕方として現実的に達成される。例えば第
７図に示すように、まず第６図のマトリックスデータの
距離０に相当する画素は、第７図のライン３８に示すよ
うに、そのまま（第３図の中心画素パターン１３ａ、
１３ｂに相当する）中心画素パターンとして出力される
。第６図のマトリックスデータの距離１に相当する画素
は、第７図の論理和ゲート３１ａにすべて入力され、こ
のゲートにてこれらの論理和とられ、その出力である距
離１の拡張画素パターン３５ａが論理積（ＡＮＤ）ゲー
） ３２ａに入力される。このＡＮＤゲー） ３２ａの
他の入力端には距離選択レジスタ３３の最下位ビットの
出力ライン３６ａが接続されており、この距離選択レジ
スタ３３で指定された距離値に対応する拡張画素パター
ンが得られるように制御され、ＡＮＤゲー） ３２ａか
ら拡張画素パターン３７ａが出力される。同様に距離２
の画素はＯＲアゲ−３１ｂを経てＡＮＤゲー） ３２ｂ
に供給され、ＡＮＤゲー） ３２ｂにて距離選択レジス
タ３３の最下位から２ビツト目のライン出力によって制
御されて論理積がとられ、この結果の拡張画素パターン
３７ｂがＡＮＤゲート３２ｂから出力される。同様にし
て距離ｎの論理和および論理積がＯＲゲート３１ｎおよ
びＡＮＤゲート３２ｎを経て距離選択レジスタ３３の最
下位からｎビット目のライン出力の制御のもとに拡張画
素パターン３７ｎが出力される。したがって、これらＯ
ＲゲートおよびへＮＤゲートは距離ｎの個数分用意する
必要がある。
また距離選択レジスタ３３は外部入力装置により適当な
距離値データが設定できるように構成される。この距離
選択レジスタ３３内に格納される各ビットは、最下位ビ
ットが距離１までの拡張を、最下位から２ビツト目が距
離２までの拡張を、最下位から３ビツト目が距離３まで
の拡張を、・・・・・・夫々受は持っている。ただしあ
るビットを有効（拡張を許可した）にした場合はそれよ
り下位のビットもすべて有効にしなければならない。
距離値データが設定できるように構成される。この距離
選択レジスタ３３内に格納される各ビットは、最下位ビ
ットが距離１までの拡張を、最下位から２ビツト目が距
離２までの拡張を、最下位から３ビツト目が距離３まで
の拡張を、・・・・・・夫々受は持っている。ただしあ
るビットを有効（拡張を許可した）にした場合はそれよ
り下位のビットもすべて有効にしなければならない。
かようにして距離選択レジスタ３３の制御を受けた各拡
張パターン３７８〜３７ｎはさらにＯＲゲート３４にて
論理和がとられて、拡張画素パターン３９として出力さ
れる。
張パターン３７８〜３７ｎはさらにＯＲゲート３４にて
論理和がとられて、拡張画素パターン３９として出力さ
れる。
以上、第４〜７図について述べた微分回路、遅延回路お
よび拡張回路は、人力画素パターン１及び２に対応して
、第３図に示すように、同一のものを２系統使用する。
よび拡張回路は、人力画素パターン１及び２に対応して
、第３図に示すように、同一のものを２系統使用する。
そして人力画素パターンｌａ。
１ｂはこれら２系統通過後にそれぞれ中心画像パターン
及び拡張画像パターンに変換される。
及び拡張画像パターンに変換される。
第８図には第３図の判定回路８の具体的な一例としての
回路を示す。第２図の第４ステツプにて示したように相
互の中心画素と拡張画素との比較を行うため、パターン
１ａに対応する中心画素とパターン１ｂに対応する拡張
画素とがＡＮＤゲート４２に人力され、この逆にパター
ン１ｂに対応する中心画素とパターン１ａに対応する拡
張画素とがＡＮＤゲート４３に入力される。パターンｌ
ａ、 ｌｂの拡張画素は、ＡＮＤゲート４３．４２に
それぞれ人力される前に、インバータ４０．４１を経て
反転された信号４９．５０に変換される。ＡＮＤゲート
４２．４３で論理積が取られた出力５１．５２はＯＲゲ
ート４４に入力され、その出力５３が求める欠陥画素（
ただしエツジ部分のみ）となる。
回路を示す。第２図の第４ステツプにて示したように相
互の中心画素と拡張画素との比較を行うため、パターン
１ａに対応する中心画素とパターン１ｂに対応する拡張
画素とがＡＮＤゲート４２に人力され、この逆にパター
ン１ｂに対応する中心画素とパターン１ａに対応する拡
張画素とがＡＮＤゲート４３に入力される。パターンｌ
ａ、 ｌｂの拡張画素は、ＡＮＤゲート４３．４２に
それぞれ人力される前に、インバータ４０．４１を経て
反転された信号４９．５０に変換される。ＡＮＤゲート
４２．４３で論理積が取られた出力５１．５２はＯＲゲ
ート４４に入力され、その出力５３が求める欠陥画素（
ただしエツジ部分のみ）となる。
以上、本発明の装置について一例を用いて説明して来た
が、本発明は上記例に限定されるものではなく、当業者
であれば種々に変形または変更しうろこと明らかである
。
が、本発明は上記例に限定されるものではなく、当業者
であれば種々に変形または変更しうろこと明らかである
。
（発明の効果）
上記説明から明らかなように、本発明は、２つの２次元
画像を画素ごとに逐次比較して相異点を検出するために
、比較検査前の比較画像の拡大、縮小などの前処理およ
び画像を記憶するための記憶手段を必要とせず、また欠
陥部のエツジパターンのみ出力することにより、比較検
査後のデータ転送、記憶、及び解析などの後処理の簡素
化（経済性）、最適化（信頼性）を図っている。
画像を画素ごとに逐次比較して相異点を検出するために
、比較検査前の比較画像の拡大、縮小などの前処理およ
び画像を記憶するための記憶手段を必要とせず、また欠
陥部のエツジパターンのみ出力することにより、比較検
査後のデータ転送、記憶、及び解析などの後処理の簡素
化（経済性）、最適化（信頼性）を図っている。
また、比較すべき人力画像ごとに独自の系統としたパイ
プライン処理のため、はぼ実時間の画像処理（高速応答
性）を達成している。
プライン処理のため、はぼ実時間の画像処理（高速応答
性）を達成している。
したがって、信頼性、経済性、高速応答性に優れた２次
元画像比較検査装置を得ることができる。
元画像比較検査装置を得ることができる。
第１図は本発明の構成を示す構成図、
第２図は本発明の詳細な説明する概念図、第３図は本発
明による２次元画像比較検査装置の実施例の構成を示す
ブロック図、 第４図は第３９図中の微分回路の一例を示す回路図、 第５図は同様に第３図中の遅延回路の一例を示す回路図
、 第６図は第３図中の距離選択回路に記憶される距離値の
マトリックスデータの一例を示す線図、第７図は第３図
中の拡張回路及び距離選択回路の一例を示す回路図、 第８図は第３図中の判定回路の一例を示す回路図である
。 ｌａ、 ｌｂ・・・入力画像パターン ２ａ、 ２ｂ・・・微分パターン ３ａ、 ３ｂ・・・微分拡張パターン ４ａ、 ４ｂ・・・欠陥部分 ５ａ、 ５ｂ・・・微分回路 ６ａ、 ６ｂ・・・遅
延回路７ａ、 ７ｂ・・・拡張回路 訃・・判定回路
１０１、１０２・・・画像微分手段 １０３、１０４・・・画像拡張手段 １０５、１０６・・・判定手段 １０７・・・検出手段
明による２次元画像比較検査装置の実施例の構成を示す
ブロック図、 第４図は第３９図中の微分回路の一例を示す回路図、 第５図は同様に第３図中の遅延回路の一例を示す回路図
、 第６図は第３図中の距離選択回路に記憶される距離値の
マトリックスデータの一例を示す線図、第７図は第３図
中の拡張回路及び距離選択回路の一例を示す回路図、 第８図は第３図中の判定回路の一例を示す回路図である
。 ｌａ、 ｌｂ・・・入力画像パターン ２ａ、 ２ｂ・・・微分パターン ３ａ、 ３ｂ・・・微分拡張パターン ４ａ、 ４ｂ・・・欠陥部分 ５ａ、 ５ｂ・・・微分回路 ６ａ、 ６ｂ・・・遅
延回路７ａ、 ７ｂ・・・拡張回路 訃・・判定回路
１０１、１０２・・・画像微分手段 １０３、１０４・・・画像拡張手段 １０５、１０６・・・判定手段 １０７・・・検出手段
Claims (1)
- 【特許請求の範囲】 １、水平方向および垂直方向に同期を取り、各々の画素
単位で順次入力される、本来同一であるべき第１および
第２の２次元画像信号を逐次比較して、相異なる画素を
欠陥として検出する２次元画像比較検査装置において、 前記第１及び第２の２次元画像信号がそれ ぞれ入力され、水平及び垂直方向に微分処理を施して第
１及び第２の微分画像信号を出力する第１及び第２の画
像分手段と、 前記第１及び第２の微分画像信号が入力さ れ、これら信号を所定時間遅延した第１及び第２の遅延
画像信号を出力するとともに、これら信号を各画素ごと
に予め設定された距離値に応じて２次元平面の全方向に
拡張した第１および第２の微分拡張画像信号を出力する
第１及び第２の画像拡張手段と、 第２の遅延画像信号と第１の微分拡張信号 との排他的論理和を各画素毎にとりその値が真である場
合には対応する画素に欠陥があると判定し第１の判定信
号を出力する第１の判定手段と、 第１の遅延画像信号と第２の微分拡張信号 との排他的論理和をとりその値が真である場合には対応
する画素に欠陥があると判定し第２の判定信号を出力す
る第２の判定手段と、前記第１および第２の判定信号の
論理和を とりその値が真である場合には前記画素についての欠陥
検出信号を出力する検出手段とを有することを特徴とす
る２次元画像比較検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125042A JPH01296142A (ja) | 1988-05-24 | 1988-05-24 | ２次元画像比較検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125042A JPH01296142A (ja) | 1988-05-24 | 1988-05-24 | ２次元画像比較検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01296142A true JPH01296142A (ja) | 1989-11-29 |
Family
ID=14900399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125042A Pending JPH01296142A (ja) | 1988-05-24 | 1988-05-24 | ２次元画像比較検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296142A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356300B1 (en) | 1998-01-16 | 2002-03-12 | Nec Corporation | Automatic visual inspection apparatus automatic visual inspection method and recording medium having recorded an automatic visual inspection program |
| KR100878731B1 (ko) * | 2001-05-31 | 2009-01-14 | 제이에프이 스틸 가부시키가이샤 | 하이드로 포밍성이 우수한 용접강관 및 그 제조방법 |
| JP2011197120A (ja) * | 2010-03-17 | 2011-10-06 | Toppan Printing Co Ltd | パターン評価方法及びパターン評価装置 |
-
1988
- 1988-05-24 JP JP63125042A patent/JPH01296142A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356300B1 (en) | 1998-01-16 | 2002-03-12 | Nec Corporation | Automatic visual inspection apparatus automatic visual inspection method and recording medium having recorded an automatic visual inspection program |
| KR100878731B1 (ko) * | 2001-05-31 | 2009-01-14 | 제이에프이 스틸 가부시키가이샤 | 하이드로 포밍성이 우수한 용접강관 및 그 제조방법 |
| JP2011197120A (ja) * | 2010-03-17 | 2011-10-06 | Toppan Printing Co Ltd | パターン評価方法及びパターン評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007434B1 (ko) | 패턴 검사 장치 | |
| US5774574A (en) | Pattern defect detection apparatus | |
| US4791586A (en) | Method of and apparatus for checking geometry of multi-layer patterns for IC structures | |
| US4949390A (en) | Interconnect verification using serial neighborhood processors | |
| JPS6332666A (ja) | パタ−ン欠陥検出方法 | |
| JPH05256796A (ja) | 検査システム | |
| JPH04115144A (ja) | 画像処理装置とそれを用いた自動光学検査装置 | |
| US4942619A (en) | Pattern inspecting apparatus | |
| JPH01296142A (ja) | ２次元画像比較検査装置 | |
| JP2710527B2 (ja) | 周期性パターンの検査装置 | |
| JPH06189135A (ja) | デジタル化画像の欠陥の検出および補正のための装置 | |
| JP2997161B2 (ja) | 画像パターン検査装置 | |
| JP2827756B2 (ja) | 欠陥検査装置 | |
| JPH07200830A (ja) | 欠陥検査装置 | |
| JPS62280981A (ja) | パタ−ン欠陥検査装置 | |
| JP2001307070A (ja) | 良品パターン登録方法 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JPS61253411A (ja) | パタ−ン検査方式 | |
| WO1988008168A2 (en) | Interconnect verification using serial neighborhood processors | |
| JPH0520433A (ja) | プリント配線基板の検査装置 | |
| JP3626353B2 (ja) | パターン検査装置およびパターン検査方法 | |
| JPH0332723B2 (ja) | ||
| JP2003098117A (ja) | 画像の欠陥検出装置及びその欠陥検出方法 | |
| JPH0371263B2 (ja) | ||
| JP2825392B2 (ja) | プリント配線板における画像パターンの検査方法及びその装置 |