JP2993741B2 - 選択的エピタクシーを使用するモノリシック光電子集積回路の方法及び装置 - Google Patents
選択的エピタクシーを使用するモノリシック光電子集積回路の方法及び装置Info
- Publication number
- JP2993741B2 JP2993741B2 JP9506683A JP50668397A JP2993741B2 JP 2993741 B2 JP2993741 B2 JP 2993741B2 JP 9506683 A JP9506683 A JP 9506683A JP 50668397 A JP50668397 A JP 50668397A JP 2993741 B2 JP2993741 B2 JP 2993741B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductivity type
- ingaas
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 5
- 238000000407 epitaxy Methods 0.000 title description 3
- 230000005693 optoelectronics Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 70
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 31
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 238000010521 absorption reaction Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 8
- 235000012239 silicon dioxide Nutrition 0.000 claims 4
- 239000000377 silicon dioxide Substances 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 2
- 229910052906 cristobalite Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 229910052682 stishovite Inorganic materials 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 2
- 229910052905 tridymite Inorganic materials 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 8
- 239000000356 contaminant Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明の分野は一般に、光検出器に関し、より具体的
には、集積回路形態で含まれる光検出器ダイオードに関
する。
には、集積回路形態で含まれる光検出器ダイオードに関
する。
発明の背景 光検出器は、ダイオードに照射される光の強さに比例
する量の電流を通過させるダイオードと、ダイオードを
通過する電流に対応し、ひいては光の強さに対応する電
圧を発生させるための読み出し回路とで構成される。In
GaAsを使用するダイオードは、より高い感度、より高速
の動作および室温で十分に機能するという事実のため、
用途によっては、Gi、HgCdTe、PtSiまたはInSbを使用す
るダイオードよりも優れている。
する量の電流を通過させるダイオードと、ダイオードを
通過する電流に対応し、ひいては光の強さに対応する電
圧を発生させるための読み出し回路とで構成される。In
GaAsを使用するダイオードは、より高い感度、より高速
の動作および室温で十分に機能するという事実のため、
用途によっては、Gi、HgCdTe、PtSiまたはInSbを使用す
るダイオードよりも優れている。
読み出し回路が形成されていることが好ましいSi基板
の上にInGaAsダイオードをエピタキシャル成長させるな
らば、格子不整合が多数の転位をもたらして、ダイオー
ドの性能をひどく劣化させるほどの漏れ電流を生じさせ
るであろう。そのため、ダイオードが基板とは別にあ
り、ワイヤまたはインジウムバンプボンドによってその
上にある読み出し回路に結合されているハイブリッド構
造が何年も使用されてきた。しかし、残念ながら、この
ような接続は、航空宇宙関連の打ち上げにおいて振動故
障を受けやすく、それらの信頼性を落とし、それらのバ
ンド幅を減らす寄生キャパシタンスおよびインダクタン
スによって悪影響を受ける。さらには、そのような検出
器のアレイを形成するためには、パッケージングに多大
な労を要する。
の上にInGaAsダイオードをエピタキシャル成長させるな
らば、格子不整合が多数の転位をもたらして、ダイオー
ドの性能をひどく劣化させるほどの漏れ電流を生じさせ
るであろう。そのため、ダイオードが基板とは別にあ
り、ワイヤまたはインジウムバンプボンドによってその
上にある読み出し回路に結合されているハイブリッド構
造が何年も使用されてきた。しかし、残念ながら、この
ような接続は、航空宇宙関連の打ち上げにおいて振動故
障を受けやすく、それらの信頼性を落とし、それらのバ
ンド幅を減らす寄生キャパシタンスおよびインダクタン
スによって悪影響を受ける。さらには、そのような検出
器のアレイを形成するためには、パッケージングに多大
な労を要する。
Journal Applied Physics（Vol.65（６）,pg.2220−2
237,1989）で報告されているように、E.A.Fitzgeraldら
は、エピタキシャル成長を（100×100）μm2以下の区域
しかない正方形または円形の位置に限定することによ
り、非常に少ない転位しか生じさせずに、GaAs基板上に
In0.05Ga0.95Asを選択的に成長させた。
237,1989）で報告されているように、E.A.Fitzgeraldら
は、エピタキシャル成長を（100×100）μm2以下の区域
しかない正方形または円形の位置に限定することによ
り、非常に少ない転位しか生じさせずに、GaAs基板上に
In0.05Ga0.95Asを選択的に成長させた。
また、所望のエピタキシャル層が、その層がエピタキ
シャル成長する下地の基板の格子との間でひどく不整合
である格子を有するならば、それが一部を構成する素子
の動作をひどく制限することが知られている。このよう
な場合、所望のエピタキシャル層は、元素の比率が所望
の組成物の比率から基板との格子不整合がはるかに少な
い組成物の比率へと変化する連続エピタキシャル層を介
して、組成的に傾斜して基板化することができる。
シャル成長する下地の基板の格子との間でひどく不整合
である格子を有するならば、それが一部を構成する素子
の動作をひどく制限することが知られている。このよう
な場合、所望のエピタキシャル層は、元素の比率が所望
の組成物の比率から基板との格子不整合がはるかに少な
い組成物の比率へと変化する連続エピタキシャル層を介
して、組成的に傾斜して基板化することができる。
発明の概要 本発明によると、500μm2未満であるSi基板の区域の
上に、InGaAsを使用するフォトダイオードを選択的にエ
ピタキシャル成長させる。InGaAsダイオードのｐ−ｎ接
合の光吸収層を形成するための、Gaに対するInの所望の
比率は、Siとで重大な格子不整合を形成するほど高い格
子定数を有する。したがって、前述の限定区域の範囲内
でSi基板上にそれを直接成長させたとしても、ダイオー
ドの性能は、結果的に起こる漏れ電流によってひどく損
われるであろう。InとGaとを所望の比率で有する吸収層
を、基板に近づくにつれGaに対するInの比率が減少する
エピタキシャル成長させたInGaAs層の積層体の最後の層
にすることにより、基板との格子不整合が軽減して、漏
れ電流の量が非常に受け入れやすい低い値までさらに減
少する。
上に、InGaAsを使用するフォトダイオードを選択的にエ
ピタキシャル成長させる。InGaAsダイオードのｐ−ｎ接
合の光吸収層を形成するための、Gaに対するInの所望の
比率は、Siとで重大な格子不整合を形成するほど高い格
子定数を有する。したがって、前述の限定区域の範囲内
でSi基板上にそれを直接成長させたとしても、ダイオー
ドの性能は、結果的に起こる漏れ電流によってひどく損
われるであろう。InとGaとを所望の比率で有する吸収層
を、基板に近づくにつれGaに対するInの比率が減少する
エピタキシャル成長させたInGaAs層の積層体の最後の層
にすることにより、基板との格子不整合が軽減して、漏
れ電流の量が非常に受け入れやすい低い値までさらに減
少する。
当然、ｐ−ｎ接合を形成する際、接合の一方の側にあ
るInGaAs材料をドーピングして一つの導電型にし、接合
の他方の側にあるInGaAs材料をドーピングして反対の導
電型にする。接合の、基板と同じ側にある材料は基板と
同じ導電型を有する。
るInGaAs材料をドーピングして一つの導電型にし、接合
の他方の側にあるInGaAs材料をドーピングして反対の導
電型にする。接合の、基板と同じ側にある材料は基板と
同じ導電型を有する。
エピタキシャル層の積層体は、基板の表面に成長させ
てもよいが、その少なくとも一部を、基板および基板を
覆うSiO2層中にエッチングした「ウェル」または「トラ
フ」の中で成長させることにより、漏れ電流のさらなる
減少が達成される。積層体全体を基板中に成長させても
よいが、積層体中に形成されるｐ−ｎ接合がSi基板の表
面にあることが好ましい。その場合、一方の導電型を有
するInGaAs材料が表面よりも上に位置してSiO2と接触
し、他方の導電型のInGaAs材料が基板のSiと接触するこ
とになる。
てもよいが、その少なくとも一部を、基板および基板を
覆うSiO2層中にエッチングした「ウェル」または「トラ
フ」の中で成長させることにより、漏れ電流のさらなる
減少が達成される。積層体全体を基板中に成長させても
よいが、積層体中に形成されるｐ−ｎ接合がSi基板の表
面にあることが好ましい。その場合、一方の導電型を有
するInGaAs材料が表面よりも上に位置してSiO2と接触
し、他方の導電型のInGaAs材料が基板のSiと接触するこ
とになる。
前述の光検出器の読み出し回路素子は基板表面のCMOS
加工によって形成され、表面上にSiO2の絶縁層がウェル
を包囲するように形成される。フォトダイオードと読み
出し回路素子との接続は、SiO2層の上に容易に形成さ
れ、この接続が、SiO2層の中を延びることにより、適当
な要素と接触する。
加工によって形成され、表面上にSiO2の絶縁層がウェル
を包囲するように形成される。フォトダイオードと読み
出し回路素子との接続は、SiO2層の上に容易に形成さ
れ、この接続が、SiO2層の中を延びることにより、適当
な要素と接触する。
好ましいモノリシック構造では、フォトダイオード
は、前述したように基板の一方の表面のウェルの中に形
成され、他方の表面に導電層が形成され、これらの表面
の間をダイオード電流が垂直に流れる。
は、前述したように基板の一方の表面のウェルの中に形
成され、他方の表面に導電層が形成され、これらの表面
の間をダイオード電流が垂直に流れる。
それに準じる好ましい構造では、フォトダイオードが
メサの上にあり、電流が基板の表面に対して並行になる
よう、ｐ−ｎ接合における異なる点のオーム接触がそれ
らの間に「横方向の」ｐ−ｉ−ｎダイオードを形成する
ようなものである。さらには、本発明の光検出器は、強
さを測定すべき光のバンド幅を選択するためのフィルタ
を組み込むことが簡単になるように構成される。特に、
部分鏡として作用する光検出器の上の層を設け、完全反
射層を基板の反対側に設け、基板の厚さを、２枚の鏡の
間の距離が対象の光の波長の半分になるような厚さにす
ることにより、光検出器を共振光フィルタと組み合わせ
ることが容易である。
メサの上にあり、電流が基板の表面に対して並行になる
よう、ｐ−ｎ接合における異なる点のオーム接触がそれ
らの間に「横方向の」ｐ−ｉ−ｎダイオードを形成する
ようなものである。さらには、本発明の光検出器は、強
さを測定すべき光のバンド幅を選択するためのフィルタ
を組み込むことが簡単になるように構成される。特に、
部分鏡として作用する光検出器の上の層を設け、完全反
射層を基板の反対側に設け、基板の厚さを、２枚の鏡の
間の距離が対象の光の波長の半分になるような厚さにす
ることにより、光検出器を共振光フィルタと組み合わせ
ることが容易である。
本発明のもう一つの態様による、上記のようなモノリ
シック光検出器の製造は、この概要で特定することがで
きるよりも多くの工程を含むが、一般に、読み出し回路
素子を基板の中に形成し、ウェルをエッチングし、積層
体の層をウェルの中でエピタキシャル成長させたのち、
金属化層を形成して回路相互接続を形成する。
シック光検出器の製造は、この概要で特定することがで
きるよりも多くの工程を含むが、一般に、読み出し回路
素子を基板の中に形成し、ウェルをエッチングし、積層
体の層をウェルの中でエピタキシャル成長させたのち、
金属化層を形成して回路相互接続を形成する。
図面の簡単な説明 図面を参照しながら本発明の種々の実施態様を本明細
書に示し、説明する。なお図中、同様な部品は同じ参照
符号によって識別する。
書に示し、説明する。なお図中、同様な部品は同じ参照
符号によって識別する。
図1Aは、モノリシック光検出器の回路図である。
図1Bは、図1Aの回路のタイミング図である。
図2Aは、電流が基板に対して並行に流れるアレイにお
ける読み出し回路およびフォトダイオードの配置を示す
等角図である。
ける読み出し回路およびフォトダイオードの配置を示す
等角図である。
図2Bは、電流が基板を貫通して流れる読み出し回路お
よびフォトダイオードの配置を示す等角図である。
よびフォトダイオードの配置を示す等角図である。
図３は、メサ構造が使用され、光共振フィルタが設け
られている本発明のモノリシック光検出器の断面図であ
る。
られている本発明のモノリシック光検出器の断面図であ
る。
図４は、種々の材料に関する格子定数、エネルギーバ
ンドギャップおよび波長のプロットである。
ンドギャップおよび波長のプロットである。
図5Aは、読み出し回路の要素への結合を示す好ましい
フォトダイオード構造の断面図である。
フォトダイオード構造の断面図である。
図5Bは、図5Aのフォトダイオードのわずかに異なる構
造の断面図である。
造の断面図である。
図6A、6B、6C、6Dおよび6Eは、本発明のフォトダイオ
ードの好ましい種の製造における連続工程を示す断面図
である。
ードの好ましい種の製造における連続工程を示す断面図
である。
図７は、本発明の一つの態様にしたがって、シリコン
の上に選択的に成長させた直径500μｍのInGaAs検出器
の順方向−逆方向Ｉ−Ｖ特性の曲線を示す図である（ｘ
軸がボルトであり、ｙ軸がmAである）。
の上に選択的に成長させた直径500μｍのInGaAs検出器
の順方向−逆方向Ｉ−Ｖ特性の曲線を示す図である（ｘ
軸がボルトであり、ｙ軸がmAである）。
発明の詳細な説明 図1Aに示す光検出器の略図では、符号２で示される光
がフォトダイオード４を照らして、その導電性を変化さ
せ、ひいては演算増幅器８の反転入力で読み出し回路６
に供給される電圧を変化させる。本発明は、読み出し回
路そのものは含まず、何らかの読み出し回路をモノリシ
ック構造に組み込むことを要するだけである。例として
示す読み出し回路は、演算増幅器８を、その出力とその
反転入力との間に接続されたコンデンサ10およびその出
力と演算増幅器14の非反転入力との間に接続されたコン
デンサ12とで積分器として接続して含む。増幅器14の出
力はその反転入力に直接接続されて、それが緩衝増幅器
として動作するようにしている。スイッチS1がコンデン
サ10と並列に接続され、スイッチS2が増幅器14の非反転
入力と接地との間に接続され、スイッチS3が増幅器14の
出力に接続されている。スイッチS1、S2およびS3は、図
1Bに示す順序で動作して、フォトダイオード４によって
供給される電流が所与の期間の範囲で積分されて、それ
により、光２の強さを示す電圧が提供される。
がフォトダイオード４を照らして、その導電性を変化さ
せ、ひいては演算増幅器８の反転入力で読み出し回路６
に供給される電圧を変化させる。本発明は、読み出し回
路そのものは含まず、何らかの読み出し回路をモノリシ
ック構造に組み込むことを要するだけである。例として
示す読み出し回路は、演算増幅器８を、その出力とその
反転入力との間に接続されたコンデンサ10およびその出
力と演算増幅器14の非反転入力との間に接続されたコン
デンサ12とで積分器として接続して含む。増幅器14の出
力はその反転入力に直接接続されて、それが緩衝増幅器
として動作するようにしている。スイッチS1がコンデン
サ10と並列に接続され、スイッチS2が増幅器14の非反転
入力と接地との間に接続され、スイッチS3が増幅器14の
出力に接続されている。スイッチS1、S2およびS3は、図
1Bに示す順序で動作して、フォトダイオード４によって
供給される電流が所与の期間の範囲で積分されて、それ
により、光２の強さを示す電圧が提供される。
本発明によると、フォトダイオード４は、読み出し回
路の回路素子が形成されている同じ基板の上に成長する
InGaAsの選択器エピタキシャル層によって形成される。
図2Aは、フォトダイオードがシリコン基板16上の円４′
に配置され、読み出し回路がシリコン基板16上の長方形
６′に配置されている光検出器のアレイの等角図であ
る。空間を節約するため、読み出し回路６′をフォトダ
イオード４′の周囲に形成してもよい。
路の回路素子が形成されている同じ基板の上に成長する
InGaAsの選択器エピタキシャル層によって形成される。
図2Aは、フォトダイオードがシリコン基板16上の円４′
に配置され、読み出し回路がシリコン基板16上の長方形
６′に配置されている光検出器のアレイの等角図であ
る。空間を節約するため、読み出し回路６′をフォトダ
イオード４′の周囲に形成してもよい。
図2Bは、基板16の、フォトダイオード４′および読み
出し回路６′を担持する面とは反対側の面に導電層18を
追加したことを除き、図2Aと同じである。以下に説明す
るように、導電層18の目的は、共振光フィルタの反射体
および／または電流が基板16の一方の面から他方の面ま
で垂直に流れるフォトダイオード４′の電極として働く
ことである。
出し回路６′を担持する面とは反対側の面に導電層18を
追加したことを除き、図2Aと同じである。以下に説明す
るように、導電層18の目的は、共振光フィルタの反射体
および／または電流が基板16の一方の面から他方の面ま
で垂直に流れるフォトダイオード４′の電極として働く
ことである。
図３は、基板16の表面20の上に選択的にエピタキシャ
ル成長させたメサ構造の上にフォトダイオード４′が形
成されている、図2Bの３−３から見た断面図である。読
み出し回路６′の入力へのフォトダイオード４′の接続
だけが見えるが、読み出し回路の素子はCMOS技術によっ
て表面20に形成されることが理解されよう。
ル成長させたメサ構造の上にフォトダイオード４′が形
成されている、図2Bの３−３から見た断面図である。読
み出し回路６′の入力へのフォトダイオード４′の接続
だけが見えるが、読み出し回路の素子はCMOS技術によっ
て表面20に形成されることが理解されよう。
特に、フォトダイオード４′は、それに照射される光
の強さが増すにつれてより多くのキャリヤを提供するIn
0.53Ga0.47Asの吸収層22で構成されている。AuGe（ｎ）
でできたオーム電極24が層22上の一点と電気的に接触
し、AuZn（ｐ＋）でできた電極26が層22と電気的に接触
して、それらの間でｐ−ｉ−ｎダイオードが形成されて
いる。したがって、層22の照射の強さが増すにつれ、電
極26および24の間に流れる電流が増大する。
の強さが増すにつれてより多くのキャリヤを提供するIn
0.53Ga0.47Asの吸収層22で構成されている。AuGe（ｎ）
でできたオーム電極24が層22上の一点と電気的に接触
し、AuZn（ｐ＋）でできた電極26が層22と電気的に接触
して、それらの間でｐ−ｉ−ｎダイオードが形成されて
いる。したがって、層22の照射の強さが増すにつれ、電
極26および24の間に流れる電流が増大する。
しかし、この例ではｎ−Siでできている基板16の表面
20の上に層22を直接成長させるならば、格子定数の差が
約10％になって、多数の転位、ひいては大きな漏れ電流
を生じさせるであろう。したがって、本発明の一つの態
様によると、層22は、選択的にエピタキシャル成長させ
たｎ型InxGa1-xAs層（ｘの値は、積層中の層が順に上に
なるごとに増大する）の積層体28の上に選択的にエピタ
キシャル成長させる。選択的に成長さてたGaAs緩衝層30
が積層体28と基板16の表面20との間に位置する。層30、
積層体28の層および層22の隣接するものどうしの間の格
子定数の差は10％よりもかなり低く、転位数および漏れ
電流を減らす。
20の上に層22を直接成長させるならば、格子定数の差が
約10％になって、多数の転位、ひいては大きな漏れ電流
を生じさせるであろう。したがって、本発明の一つの態
様によると、層22は、選択的にエピタキシャル成長させ
たｎ型InxGa1-xAs層（ｘの値は、積層中の層が順に上に
なるごとに増大する）の積層体28の上に選択的にエピタ
キシャル成長させる。選択的に成長さてたGaAs緩衝層30
が積層体28と基板16の表面20との間に位置する。層30、
積層体28の層および層22の隣接するものどうしの間の格
子定数の差は10％よりもかなり低く、転位数および漏れ
電流を減らす。
本発明の重要な側面は、層30、積層体28および層22の
断面積を500μm2未満にすることによる、漏れ電流のさ
らなる減少である。この例では、すべての層が同じ面積
を有する。また、示したように、InとGaとの比率が変化
すると格子が変化するが、Asの相対量は一定である。
断面積を500μm2未満にすることによる、漏れ電流のさ
らなる減少である。この例では、すべての層が同じ面積
を有する。また、示したように、InとGaとの比率が変化
すると格子が変化するが、Asの相対量は一定である。
本発明のこの実施態様では、ダイオード層22の上に、
層22よりも高いバンドギャップを有するｐ型Al0.48In
0.52Asのキャップ層32を選択的にエピタキシャル成長さ
せて表面漏れ電流を制限する。より低いバンドギャップ
の面は、望ましくない、より多量の漏れ電流を生じさせ
る。光フィルタそのものは本発明の一部ではないが、本
発明のフォトダイオードは、いかなる種類のフィルタと
ともに使用するのにも適し、特に、共振光フィルタと組
み合わせて使用するのに適している。部分反射鏡34は、
層32の上に交互に形成されたSi3N4層とSiO2層とで構成
され、完全反射鏡は、基板16の下面のコーティング18を
たとえばAuで作ることによって構成される。
層22よりも高いバンドギャップを有するｐ型Al0.48In
0.52Asのキャップ層32を選択的にエピタキシャル成長さ
せて表面漏れ電流を制限する。より低いバンドギャップ
の面は、望ましくない、より多量の漏れ電流を生じさせ
る。光フィルタそのものは本発明の一部ではないが、本
発明のフォトダイオードは、いかなる種類のフィルタと
ともに使用するのにも適し、特に、共振光フィルタと組
み合わせて使用するのに適している。部分反射鏡34は、
層32の上に交互に形成されたSi3N4層とSiO2層とで構成
され、完全反射鏡は、基板16の下面のコーティング18を
たとえばAuで作ることによって構成される。
光共振フィルタの動作は周知であるため、部分反射鏡
34と完全反射鏡18との間の距離が、強さが測定される光
の波長の半分であるならば、鏡18によって反射される光
が、計測される光源からの光と同相で鏡34に到達して、
フォトダイオード吸収層22を透過する光の量を増すとい
うだけで十分である。これが、層22の厚さを減らし、そ
れにより、漏れ電流をさらに減らすことができる。
34と完全反射鏡18との間の距離が、強さが測定される光
の波長の半分であるならば、鏡18によって反射される光
が、計測される光源からの光と同相で鏡34に到達して、
フォトダイオード吸収層22を透過する光の量を増すとい
うだけで十分である。これが、層22の厚さを減らし、そ
れにより、漏れ電流をさらに減らすことができる。
読み出し回路６′へのフォトダイオード４′の電極24
および26の接続は、それぞれ金属化した経路36および38
を介して設けられる。表面20を空気に露出することによ
って、または加工によって、またはその両方によって形
成することができるSiO2の絶縁層40が基板16の表面20の
上に載る。金属化層の加工はまた、層40の上に導線42を
形成し、また、図1Aの回路を使用するならば、演算増幅
器８の反転入力になるであろう読み出し回路６′の入力
46へのスルーコネクタ44を形成する。増幅器８よび14は
図示しないが、CMOS技術によって表面20に形成される。
符号48で示すさらなる金属化導体が、図１に示す他の接
続を形成するであろう。図示しないが、導線38も同様に
適切な点に接続される。
および26の接続は、それぞれ金属化した経路36および38
を介して設けられる。表面20を空気に露出することによ
って、または加工によって、またはその両方によって形
成することができるSiO2の絶縁層40が基板16の表面20の
上に載る。金属化層の加工はまた、層40の上に導線42を
形成し、また、図1Aの回路を使用するならば、演算増幅
器８の反転入力になるであろう読み出し回路６′の入力
46へのスルーコネクタ44を形成する。増幅器８よび14は
図示しないが、CMOS技術によって表面20に形成される。
符号48で示すさらなる金属化導体が、図１に示す他の接
続を形成するであろう。図示しないが、導線38も同様に
適切な点に接続される。
図４のグラフは、主要なIII−Ｖ化合物半導体に対応
する格子定数、バンドギャップおよび波長を示す。Siお
よびGeのような単体半導体ならびにAlAsおよびGaAsのよ
うな二成分化合物が、一定のバンドギャップおよび一定
の格子定数を有するデータ点として示されている。三成
分合金InxGa1-xAsは、GaAsとInAsをつなぐ線50によって
表す。In含有量の増大とともにバンドギャップエネルギ
ーが減少し、遮断周波数が増大し、格子定数が増大す
る。したがって、以下の表１に記すように、InGaAs混合
物中のInの割合を減らすことにより、格子定数が約5.63
になり、約5.43であるSiの格子定数にずっと近くなる。
する格子定数、バンドギャップおよび波長を示す。Siお
よびGeのような単体半導体ならびにAlAsおよびGaAsのよ
うな二成分化合物が、一定のバンドギャップおよび一定
の格子定数を有するデータ点として示されている。三成
分合金InxGa1-xAsは、GaAsとInAsをつなぐ線50によって
表す。In含有量の増大とともにバンドギャップエネルギ
ーが減少し、遮断周波数が増大し、格子定数が増大す
る。したがって、以下の表１に記すように、InGaAs混合
物中のInの割合を減らすことにより、格子定数が約5.63
になり、約5.43であるSiの格子定数にずっと近くなる。
図３の勾配層28および光共振フィルタ34の層の合計の
厚さを以下の表２に記す。
厚さを以下の表２に記す。
次に、本発明の好ましい実施態様を説明するため、図
5Aを参照する。Siの基板52は、その上にSiO2層54を有
し、ウェル56が形成されて、その下寄り部58が基板52の
中にあり、その上寄り部60がSiO2層54の中にある。ウェ
ル56の底でGaAs層62がSiの上に選択的にエピタキシャル
成長し、下寄り部58の残りには、選択的にエピタキシャ
ル成長したInxGa1-xの勾配層64が充填されている。InxG
a1-xAsの吸収層66およびAlInAsのキャップ層68が選択的
にエピタキシャル成長して、ウェル52の上寄り部60を満
たしている。SiO2の層54の上に形成された金属化層であ
る導線70が、吸収層66と、詳細には示さないが、符号74
で指定する読み出し回路の入力72とを接触させる。SiN
の絶縁層76が構造の上面全体にかけて形成され、導電層
78が下に形成されている。これら種々の層は、例として
表１に記したものである。光フィルタは図示しないが、
ウェル56の上に配置することができる。ウェル56の上寄
り部60の中の材料が一つの導電型であり、ウェル56の下
寄り部58の中の材料が反対の導電型である。基板52は、
後者の材料と同じ導電型である。
5Aを参照する。Siの基板52は、その上にSiO2層54を有
し、ウェル56が形成されて、その下寄り部58が基板52の
中にあり、その上寄り部60がSiO2層54の中にある。ウェ
ル56の底でGaAs層62がSiの上に選択的にエピタキシャル
成長し、下寄り部58の残りには、選択的にエピタキシャ
ル成長したInxGa1-xの勾配層64が充填されている。InxG
a1-xAsの吸収層66およびAlInAsのキャップ層68が選択的
にエピタキシャル成長して、ウェル52の上寄り部60を満
たしている。SiO2の層54の上に形成された金属化層であ
る導線70が、吸収層66と、詳細には示さないが、符号74
で指定する読み出し回路の入力72とを接触させる。SiN
の絶縁層76が構造の上面全体にかけて形成され、導電層
78が下に形成されている。これら種々の層は、例として
表１に記したものである。光フィルタは図示しないが、
ウェル56の上に配置することができる。ウェル56の上寄
り部60の中の材料が一つの導電型であり、ウェル56の下
寄り部58の中の材料が反対の導電型である。基板52は、
後者の材料と同じ導電型である。
図5Bは、ウェル56がより深く、GaAs層62からキャップ
層68までの層すべてがウェル56の下寄り部58の中にある
ことを除き、図5Aと同じである。
層68までの層すべてがウェル56の下寄り部58の中にある
ことを除き、図5Aと同じである。
製造方法 CMOS読み出し回路とで集積されたモノリシックInGaAs
検出器を形成するには、通常、以下の工程をSi基板上で
実施する。
検出器を形成するには、通常、以下の工程をSi基板上で
実施する。
以下の表４は、InGaAs担持シリコンを選択的にエピタ
キシャル成長させるために本発明者が使用した典型的な
成長パラメータを示す。
キシャル成長させるために本発明者が使用した典型的な
成長パラメータを示す。
読み出し回路の素子およびウェルを形成した。
以下の手順により、本発明者によって開発された、ウ
ェル中のInGaAsフォトダイオード構造の選択的エピタキ
シャル成長を詳細に説明する。
ェル中のInGaAsフォトダイオード構造の選択的エピタキ
シャル成長を詳細に説明する。
基板調製 シリコン上のInGaAs/GaAsの場合、微量の汚染物質で
さえ結晶成長の質を害するおそれがあるため、清浄な基
板が重要である。GaまたはAsのようなIII−Ｖ化合物の
原子は、シリコン表面上で一次優先核形成サイトを示さ
ず、汚染物質がこの非優先性を変化させて、汚染物質の
周囲にGaまたはAsを蓄積させるおそれがある。汚染物質
はまた、シリコン表面で段のように作用し、構造領域お
よび逆相領域（APD）を形成することもある。パッケー
ジング、輸送、周囲雰囲気への露出が酸化物の蓄積およ
びシリコン表面の汚染につながる。結晶成長に先立ち、
これらの外部汚染物質を表面から除去しなければならな
い。
さえ結晶成長の質を害するおそれがあるため、清浄な基
板が重要である。GaまたはAsのようなIII−Ｖ化合物の
原子は、シリコン表面上で一次優先核形成サイトを示さ
ず、汚染物質がこの非優先性を変化させて、汚染物質の
周囲にGaまたはAsを蓄積させるおそれがある。汚染物質
はまた、シリコン表面で段のように作用し、構造領域お
よび逆相領域（APD）を形成することもある。パッケー
ジング、輸送、周囲雰囲気への露出が酸化物の蓄積およ
びシリコン表面の汚染につながる。結晶成長に先立ち、
これらの外部汚染物質を表面から除去しなければならな
い。
図6A〜図6Eは基本的の加工工程を示す。
図6Aは、自然に形成された54を上に有する基板52の洗
浄に対応する。（シリコン上のInxGa1-xAsの選択的エピ
タクシーに関する報告のAP3。） 図6Bは、エッチングによるウェル56の形成を示す。
浄に対応する。（シリコン上のInxGa1-xAsの選択的エピ
タクシーに関する報告のAP3。） 図6Bは、エッチングによるウェル56の形成を示す。
図6Cは、ウェル56の下寄り部58における、基板52と同
じである一つの導電型のGaAs層およびInxGa1−xAs層の
選択的エピタキシャル成長を示す。
じである一つの導電型のGaAs層およびInxGa1−xAs層の
選択的エピタキシャル成長を示す。
図6Dは、表３の工程35における、ウェル56の上寄り部
60での光吸収層66およびキャップ層68の選択的エピタキ
シャル成長を示す。
60での光吸収層66およびキャップ層68の選択的エピタキ
シャル成長を示す。
図6Eは、表３の工程36および40における金属化による
回路接続70の形成およびSiN絶縁層76の形成を示す。
回路接続70の形成およびSiN絶縁層76の形成を示す。
先の結晶成長セクションで説明したように、本発明者
は、素子勾配InGaAs担持シリコンを選択的に成長させる
のに成功した。図７は、本発明にしたがってｎ型シリコ
ン基板上に選択的に成長させた直径500μｍのIn0.5Ga
0.5As光検出器の順方向−逆方向Ｉ−Ｖ特性を示す。順
方向ターンオンバイアスは0.75Vであり、逆方向絶縁破
壊電圧は約2.5Vである。直径50μｍの検出器の室温漏れ
電流は、10mVの逆方向バイアスの場合で35nAである。初
期の研究段階であることから、InGaAsとシリコンとの不
整合が８％であるため、このことが予想される。選択的
エピタクシー技術を改善し、これらの材料の成長をより
多く実施することにより、室温漏れ電流密度を１μA/cm
2未満に減らすことができると考えられる。
は、素子勾配InGaAs担持シリコンを選択的に成長させる
のに成功した。図７は、本発明にしたがってｎ型シリコ
ン基板上に選択的に成長させた直径500μｍのIn0.5Ga
0.5As光検出器の順方向−逆方向Ｉ−Ｖ特性を示す。順
方向ターンオンバイアスは0.75Vであり、逆方向絶縁破
壊電圧は約2.5Vである。直径50μｍの検出器の室温漏れ
電流は、10mVの逆方向バイアスの場合で35nAである。初
期の研究段階であることから、InGaAsとシリコンとの不
整合が８％であるため、このことが予想される。選択的
エピタクシー技術を改善し、これらの材料の成長をより
多く実施することにより、室温漏れ電流密度を１μA/cm
2未満に減らすことができると考えられる。
例を示すため、本発明の種々の実施態様を本明細書に
説明したが、これらは限定的であることを意図しない。
当業者は、例として示す実施態様に加えることができる
変形を認識することができる。そのような変形は、添付
の請求の範囲の真髄および範囲に包含されるものであ
る。たとえば、図３では、InGaAsの層22は、広い範囲に
及ぶことができる比率のインジウムとガリウムとの組成
を有することができる。AlInAsの層32をInAsPの層に換
えることも容易である。また、InxGa1-xAsとして示す層
28はInAsPであってもよい。
説明したが、これらは限定的であることを意図しない。
当業者は、例として示す実施態様に加えることができる
変形を認識することができる。そのような変形は、添付
の請求の範囲の真髄および範囲に包含されるものであ
る。たとえば、図３では、InGaAsの層22は、広い範囲に
及ぶことができる比率のインジウムとガリウムとの組成
を有することができる。AlInAsの層32をInAsPの層に換
えることも容易である。また、InxGa1-xAsとして示す層
28はInAsPであってもよい。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−222434（ＪＰ，Ａ) 特開 平４−369273（ＪＰ，Ａ) 特開 昭62−1293（ＪＰ，Ａ) 特開 平６−224130（ＪＰ，Ａ) 特開 平７−202254（ＪＰ，Ａ) 特開 平５−226598（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 - 31/119 H01L 21/205 H01L 33/00
Claims (11)
- 【請求項１】InGaAs光検出器ダイオードおよびシリコン
読み出し回路を含むモノリシック集積回路であって、 平坦な上面および下面を有するシリコン（Si）基板と、 前記基板の前記上面に対してほぼ並行である複数の選択
的に成長させたエピタキシャル層を含み、前記複数の層
がInGaAsであり、前記層が、漏れ電流を最小限にするた
めに（500×500）μm2未満の区域を有し、前記層の一つ
が、下地層とは反対の導電型を有するInGaAsの最上層で
ある光検出器を形成するPN接合と、 前記基板中、前記光検出器の前記PN接合の近くに全体的
に形成された読み出し回路の回路素子と、 前記光検出器の前記PN接合によって占められる区域を包
囲する、前記基板の上面上のSiO2の層と、 前記最上のInGaAs層と前記回路素子との間に電気接続を
設けるための、前記SiO2層上の金属化層と、 共通の電気接続を設けるための、前記基板の下面の金属
化層と、 を含むモノリシック集積回路。 - 【請求項２】前記光検出器の前記PN接合が前記基板の前
記上面の上に形成されている請求項１記載のモノリシッ
ク集積回路。 - 【請求項３】前記光検出器の前記PN接合が、前記エピタ
キシャル層のうち前記SiO2層中の部分および前記基板中
の部分を有するウェルの中に形成されている請求項１記
載のモノリシック集積回路。 - 【請求項４】前記光検出器の前記PN接合が全体的に前記
基板中のウェルの中に形成されている請求項１記載のモ
ノリシック集積回路。 - 【請求項５】組成的に傾斜した連続エピタキシャル層に
おけるInとGaとの比率が、前記基板の底に最も近い層か
ら出発して減少する請求項１記載のモノリシック集積回
路。 - 【請求項６】上面および下面を有する、第一の導電型の
シリコン（Si）基板と、前記上面の上のSiO2層と、 前記基板の中に前記SiO2層を貫通してエッチングされ、
（500×500）μm2未満の断面積を有し、一部が前記基板
の中にあり、残りの部分が前記SiO2層の中にあるウェル
と、 前記ウェルのうち前記基板の中にある前記部分の中で選
択的にエピタキシャル成長させた第一の導電型の複数の
InGaAs層と、 前記第一の導電型の選択的に成長させた複数のエピタキ
シャル層とでPN接合を形成するための、前記ウェルのう
ち前記SiO2層の中にある前記部分の中で選択的にエピタ
キシャル成長させた、前記第一の導電型とは極性が反対
である第二の導電型のInGaAs層と、 前記基板の前記上面にCMOS加工によって全体的に形成さ
れた読み出し回路の能動素子と、 前記第二の導電型のエピタキシャル層の上部を前記読み
出し回路の前記能動素子に選択的電気的に接続するため
の手段と、 前記基板の下面上の導電性コーティングと、 含むモノリシック集積回路。 - 【請求項７】光検出器ダイオードおよびそのための読み
出し回路を含むモノリシック集積回路であって、 上面および下面を有するシリコン基板と、 光検出器における漏れ電流を減らすために、第一の導電
型を有する複数のInGaAs層を含むメサを、前記上面のう
ち（500×500）μm2未満の区域に選択的にエピタキシャ
ル形成するための手段と、 前記複数のInGaAs層の上に選択的にエピタキシャル成長
させた、前記第一の導電型とは反対の導電型である第二
の導電型のAlInAs層と、 それぞれが前記AlInAs層を貫通して最上のInGaAs層に達
する一対の離間したオーム接点と、 前記オーム接点が、前記AlInAs層およびInGaAs層とでｐ
−ｉ−ｎダイオードを形成するようなそれぞれの材料で
あることと、 前記基板の前記上面に全体的に形成された読み出し回路
の要素と、 前記基板の前記上面上の、前記メサを包囲するSiO2のコ
ーティングと、 前記オーム接点を前記SiO2層を介して前記読み出し回路
の要素に個々に電気的に接続するための金属化手段と、 を含むモノリシック集積回路。 - 【請求項８】部分的に光反射性の鏡を提供するための、
前記AlInAs層の上に交互に設けられた二酸化シリコンお
よび窒化シリコンの薄膜層と、 前記基板の前記第二の表面の上の完全に光反射性の材料
と、 をさらに含む請求項７記載のモノリシック集積回路。 - 【請求項９】一つの導電型のSi基板の、SiO2層で覆われ
た一方の表面に読み出し回路の素子を形成する工程と、 500μm2未満の断面積を有し、第一の部分が前記基板の
中にあり、第二の部分が前記SiO2層の中にあるウェルを
エッチングする工程と、 前記ウェルのうち前記基板の中にある部分の底で前記一
つの導電型のGaAs層を選択的にエピタキシャル成長させ
る工程と、 前記GaAs層の上に、前記一つの導電型InxGa1−xAsの連
続層（ｘの値は、層が順に重なるごとに大きくなる）を
選択的にエピタキシャル成長させる工程と、 前記ウェルの第二の部分に他方の導電型のInxGa1−xAs
の吸収層を選択的にエピタキシャル成長させる工程と、 前記読み出し回路の素子を接続し、前記吸収層を前記読
み出し回路に接続するための回路を前記SiO2層の上に形
成する工程と、 前記基板の他方の面に導電層を作成する工程と、 含むモノリシック光検出器を製造する方法。 - 【請求項１０】光検出器ダイオードおよびそのための読
み出し回路を含むモノリシック集積回路であって、 上面および下面を有するシリコン基板と、 光検出器における漏れ電流を減らすために、第一の導電
型を有する複数のInGaAs層を含むメサを、前記上面のう
ち（500×500）［μm2］μm2未満の区域に選択的にエピ
タキシャル形成するための手段と、 前記複数のInGaAs層の上に選択的にエピタキシャル成長
させた、前記第一の導電型とは反対の導電型である第二
の導電型のInAsP層と、 それぞれが前記InAsP層を貫通して最上のInGaAs層に達
する一対の離間したオーム接点と、 前記オーム接点が、前記AlInAs層およびInGaAs層とでｐ
−ｉ−ｎダイオードを形成するようなそれぞれの材料で
あることと、 前記基板の前記上面に形成された読み出し回路の要素
と、 前記基板の前記上面上の、前記メサを包囲するSiO2のコ
ーティングと、 前記オーム接点を前記SiO2層を介して前記読み出し回路
の要素に個々に電気的に接続するための金属化手段と、 を含むモノリシック集積回路。 - 【請求項１１】部分的に光反射性の鏡を提供するため
の、前記InAsP層の上に交互に設けられた二酸化シリコ
ンおよび窒化シリコンの薄膜層と、 前記基板の前記第二の表面の上の完全に光反射性の材料
と、 をさらに含む請求項10記載のモノリシック集積回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/503,726 US5621227A (en) | 1995-07-18 | 1995-07-18 | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy |
| US503,726 | 1995-07-18 | ||
| US08/503,726 | 1995-07-18 | ||
| PCT/US1996/010916 WO1997004493A1 (en) | 1995-07-18 | 1996-06-26 | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10511815A JPH10511815A (ja) | 1998-11-10 |
| JP2993741B2 true JP2993741B2 (ja) | 1999-12-27 |
Family
ID=24003266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9506683A Expired - Fee Related JP2993741B2 (ja) | 1995-07-18 | 1996-06-26 | 選択的エピタクシーを使用するモノリシック光電子集積回路の方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5621227A (ja) |
| EP (1) | EP0839391A4 (ja) |
| JP (1) | JP2993741B2 (ja) |
| AU (1) | AU6290896A (ja) |
| CA (1) | CA2225930C (ja) |
| WO (1) | WO1997004493A1 (ja) |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005263A (en) * | 1995-03-27 | 1999-12-21 | Kabushiki Kaisha Toshiba | Light emitter with lowered heterojunction interface barrier |
| US5682455A (en) * | 1996-02-29 | 1997-10-28 | Northern Telecom Limited | Semiconductor optical waveguide |
| US5877519A (en) * | 1997-03-26 | 1999-03-02 | Picolight Incoporated | Extended wavelength opto-electronic devices |
| US5804869A (en) * | 1997-03-31 | 1998-09-08 | Motorola, Inc. | Clamp disposed at edge of a dielectric structure in a semiconductor device and method of forming same |
| US6137171A (en) * | 1997-10-27 | 2000-10-24 | Discovery Semiconductors, Inc. | Lightweight miniaturized integrated microsatellite employing advanced semiconductor processing and packaging technology |
| US6326654B1 (en) * | 1999-02-05 | 2001-12-04 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid ultraviolet detector |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6653706B1 (en) * | 2000-05-08 | 2003-11-25 | The Board Of Trustees Of The Leland Stanford Junior University | Low temperature grown optical detector |
| US6406929B1 (en) * | 2000-06-21 | 2002-06-18 | University Of Vermont And State Agricultural College | Structure and method for abrupt PN junction diode formed using chemical vapor deposition processing |
| US6580139B1 (en) | 2000-07-20 | 2003-06-17 | Emcore Corporation | Monolithically integrated sensing device and method of manufacture |
| GB2367945B (en) * | 2000-08-16 | 2004-10-20 | Secr Defence | Photodetector circuit |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6589335B2 (en) * | 2001-02-08 | 2003-07-08 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
| US6594293B1 (en) | 2001-02-08 | 2003-07-15 | Amberwave Systems Corporation | Relaxed InxGa1-xAs layers integrated with Si |
| AU2002241984A1 (en) * | 2001-02-08 | 2002-08-19 | Amberwave Systems Corporation | Relaxed inxga1-xas layers integrated with si |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6646293B2 (en) * | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US7019332B2 (en) * | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US6916717B2 (en) * | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| GB0216069D0 (en) | 2002-07-11 | 2002-08-21 | Qinetiq Ltd | Photodetector circuits |
| GB2411520A (en) * | 2004-02-25 | 2005-08-31 | Agilent Technologies Inc | Method of forming laser mesa by reactive ion etching followed by in situ etching in regrowth reactor |
| US8963169B2 (en) | 2004-07-28 | 2015-02-24 | Quantum Semiconductor Llc | CMOS pixels comprising epitaxial layers for light-sensing and light emission |
| US7329465B2 (en) * | 2004-10-29 | 2008-02-12 | 3M Innovative Properties Company | Optical films incorporating cyclic olefin copolymers |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) * | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US20070267722A1 (en) * | 2006-05-17 | 2007-11-22 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| EP2595176B1 (en) * | 2005-05-17 | 2020-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US7626246B2 (en) * | 2005-07-26 | 2009-12-01 | Amberwave Systems Corporation | Solutions for integrated circuit integration of alternative active area materials |
| US20070054467A1 (en) * | 2005-09-07 | 2007-03-08 | Amberwave Systems Corporation | Methods for integrating lattice-mismatched semiconductor structure on insulators |
| US7638842B2 (en) * | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| US7777250B2 (en) * | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US8173551B2 (en) | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
| US20080070355A1 (en) * | 2006-09-18 | 2008-03-20 | Amberwave Systems Corporation | Aspect ratio trapping for mixed signal applications |
| WO2008039534A2 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures |
| WO2008039495A1 (en) * | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US8502263B2 (en) | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| GB2443677B (en) * | 2006-11-07 | 2011-06-08 | Filtronic Compound Semiconductors Ltd | A capacitor |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
| US8611756B1 (en) * | 2008-04-16 | 2013-12-17 | Cirrex Systems, Llc | Highly integrated system and method for optical communication |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| JP5416212B2 (ja) | 2008-09-19 | 2014-02-12 | 台湾積體電路製造股▲ふん▼有限公司 | エピタキシャル層の成長によるデバイス形成 |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| CN101853882B (zh) | 2009-04-01 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 具有改进的开关电流比的高迁移率多面栅晶体管 |
| US8816391B2 (en) * | 2009-04-01 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain engineering of devices with high-mobility channels |
| EP2415083B1 (en) | 2009-04-02 | 2017-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US8455860B2 (en) | 2009-04-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing source/drain resistance of III-V based transistors |
| US9768305B2 (en) | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
| US8617976B2 (en) | 2009-06-01 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain re-growth for manufacturing III-V based transistors |
| WO2010140373A1 (ja) * | 2009-06-05 | 2010-12-09 | 住友化学株式会社 | センサ、半導体基板、および半導体基板の製造方法 |
| SG169922A1 (en) * | 2009-09-24 | 2011-04-29 | Taiwan Semiconductor Mfg | Improved semiconductor sensor structures with reduced dislocation defect densities and related methods for the same |
| US8455929B2 (en) | 2010-06-30 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of III-V based devices on semiconductor substrates |
| US9693714B2 (en) | 2012-02-10 | 2017-07-04 | Senseonics, Incorporated | Digital ASIC sensor platform |
| CN107112335B (zh) | 2014-11-24 | 2019-05-31 | 光澄科技股份有限公司 | 用于在相同衬底上制造光电检测器与晶体管的单片集成技术 |
| US9508550B2 (en) * | 2015-04-28 | 2016-11-29 | International Business Machines Corporation | Preparation of low defect density of III-V on Si for device fabrication |
| WO2016181391A1 (en) * | 2015-05-11 | 2016-11-17 | Technion Research & Development Foundation Limited | Image sensor and method of fabricating the same |
| CN112204756A (zh) * | 2018-05-29 | 2021-01-08 | Iqe公司 | 在缓冲器上方形成的光电子器件 |
| US11196395B2 (en) * | 2019-01-16 | 2021-12-07 | Lightmatter, Inc. | Optical differential low-noise receivers and related methods |
| FR3095279B1 (fr) * | 2019-04-18 | 2021-05-21 | Commissariat Energie Atomique | Dispositif reflecteur |
| WO2021021787A1 (en) | 2019-07-29 | 2021-02-04 | Lightmatter, Inc. | Systems and methods for analog computing using a linear photonic processor |
| CN115023909A (zh) | 2019-11-22 | 2022-09-06 | 光物质公司 | 线性光子处理器和相关方法 |
| US11700078B2 (en) | 2020-07-24 | 2023-07-11 | Lightmatter, Inc. | Systems and methods for utilizing photonic degrees of freedom in a photonic processor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61104658A (ja) * | 1984-10-29 | 1986-05-22 | Hitachi Ltd | 半導体固体撮像素子アレイ |
| CA1301897C (en) * | 1988-02-29 | 1992-05-26 | Goro Sasaki | Method for producing an opto-electronic integrated circuit |
| JP2817995B2 (ja) * | 1990-03-15 | 1998-10-30 | 富士通株式会社 | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 |
| KR950000522B1 (ko) * | 1991-11-25 | 1995-01-24 | 재단법인 한국전자통신연구소 | 수신용 광전집적 소자 및 그 제조방법 |
| US5387796A (en) * | 1993-05-26 | 1995-02-07 | Epitaxx, Inc. | Low leakage current photodetector arrays |
-
1995
- 1995-07-18 US US08/503,726 patent/US5621227A/en not_active Expired - Lifetime
-
1996
- 1996-06-26 WO PCT/US1996/010916 patent/WO1997004493A1/en not_active Application Discontinuation
- 1996-06-26 AU AU62908/96A patent/AU6290896A/en not_active Abandoned
- 1996-06-26 CA CA002225930A patent/CA2225930C/en not_active Expired - Fee Related
- 1996-06-26 JP JP9506683A patent/JP2993741B2/ja not_active Expired - Fee Related
- 1996-06-26 EP EP96921786A patent/EP0839391A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0839391A1 (en) | 1998-05-06 |
| US5621227A (en) | 1997-04-15 |
| EP0839391A4 (en) | 1999-03-17 |
| WO1997004493A1 (en) | 1997-02-06 |
| AU6290896A (en) | 1997-02-18 |
| CA2225930A1 (en) | 1997-02-06 |
| CA2225930C (en) | 2001-03-27 |
| JPH10511815A (ja) | 1998-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993741B2 (ja) | 選択的エピタクシーを使用するモノリシック光電子集積回路の方法及び装置 | |
| NL195040C (nl) | Stralingsdetector. | |
| US6130441A (en) | Semiconductor hetero-interface photodetector | |
| KR100244048B1 (ko) | 광반도체 장치 및 그의 제조방법 | |
| US5386128A (en) | Monolithic in-based III-V compound semiconductor focal plane array cell with single stage CCD output | |
| US7498645B2 (en) | Extreme ultraviolet (EUV) detectors based upon aluminum nitride (ALN) wide bandgap semiconductors | |
| US9105804B2 (en) | Method for manufacturing light-receiving device and light-receiving device | |
| CA1132693A (en) | Demultiplexing photodetector | |
| US6326654B1 (en) | Hybrid ultraviolet detector | |
| US9583654B2 (en) | Light receiving device and image sensor | |
| US5608255A (en) | FET optical receiver using backside illumination, indium materials species | |
| US10312390B2 (en) | Light receiving device and method of producing light receiving device | |
| US4422091A (en) | Backside illuminated imaging charge coupled device | |
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| JPH0766980B2 (ja) | 量子井戸放射線検出素子 | |
| Jang et al. | Metamorphic graded bandgap InGaAs-InGaAlAs-InAlAs double heterojunction PiIN photodiodes | |
| US7009224B2 (en) | Metamorphic long wavelength high-speed photodiode | |
| JP2000188407A (ja) | 赤外線検知素子 | |
| JPS61226973A (ja) | アバランシエホトダイオ−ド | |
| JP4137568B2 (ja) | 受信器 | |
| JP4719763B2 (ja) | 受信器の製造方法 | |
| Sloan | Photodetectors | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| JPS59149070A (ja) | 光検出器 | |
| JPH0582827A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |