JP2992584B2 - パルス検出回路 - Google Patents

パルス検出回路

Info

Publication number
JP2992584B2
JP2992584B2 JP2233430A JP23343090A JP2992584B2 JP 2992584 B2 JP2992584 B2 JP 2992584B2 JP 2233430 A JP2233430 A JP 2233430A JP 23343090 A JP23343090 A JP 23343090A JP 2992584 B2 JP2992584 B2 JP 2992584B2
Authority
JP
Japan
Prior art keywords
input terminal
coupled
value
pulse
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2233430A
Other languages
English (en)
Other versions
JPH0393063A (ja
Inventor
ヘリット ファン レーウエン ピーター
ヘンリカス ペトルス バエテン クリスチアン
ファン ロー エデュアルド
ペトルス インヘルス ヨハネス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH0393063A publication Critical patent/JPH0393063A/ja
Application granted granted Critical
Publication of JP2992584B2 publication Critical patent/JP2992584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
    • G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
    • G11B27/324—Duty cycle modulation of control pulses, e.g. VHS-CTL-coding systems, RAPID-time code, VASS- or VISS-cue signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers
    • G11B2220/91—Helical scan format, wherein tracks are slightly tilted with respect to tape direction, e.g. VHS, DAT, DVC, AIT or exabyte

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Details Of Television Scanning (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電気入力信号を受ける入力端部を有し特定の
基準レベルに重畳された電気入力信号のパルスを検出す
る回路、およびその回路を具えたビデオレコーダに関す
るものである。ビデオレコーダにおける使用は特にこの
記録担体を覆う磁気記録担体の長手方向に磁気記録担体
の縁に延在する読み取りCTL用に企画されている。
（従来の技術） これらのCTLパルスばビデオヘッドが磁気テープ上に
斜めに延在するビデオトラックを正しく追従することを
達成するために読み取られる。更にその上、これらのパ
ルスはVHSビデオレコーダのVISSまたはVASS選択部分（V
ISSおよびVASSはVHSインデックス・アドレス捜査システ
ムを意味する）に用いられるために読み取られ得る。こ
れらのパルスが異なるテープ速度において異なる振幅と
パルス幅とを有しえるので、CTLパルスを読み取ること
にはしばしば問題が存在する。
（発明が解決しようとする課題） 振幅と幅とが時間の関数として変化するパルスを正し
く検出することがよりよくできるパルス検出回路を提供
することが本発明の目的である。
（課題を解決するための手段） この目的のために、本発明による回路は、前記入力端
部に結合された第１入力端子、少なくとも第２入力端子
および出力端子を各々が有する少なくとも第１および第
２比較装置を具え、各比較装置の第２入力端子を定電位
点に結合し、前記基準レベルに対する相対振幅が第１の
特定値以上となるパルスを前記入力端部が受ける際にの
み前記第１比較装置によりその出力端子に第１電気信号
を供給し、前記基準レベルに対する相対振幅が前記第１
の特定値よりも小さい第２の特定値以上となるパルスを
前記入力端部が受ける際に前記第２比較装置によりその
出力端子に第２電気信号を供給し、前記第１および第２
比較装置の出力端子をスイッチング手段の第１および第
２入力端子にそれぞれ結合し、このスイッチング手段の
出力端子を前記出力端部に結合し、他に出力端子に制御
信号を発生しこの制御信号を前記スイッチング手段の制
御信号入力端子に供給する手段を具え、この制御信号発
生手段の入力端子を前記入力端部に結合し、前記制御信
号発生手段により前記スイッチング手段に供給すべき制
御信号を発生して、前記基準レベルに対する振幅が第３
の値以上となるN1個（N1は１に等しいかまたはこれより
も大きい整数）のパルスを前記入力端部が受ける際に前
記第１入力端子および出力端子を互いに結合する位置に
前記スイッチング手段が設定されるようにしたことを特
徴とする。異なるレコーダあるいは異なる磁気テープに
対しておよび読み取りヘッドを通過する磁気テープの転
送の異なる速度に対して、パルス振幅の実質的なばらつ
きが存在すると言う事実の認識に本発明は基づいてい
る。更にその上、読み取りヘッドを通過するテープの転
送速度が異なる場合には、読み取られたパルスは歪んで
おり、その歪みはなかんずく、高いテープ速度の場合に
おけるパルスの拡大においてそのパルス自身を表す。そ
れ故に、本発明による回路はパルスの大きさを監視し
て、それに基づいて高いかまたは低い検出レベルを選択
する。“高レベル”のすなわち第３の値より大きい相対
振幅のN1コレクタのパルスが印加されたかどうかを確認
することが基本的思想である。若し必要なら高い検出レ
ベルが選択される。これは、第１の値を意味する。この
とき第１の値より高い振幅のパルスがこの回路により検
出されて、これらのパルスの別の処理用の出力へ転送さ
れ、この第１の値より小さい振幅のパルスは転送されな
い。
N1が１より大きい場合には、N1個のパルスがN1個の連
続するパルスであり得る。もう一つの可能性はN1個の第
３の値より大きいパルスが特定期間内に起こるかどうか
をチェックすることである。更にもう一つの可能性は、
N1＋ｘ個のパルス（ｘは１より大きいかまたは１と等し
い整数）のサイクル内に第３の値より大きいN1個のパル
スが存在するかどうかをチェックすることである。
この基本的な思想から出発して、幾つかの別の変形が
可能である。
第１の変形は、第１入力端子と出力部とが相互に結合
された常態を設定する可能性を与える。
この目的のために、本発明による回路は、前記制御信
号発生手段により前記スイッチング手段に対する制御信
号を発生して、前記基準レベルに対する相対振幅が第４
の値と第５の値との間に置かれたN2個（N2は１と等しい
かまたは１より大きい）のパルスを前記入力部が受ける
際に前記第２入力端子および出力端子を互いに結合する
位置に前記スイッチング手段が設定されるようにし、か
つ第３の値は第４の値より大きいかまたは等しく、第４
の値は第５の値より大きいことを特徴とする。パルス計
数に関して上に述べられたことはこの場合にも適用す
る。それ故にN2個のパルスは連続するパルスかまたは特
定期間内に置かれたN2個のパルス、あるいは各N2＋ｙ個
のパルス（ｙは１より大きいかまたは１と等しい整数）
のサイクル内のN2個のパルスであり得る。
本発明によると、それでN2個のパルスが“低レベル”
を有し、すなわち第４の値と第５の値との間の相対振幅
を有し、その後低検出レベルへの変換が達成される。こ
れは、第２の値を意味する。第２の値より大きい振幅の
パルスはそれからこの回路により転送される。第２の値
より小さい振幅のパルスは転送されない。第３の値は少
なくとも第４の値と等しいように選択される。
この回路はさらに、前記制御信号発生手段が第１およ
び第２計数器を具え、第１計数器により前記第３の値よ
りも大きな相対振幅のパルスを計数するとともに、これ
らパルスのN1個が計数されたのち出力端子に信号を発生
し、前記第２計数器により前記第３の値および第５の値
間の相対振幅のパルスを計数するとともにこれらパルス
のN2個が計数されたのち、出力端子に信号を発生し、か
つ、前記第１計数器の出力端子を前記制御信号発生手段
の出力端子に結合するようにしたことを特徴とする。第
１値を実質的に第３の値と等しくなるように、かつ第２
の値を少なくとも実質的に第５の値と等しくなるように
選択することにより、この回路は単純化され得る。これ
は、パルスを検出するためと制御信号を出力するための
両方に用いられ得る２個の比較器を必要とする。
そのような回路は更に、前記第１比較装置の出力端子
を前記第１計数器の入力端子に結合し、前記第２比較装
置の出力端子を前記第２計数器の入力端子に結合するよ
うにしたことを特徴とし得る。更にその上、第１および
第２比較装置は、ANDゲートを経て前記第１計数器の入
力端子に結合するとともに第２計数器のリセット入力端
子に結合し、第２計数器の出力端子を前記第１計数器の
リセット入力端子に結合され得る。
この回路が前記基準レベルに対して常に一つの特定の
極性を有し得るパルスを検出しなければならぬ場合に
は、前記比較装置は各々一個の比較器のみを必要とす
る。
前記基準レベルに対して正極性と負極性の両方を有し
得るパルスを検出しなければならぬ回路は、前記比較装
置は各々が第１および第２入力端子並びに出力端子を有
する２つの比較器を具え、これら比較器の第１入力端子
を前記入力端部に結合し、前記第１比較装置の第１比較
器の第２入力端子を前記第１比較装置の第２入力端子に
結合し、前記第１比較装置の第２比較器の第２入力端子
を第１比較装置の第３入力端子に結合し、第２比較装置
の第１比較器の第２入力端子を第２比較装置の第２入力
端子に結合し、第２比較装置の第２比較器の第２入力端
子を第２比較装置の第３入力端子に結合し、前記第１お
よび第２比較装置の第３入力端子の各々を定電位点に結
合し、前記比較装置の各々の第１および第２比較器の出
力端子を信号合成素子を経て比較装置の出力端子に結合
し、前記基準レベルに対する振幅が基準レベルに対しそ
れぞれ正および負の状態で前記第１の値以上となるパル
スを前記入力端部が受ける際にのみ前記第１比較装置の
第１および第２比較器により第３および第４電気信号を
それぞれ発生し、前記基準レベルに対する振幅が基準レ
ベルに対しそれぞれ正の状態および負の状態で前記第２
の値以上となるパルスを前記入力端部が受ける際に前記
第２比較装置の第１および第２比較器により第５および
第６電気信号をそれぞれ発生するようにしたことを特徴
とし得る。再び、第２値は少なくとも実質的に第５値と
等しくてよい。この場合にはこの回路は更に、前記２つ
の比較装置の第１比較器の出力端子をANDゲートを経てO
Rゲートの第１入力端子に結合し、２つの比較装置の第
２比較器の出力端子を第2ANDゲートを経てORゲートの第
２入力端子に結合し、前記ORゲートの出力端子を前記第
１計数器の入力端子に結合するとともに前記第２計数器
リセット入力端子に結合し、前記第２比較装置の第１お
よび第２比較器の出力端子を第2ORゲートを経て第２計
数器の入力端子に結合し、第２計数器の出力端子を前記
第１計数器のリセット入力端子に結合するようにしたこ
とを特徴とし得る。本発明のもう一つの態様では、第３
値が第４値より大きいように選択され得る。これが制御
信号発生手段へ電圧ヒステリシスを導入する。このとき
この回路は、前記制御信号発生手段は各々が前記入力端
部に結合された第１入力端子、定電位点に結合された少
なくとも第２入力端子および出力端子を有する第１およ
び第２比較装置を具え、前記制御信号発生手段の第１お
よび第２比較装置の出力端子を前記制御信号発生手段の
出力端子に結合された出力端子を有する信号合成装置の
第１および第２入力端子に結合し、前記基準レベルに対
する振幅が第３の値以上となるパルスを前記入力端部が
受ける際に前記制御信号発生手段の第１比較装置により
第３電気信号を供給し、前記基準レベルに対する振幅が
第３の値および第４の値間に位置するパルスを前記入力
端部が受ける際に前記制御信号発生手段の第２比較装置
により第４電気信号を供給し、相対振幅が前記第３の値
以上となるN1個のパルスを前記入力端部が受けた後、前
記制御信号発生手段により制御信号を発生して相対振幅
が前記第４の値よりも大きい第４の値以上となる次のパ
ルスを前記入力端部が受けた後前記スイッチング手段を
第１入力端子が出力端子に結合される位置に保持するよ
うにしたことを特徴とし得る。
低検出レベルへの切り換えは、更に、前記基準レベル
に対する振幅が第４の値および第５の値の間に位置する
パルスを前記入力端部が受ける際に前記第２比較装置に
より第５電気信号を発生し、相対振幅が第４の値および
第５の値の間に位置するN2個のパルスを前記入力端部が
受けた後、前記制御信号発生手段により制御信号を発生
して相対振幅が前記第３の値よりも小さな次のパルスを
前記入力端部が受けた際前記スイッチング手段を第２入
力端子が出力端子に結合される位置に保持するようにし
たことを特徴とする回路によって達成され得る。
制御信号発生手段に電圧ヒステリシスを有する回路の
もう一つの態様は、N1＝１とし、各比較装置は各々が第
１および第２入力端子並びに出力端子を有する２つの比
較器を具え、これら比較器の第１入力端子を前記入力端
部に結合し、前記第１比較装置の第１比較器の第２入力
端子を前記第１比較装置の第２入力端子に結合し、前記
第１比較装置の第２比較器の第２入力端子を前記第１比
較装置の第３入力端子に結合し、前記第２比較装置の第
１比較器の第２入力端子を前記第２比較装置の第２入力
端子に結合し、前記第２比較装置の第２比較器の第２入
力端子を前記第２比較装置の第３入力端子に結合し、前
記第１および第２比較装置の第３入力端子の各々を定電
位点に結合し、前記第１比較装置の第１および第２比較
器の出力端子を前記スイッチング手段の第１入力端子の
第１および第２サブ−入力端子にそれぞれ結合し、前記
第２比較装置の第１および第２比較器の出力端子を前記
スイッチング手段の第２入力端子の第１および第２サブ
−入力端子にそれぞれ結合し、前記基準レベルに対する
振幅が基準レベルに対しそれぞれ正または負の状態で前
記第１の値以上となるパルスを前記入力端部が受ける際
にのみ前記第１比較装置の第１および第２比較器により
第６および第７電気信号を発生し、前記基準レベルに対
する振幅が基準レベルに対しそれぞれ正および負の状態
で前記第２の値以上となるパルスを前記入力端部が受け
る際に前記第２比較装置の第１および第２比較器により
第８および第９電気信号をそれぞれ発生するようにし、
前記制御信号発生手段の第１および第２比較装置の各々
は少なくとも第１および第２入力端子並びに出力端子を
各々が有する２つの比較器を具え、これら比較器の第１
入力端子を前記入力端部に結合し、第１比較装置の第１
比較器の第２入力端子を第１比較装置の第２入力端子に
結合し、前記第１比較装置の第２比較器の第２入力端子
を第１比較装置の第３入力端子に結合し、第２比較装置
の第１比較器の第２入力端子を第２比較装置の第２入力
端子に結合し、第２比較装置の第２比較器の第２入力端
子を第２比較装置の第３入力端子に結合し、第１および
第２比較装置の第３入力端子の各々を定電位点に結合
し、前記比較装置の各々の第１および第２比較器の出力
端子を信号合成素子を経て前記制御信号発生手段の出力
端子に結合し、前記基準レベルに対する振幅が基準レベ
ルに対しそれぞれ正または負の状態で前記第３の値以上
となるパルスを前記入力端部が受ける際にのみ前記第１
比較装置の第１および第２比較器により第10および第11
電気信号を発生し、基準レベルに対しそれぞれ正および
負の状態の振幅が第３の値および第４の値の間に位置す
るパルスを前記入力端部が受ける際に前記第２比較装置
の第１および第２比較器により第12および第13電気信号
をそれぞれ発生するようにし、前記信号合成装置により
第10番目〜第13番目の信号から制御信号を発生させて前
記相対振幅が前記基準値に対し正の状態で第３の値以上
となるパルスを前記入力端部が受ける際に前記第１入力
端子の第２サブ−入力端子を前記出力端子に結合する位
置に前記スイッチング手段が設定されるようにし、前記
相対振幅が前記基準値に対し負の状態で第３の値以上と
なるパルスを前記入力端部が受ける際に前記第１入力端
子の第１サブ−入力端子を前記出力端子に結合する位置
に前記スイッチング手段が設定されるようにしたことを
特徴とし得る。この場合にはこのヒステリシス効果は、
前記基準レベルに対する相対振幅が基準レベルに対し正
の状態で第３の値以上となるパルスを前記入力端部が受
けた後、前記制御信号発生手段により制御信号を発生し
て、前記基準レベルに対する相対振幅が基準レベルに対
し負の状態で第４の値以上となる次のパルスを前記入力
端部が受けた後、前記第１入力端子の第１サブ−入力端
子を前記出力端子に結合する位置に前記スイッチング手
段が設定されるようにしたこと、および前記基準レベル
に対する相対振幅が基準レベルに対し負の状態で第３の
値以上となるパルスを前記入力端部が受けた後、前記制
御信号発生手段により制御信号を発生して、前記基準レ
ベルに対する相対振幅が基準レベルに対し正の状態で第
４の値以上となる次のパルスを前記入力端部が受けた
後、前記第１入力端子の第２サブ−入力端子を前記出力
端子に結合する位置に前記スイッチング手段が設定され
るようにしたことをそれ自身明らかにする。
それで、低検出レベルへの切り換えは、前記基準レベ
ルに対し正のパルスを受けた後、前記制御信号発生手段
により制御信号を発生して前記第２入力端子の第１サブ
−入力端子を出力端子に結合する位置に前記スイッチン
グ手段が設定されるようにしたこと、および前記基準レ
ベルに対し負のパルスを受けた後、前記制御信号発生手
段により制御信号を発生して前記第２入力端子の第２サ
ブ−入力端子を出力端子に結合する位置に前記スイッチ
ング手段が設定されるようにしたことにより達成され得
る。
（実施例） 以下、図面により本発明の実施例を詳細に説明する。
第１図は、１番目の比較器デバイス２及び２番目の比
較器デバイス３のそれぞれ１番目の入力点（＋）に結合
する入力端子１を持つ回路の１番目の実施例を示す。２
つの比較器デバイスの各々は１つの比較器を有する。１
番目の比較器デバイス２の２番目の入力点（−）は一定
電位の点４に結合し、２番目の比較器デバイス３の２番
目の入力点（−）は一定電位の点５に結合する。比較器
デバイス２及び３のそれぞれの出力点６及び７は、制御
可能なスイッチの形態を取る切換え手段S1の入力点ｃ及
びａにそれぞれ結合する。スイッチS1の出力点ｂは、回
路の出力点８に結合する。出力点６及び７はANDゲート
９の入力点にも結合し、該ANDゲート９は、計数器10の
計数入力点c1と計数器11の復帰入力点とに結合する出力
点を持つ。更にまた出力点７は計数器11の計数入力点c1
にも結合する。また計数器11の“ｎ＝N2"出力点が計数
器10の復帰入力点に結合し、計数器10の“ｎ＝N1"出力
点がスイッチS1の制御信号入力点12に結合する。
比較器２は、規準レベルUrefに関連して相対振幅が１
番目の値を超えていることを示すパルスを入力端子１が
もし受信するならば、専ら１番目の電気信号（論理“1"
信号）を供給するのに適合するものである。そこで電位
UD1が一定電位の点４に与えられ、上記１番目の値はUD1
−Urefに等しくなる。Urefは必ずしも０ボルトである必
要はないのであって、寧ろある特定の０でない直流電圧
であってよい。茲で上記の「専ら」という用語は、パル
スが１番目の値を超えている場合にのみ比較器２は１番
目の電気信号を供給するという意味であることに留意さ
れたい。比較器２はパルスが１番目の値より低い相対振
幅を持つならば１番目の電気信号を供給しない。
比較器３は、規準レベルUrefに関連して相対振幅が２
番目の値を超えているパルスを入力端子１がもし受信す
るならば、２番目の電気信号（論理“1"信号）を供給す
るのに適合するものである。電位UD2が点５に与えられ
るから、上記２番目の値はUD2−Urefに等しくなるであ
ろう。この実施例では、３番目、４番目及び１番目の値
は相互に等しく、２番目の値は５番目の値に等しい。
スイッチS1が端子ａとｂを相互に結合する位置にあれ
ば、計数器N1は３番目の値より大きい相対振幅を持つパ
ルス、すなわち第2a図に見られるようにUD1より大きい
パルスを計数する。この時間帯中に比較器３により検出
されたパルス、すなわち結果的にUD2より大きい振幅を
持つパルスは、出力端子８に転移される。UD1より大き
い振幅を持つN1個の継起的パルスがカウントされた後に
論理“1"信号が計数器10の“ｎ＝N1"出力点に現れる。
スイッチS1の制御信号入力点12に与えられるこの信号の
影響の下に、スイッチS1は端子ｃとｂを相互に結合する
位置にセットされる、第2b図を参照。この瞬間から比較
器２により検出されたパルス、すなわち結果的にUD1よ
り大きい振幅を持つパルスは、出力端子８に転移され
る。そうすると計数器10の計数はｎ＝N1に留まる。
次にUD1とUD2の中間にある振幅を持つパルスが入力端
子に与えられると仮定する。計数器11の復帰入力点には
ANDゲート９によって復帰パルスが与えられていないか
ら、今や計数器11は計数できる。そのようなパルスがN2
個計数された瞬間に、計数器11の“ｎ＝N2"出力点が論
理“1"となる。その結果として、復帰信号が計数器10の
復帰入力点に与えられ、計数器10を“0"に復帰させる。
そしてスイッチS1が端子ａとｂを相互に結合する位置に
復帰する、第2b図を参照。
第１図の回路中に示される制御信号発生器手段は、破
線で囲まれたブロック13内に位置するエレメントを持っ
ている。パルス検出のための比較器が、スイッチS1の制
御信号入力点12に与えられる制御信号を得るためにも用
いられていることは明らかである。
第３図は、第１図の回路を規準レベルUrefに関連して
正及び負の極性のパルスを検出するように拡大したもの
を示す。此処では１番目の比較器デバイス２′は、１番
目の比較器2.1と２番目の比較器2.2と、及びＳ−Ｒフリ
ップフロップ20を有する。また２番目の比較器デバイス
３′は、１番目の比較器3.1と２番目の比較器3.2と、及
びＳ−Ｒフリップフロップ21を有する。
入力端子１は比較器2.1及び3.1の非反転入力点（＋）
と比較器2.2及び3.2の反転入力点（−）とに結合してい
る。比較器2.1及び3.1の反転入力点（−）は一定電位の
点4.1及び5.1にそれぞれ結合している。比較器2.2及び
3.2の非反転入力点（＋）は一定電位の点4.2及び5.2に
それぞれ結合している。比較器2.1及び2.2の出力点6.1
及び6.2は、フリップフロップ20の設定（set）入力点及
び復帰（reset）入力点にそれぞれ結合している。フリ
ップフロップ20のＱ−出力点はスイッチS1の入力端子ｃ
に結合している、比較器3.1及び3.2の出力点7.1及び7.2
は、フリップフロップ21の設定入力点及び復帰入力点に
それぞれ結合している。フリップフロップ21のＱ−出力
点はスイッチS1の入力端子ａに結合している。
比較器2.1及び3.1の出力点6.1及び7.1は、ANDゲート
９の入力点にそれぞれ結合している。比較器2.2及び3.2
の出力点6.2及び7.2は、ANDゲート22の入力点にそれぞ
れ結合している。２つのANDゲートの出力点は、ORゲー
ト24を経由して計数器10の計数入力点c1に結合してい
る。比較器3.1及び3.2の出力点7.1及び7.2は、ORゲート
23を経由して計数器11の計数入力点c1に結合している。
入力端子１を経由して比較器3.1及び3.2に与えられたパ
ルスは、先ず最初に増幅器25で増幅される。増幅器25の
利得ファクタの適切な選択がなされている場合には、点
4.1と5.1及び点4.2と5.2には等しい電位を供給できる。
入力端子１が１つのパルスを受信し、規準レベルUrefに
関連する該パルスの振幅がUrefに関連して正の方向に１
番目の値（＝UD1−Uref）を超えている時に、比較器2.1
が（３番目の）電気信号（論理“1"）を供給することは
明らかである。また、入力端子１が１つのパルスを受信
し、規準レベルUrefに関連する該パルスの振幅がUrefに
関連して負の方向に１番目の値を超えている時に、比較
器2.2が（４番目の）電気信号（論理“1"）を供給する
ことも明らかである。更にまた、入力端子１が１つのパ
ルスを受信し、Urefに関連する該パルスの相対振幅がUr
efに関連して正の方向に２番目の値（＝UD2−Uref）を
超えている時に、比較器3.1が（５番目の）電気信号
（論理“1"）を供給することも明らかである。また、入
力端子１が１つのパルスを受信し、Urefに関連する該パ
ルスの相対振幅がUrefに関連して負の方向に２番目の値
を超えている時に、比較器3.2が（６番目の）電気信号
（論理“1"）を供給することも明らかである。第３図に
示す回路の動作は第１図に示す回路のそれと同様であ
る。その振幅がUrefに関連してUD1より大きいN1個のパ
ルスが入力端子１にあたえられると（第4a図参照）、計
数器10はこれらのパルスを計数する。この瞬間にはスイ
ッチS1はａ−ｂの位置にある。上述のようなN1個のパル
スを受信した後に、計数器10によってスイッチS1に制御
信号入力点12に与えられる制御信号に応じて、スイッチ
S1はその位置を（他の）位置ｃ−ｂに変える（第4b図参
照）。UD2とUD1の間にある相対振幅を持つパルスが入力
端子１に与えられると、第4a図に見られるように、計数
器11がこれらのパルスを計数する。それはこの場合ORゲ
ート24が計数器11の復帰入力点にいかなる復帰パルスも
与えないからである。計数器11がUD1とUD2の間の振幅を
持つN2個の継起的パルスを計数したならば（第4a図参
照）、計数器11の“ｎ＝N2"出力点は「高」になり、従
って計数器10は０にセットされ、それによりスイッチS1
をａ−ｂの位置に復帰させる。
併しながら比較器により検出されたパルスは、その出
力点の後にＳ−Ｒフリップフロップ20及び21があるので
出力端子８には転移せず、その代わりに矩形波が転移さ
れ、その立ち上がり及び立ち下がりエッジは検出された
パルスの検出の瞬間を示すのである。この実施例では、
比較器2.1、2.2、3.1、3.2が制御信号発生器手段手段1
3′の一部分を形成していることは明らかである。
第１図及び第３図に示される実施例では、振幅がUD1
より大きいN1個のパルスを、計数器10が計数する。これ
らのパルスは振幅がUD1より大きいN1個の引き続いたパ
ルスである必要はない。制御信号発生器手段手段13及び
13′は、計数器10がスイッチS1の制御信号入力点12に
「高」制御信号を供給する前に、振幅がUD1より大きいN
1個の引き続いたパルスのみを計数できるようなやり方
に適合するものであってもよい。第１図の実施例に対し
ては、このことが第1a図に示される。第1a図は、第１図
の制御信号発生器手段手段13にさらに追加して、検出器
15、ORゲート16、ANDゲート17及びインバータ18を有す
るものを示す。検出器15は、UD2とUD1の間にある相対振
幅を持つパルスが入力端子１に与えられると、「高」制
御信号を供給するのに適合している。パルスを計数器10
が計数しスイッチS1はａ−ｂの位置にある時間帯には計
数器10の“ｎ＝N1"出力点は「低」であろう。このこと
はインバータ18を介して「高」信号がANDゲート17に与
えられることを意味する。今、小さい振幅のパルス、す
なわちUD2とUD1の間の振幅のパルスが与えられると、検
出器15は「高」制御信号を供給し、それはANDゲート17
及びORゲート16を経由して計数器10の復帰入力点に与え
られ、この計数器を０に復帰させる。計数器10は、振幅
がUD1より大きいN1個の引き続いたパルスが与えられた
時にのみ、その最終カウントに到達する。
第５図は、基準レベルUrefに関し単一の極性のパルス
を検出する回路で、電圧ヒステリシスを具えた制御信号
発生器手段手段を有するものの実施例を示す。N1＝N2＝
１と仮定する。但しこの仮定は必ずしも必要ではないこ
とに留意されたい。もしN1とN2が１に等しくないなら
ば、制御信号発生器手段手段13″は第１図及び第３図に
示す実施例中の制御信号発生器手段手段と同様に、計数
器を設けなければならない。本実施例では制御信号発生
器手段手段13″は、比較器デバイス30、比較器デバイス
31、切換え手段S2及びＤフリップフロップ32を有し、後
の２つのエレメント（切換え手段S2とＤフリップフロッ
プ32）が信号合成装置45を構成する。入力端子１は単一
比較器として構築された比較器デバイス30の１番目の入
力点（＋）に結合し、また２番目の比較器デバイス31の
１番目の入力点33にも結合する。比較器30のもう一方の
入力点（−）は一定電位の点34に結合する。比較器31の
２番目の入力点35及び３番目の入力点36は一定電位の点
37及び38にそれぞれ結合する。比較器30及び比較器31の
出力点39及び40はスイッチS2の入力点ｃ及びａにそれぞ
れ結合する。スイッチS2の出力端子ｂはフリッフフロッ
プ32のＤ入力点に結合する。フリップフロップ32のＱ出
力点は、遅延素子32′を経由してスイッチS1の制御信号
入力点12とスイッチS2の制御信号入力点41とに結合す
る。
もしフリップフロップ32の出力信号が論理“1"であれ
ば、スイッチS1はｃ−ｂの位置にあり、スイッチS2はａ
−ｂの位置にある。もしフリップフロップ32の出力信号
が論理“0"であれば、スイッチS1はａ−ｂの位置にあ
り、スイッチS2はｃ−ｂの位置にある。比較器２と３及
びスイッチS1を有する検出装置は、第１図に示す回路中
の対応するコンポネントと同じやり方で再び動作する。
制御信号発生器手段手段13″の動作は第６図中のテー
ブルを用いて説明される。入力端子１に与えられるパル
スがUrefに関連して３番目の値より大きい相対振幅を持
つならば、若しくはパルスの振幅がUD3すなわち点34の
電位より大きいならば、比較器30は（３番目の）信号
（論理“1"）を出力する。このことが第６図のＡ列に示
されている。この列は比較器30の出力を示す。
Urefに関連して３番目の値と４番目の値との間にある
振幅のパルスが入力端子１に与えられるならば、換言す
ればパルスの振幅がUD3とUD4の間に位置するならば、比
較器31は、論理“1"である（４番目の）電気信号をその
出力点に伝える。相対振幅が４番目の値と５番目の値と
の間にあるパルスが入力端子１に与えられるならば、比
較器31は、論理“0"である（５番目の）電気信号を供給
する。これらはすべて第６図のＢ列に示されている。比
較器31の正しい動作のために、UD4に等しい電位とUD5に
等しい電位とがそれぞれ点37と38とに与えられる。様々
な電位が UD5＜UD4＜UD3 及び UD2＜UD1 という関係に従う。UD3はUD1に等しいように、またUD5
はUD2に等しいように選択できることは明らかである。
好適なのは UD5≦UD2＜UD1＜UD4＜UD3 と言う選択がなされることである。スイッチS1及びS2は
最初にそれぞれａ−ｂ及びｃ−ｂの位置にあるものとし
て、すなわちフリップフロップ32の出力は論理“0"であ
るとして、またUD5はUD2に等しいとして、回路は次のよ
うに動作する。振幅がUD2とUD3の間にあるパルスが入力
端子１に与えられる。このパルスは比較器３及びスイッ
チS1を経由して出力端子８に転移する。パルスが入力端
子１に転移されたほぼその瞬間に、フリップフロップ32
のクロック入力点c1に与えられるクロック・パルスが得
られる。比較器30の出力点39は与えられたパルスの影響
の下に論理“0"であるから、フリップフロップ32のＱ出
力はこのクロック・パルスの後も論理“0"のままであ
る。今、振幅がUD3より大きいパルスが与えられると、
このパルスもまた比較器３及びスイッチS1を経由して出
力端子８に転移する。さらに比較器30の出力は「高」に
なる。今やフリップフロップ32に与えられたクロック・
パルスにより、Ｄ入力点上の論理「高」信号はＱ出力点
に転移し、スイッチS1及びS2は遅延時間Ｔの後にそれぞ
れｃ−ｂ及びａ−ｂの位置に切り換えられる。遅延時間
Ｔは、与えられたパルスが来ている間はスイッチが切り
換わらず、次のパルスが来る前には切り換わっているも
のでなければならない。
UD4＞UD1であるから、比較器２はびスイッチS1は振幅
がUD4より大きいパルスを出力端子の転移する。なお、
スイッチの位置には変化がない。これは比較器31の出力
が論理“1"のままであり、フリップフロップ32にクロッ
ク・パルスが与えられてもフリップフロップの出力も論
理“1"のままだからである。
振幅がUD5とUD4の間にあるパルスが入力端子１に与れ
られると、比較器31の出力点40は論理“0"になろう。次
にフリップフロップ32に与えられるクロック・パルスに
よってＱ出力は「低」となり、スイッチS1及びS2は遅延
時間Ｔの後にそれぞれａ−ｂ及びｃ−ｂの位置に切り換
えられる。引き続き振幅がUD5とUD3の間にあるパルスは
スイッチS1及びS2の位置には影響を与えないであろう。
このことはヒステリシスがUD4とUD3の間の範囲で得られ
ることを意味する。それ以前の状態に依存して、振幅が
UD4とUD3の間の範囲のパルスに対しスイッチS1は位置ｃ
−ｂかあるいは逆に位置ａ−ｂになるであろう。
フリップフロップ32に与えられるクロック・パルスc1
は、例えば最少のしきい値を持つ比較器の出力信号から
得られる。UD5がUD2に等しいならばこれは従って比較器
３となるであろう。この目的のために比較器３の出力点
は遅延を経由してモノステーブルに結合することがで
き、該モノステーブルはその出力点をフリップフロップ
32のクロック入力点に結合している。クロック・パルス
c1が入力端子１に未だパルスの存在している瞬間に出現
するようなやり方で、遅延を選択しなければならないこ
とは明らかである。このことは第６図中のスイッチS1及
びS2の位置が、第６図のテーブル中の左側の欄“ampl"
に示される振幅を持つパルスの次のパルスに関係するこ
とを意味する。
第７図は、規準レベルに関して正及び負の振幅のパル
スを検出するための回路を示し、該回路は履歴効果も有
する。又もや比較器デバイス２″は、切り換え手段S1の
入力点51.1及び51.2にそれぞれ結合するそれぞれの出力
点6.1及び6.2を持つ２つの比較器2.1及び2.2を有する。
また、比較器デバイス３″は、切り換え手段S1′の入力
点52.1及び52.2にそれぞれ結合するそれぞれの出力点7.
1及び7.2を持つ２つの比較器3.1及び3.2を有する。切り
換え手段S1′は２つのスイッチS11、S12とフリップフロ
ップ53を有する。入力点51.1すなわち切り換え手段S1′
の１番目の入力の１番目の副入力点は、スイッチS11の
端子ｃに結合している。入力点52.1すなわち切り換え手
段S1′の２番目の入力の１番目の副入力点は、スイッチ
S11の端子ａに結合している。入力点51.2すなわち切り
換え手段S1′の１番目の入力の２番目の副入力点は、ス
イッチS12の端子ｃに結合している。入力点52.2すなわ
ち切り換え手段S1′の２番目の入力の２番目の副入力点
は、スイッチS12の端子ａに結合している。スイッチS11
及びS12の端子ｂはフリップフロップ53の設定入力点及
び復帰入力点にそれぞれ結合している。フリップフロッ
プ53のＱ出力は切り換え手段S1′の出力を構成し、該出
力点は出力端子８に結合する。
茲で制御信号発生器手段手段13′′′は、１番目の比
較器30.1及び２番目の比較器30.2を持つ１番目の比較器
デバイス30′と、１番目の比較器31.1及び２番目の比較
器31.2を持つ２番目の比較デバイス31′と信号合成装置
45′とを有する。
比較器30.1は、第５図の比較器30と同一であり同様の
やり方で動作する。比較器31.1は、第５図の比較器31と
同一であり同様のやり方で動作する。同じく、比較器2.
1及び3.1は、第５図の比較器２及び３とそれぞれ同一で
あり同様のやり方で動作する。第７図の比較器2.2は、
第３図の比較器2.2と増幅器25との組合せと同様のやり
方で動作する。同じく、第７図の比較器3.2は、第３図
の比較器3.2と増幅器25との組合せと同様のやり方で動
作する。比較器30.2は、入力端子１に結合する反転入力
点と一定電位の点34.2に結合する非反転入力点とを持
つ。規準レベルUrefに引用された電位−UD3が上記の点
に与えられる。この比較器は、もし入力端子１に与えら
れたパルスがUrefに関し３番目の値UD3を負の側に超え
る値を持っていたら、論理“1"の（11番目の）電気信号
をその出力点39.2に送り出す。比較器31.2は、入力端子
１に結合する入力点33.2を持ち、一定電位（Urefに関し
−UD4）の点37.2に結合する入力点35.2を持ち、また一
定電位（Urefに関し−UD5）の点38.2に結合する入力点3
6.2を持つ。比較器31.2は、入力端子１がUrefに関し負
の側に３番目の値と４番目の値との間にある振幅を持つ
パルスを受信すると、論理“1"の（13番目の）電気信号
を供給し、また入力端子１がUrefに関し負の側に４番目
の値と５番目の値との間にある振幅を持つパルスを受信
すると、論理“0"の（15番目の）電気信号を供給する。
比較器の出力点39.1、39.2、40.1、40.2は信号合成装
置45′の入力点に結合する。信号合成装置45′は切り換
え手段S1′に対し制御信号を供給する。この制御信号
は、２つの副制御信号CS1とCS2を有し、これらはそれぞ
れ制御信号入力点12.1と12.2に、出力点46.1と46.2とを
それぞれ経由して与えられる。副制御信号CS1はスイッ
チS11を制御し、副制御信号CS2はスイッチS12を制御す
る。
この回路の動作は次のごとくである。
スイッチS12は位置ａ−ｂにあることが想定される
（第8c図参照）。スイッチS11の位置は無関係であっ
て、位置“ａ−b"又は位置“ｃ−b"であり得る（第8b図
参照）。瞬間ｔ＝1tにおいて、UD3より大きい振幅を有
する正のパルスが入力端子１へ印加される（第8a図参
照）。このパルスの影響のもとに、制御信号発生器手段
13がスイッチS12を位置ｃ−ｂへセットされるように
する制御信号CS2を発生する（第8c図参照）。更に、ス
イッチS11がまだこの位置にいない場合には、スイッチS
11が位置ａ−ｂへセットされる（第8b図参照）。これは
毎回UD5より大きい振幅を有する正のパルスが検出され
ると達成される。瞬間ｔ＝t2において、UD3より大きい
振幅を有する負のパルスが（第8a図参照）スイッチS11
を位置ｃ−ｂへセットされるようにする（第8b図参
照）。更に、スイッチS12が位置ａ−ｂへリセットされ
る（第8c図参照）。このスイッチ設定は毎回UD5より大
きい振幅を有する負のパルスが検出されると得られる。
瞬間ｔにおいてUD4より大きいがUD3より小さい振幅の正
のパルスが入力端子１へ印加される（第8a図参照）。再
びスイッチS1が位置ａ−ｂへリセットされる（第8b図参
照）。瞬間t4において、UD4より大きいがUD3より小さい
振幅の負のパルスが入力端子１へ印加される（第8a図参
照）。スイッチS11が位置ｃ−ｂへセットされ、（第8b
図参照）かつスイッチS12が位置ａ−ｂへセットされ
る。UD5より大きいがUD4より小さい振幅を有する正のパ
ルスが、瞬間t5においてスイッチS11を位置ａ−ｂへセ
ットされるようにする（第8b図参照）。瞬間t6における
パルスのような（第8a図参照）UD5とUD4との間の振幅の
連続的なパルスは、もはやスイッチS11とS12との設定を
変化させない。
続いて瞬間t7においてUD4とUD3との間の振幅を有する
正のパルスが入力端子１へ印加された場合には（第8d図
参照）、これはスイッチS12の設定を変えられるように
しない。瞬間t8においてUD4とUD3との間の振幅である負
のパルスの受１に際しても、スイッチS11に同じことを
適用する。
スイッチS12が位置ｃ−ｄへセットされる（第8f図参
照）のは、UD3より大きい振幅を有する正のパルスが瞬
間t3において受信されるまでではない（第8d図参照）。
振幅がUD4より大きくかつより小さいくてもよい瞬間t10
における負のパルスがスイッチS11を位置ｃ−ｂへセッ
トされるようにする（第8c図参照）。再び先の状態に依
存して、UD4とUD3との間の振幅を有するパルスが一方の
場合にはスイッチを位置ｃ−ｂへ変更されるようにし、
他方の場合には変更されないようにすることは明らかで
ある。
第９図は第７図の信号合成装置45′の一実施例を示
す。この回路は第10a図に図解したようなI2L論理装置を
具える。第10b図は第10a図の装置の回路図を示す。この
装置の入力端子70はnpnトランジスタ72のベースへ結合
されている。このトランジスタのコレクタはこの装置の
出力端子71へ結合されている。正の電源電圧（＋）が電
流源73を介してトランジスタ72のベースへ結合されてお
り、そのトランジスタのエミッタは接地されている。こ
の装置はインバータとして動作する。論理“0"信号が入
力端子70へ印加された場合には出力端子71は論理“1"と
なり、逆もまた同様である。
相互に結合された出力端子を有する二つのこれらの装
置（第11a図参照）の動作は、第11b図の表によって図解
されている。論理“0"である装置の出力が優勢であるこ
とは明らかである。これは入力信号X1とX2が両方共論理
“0"である場合にのみ、出力信号Ｙが論理“1"となるこ
とを意味する。
第12a図は二つの出力端子を有する装置を示してい
る。この装置の回路図を第12b図に示す。入力端子76の
信号が論理“1"である場合にはすべて出力端子が論理
“0"である。入力信号が論理“0"である場合には、出力
状態は出力端子がもう一つの装置の出力端子へ結合され
ているかどうかに依存する。この他の装置の出力端子が
“高”である場合には、第12図の装置の出力端子も
“高”となる。二つ以上の出力端子を有する装置の動作
は第12図に示した装置の動作と同様である。
さて、第９図に示した回路の動作をもっと詳細に説明
する。最初に、UD5はUD2と等しいと仮定されることに注
意すべきである。これは、第７図の比較器31.1と31.2と
が、比較器90.1と90.2（第９図参照）と同じ方法で構成
され得ることを意味し、これらの比較器ではパルスの振
幅がUD4及び−UD4とのみ比較される必要がある。第９図
は信号合成装置45′の例を示すのみではなく、二つのス
イッチS11及びS12と出力フリップフロップ53の一層詳細
をも与えている。明確に言えば、ゲートG1,G2,G3及びG4
がスイッチS11を構成し、ゲートG16,G17,G18及びG19が
スイッチS12を構成する。更にゲートG27,G28,G29,G30が
出力フリップフロップ53を構成する。
比較器2.1の出力信号である信号C1が端子91を介して
第９図に示した回路へ印加される。これは、パルスUD1
より大きい振幅を有する場合に信号C1が論理“1"である
ことを意味する。比較器3.1の出力信号であるC2が端子9
2へ印加される。その結果、パルスの振幅がUD2より大き
い場合は信号C2は論理“1"である。
信号D1即ち比較器2.2の出力信号が端子93へ印加され
る。これは、負のパルスの振幅が絶対値でUD1より大き
い場合がD1が論理“1"であることを意味する。比較器3.
2の出力信号であるが端子94へ印加され、その結果、負
のパルスの振幅が絶対値でUD2より大きい場合は、D2は
論理“1"である。比較器30.1の出力信号であるA1が端子
95へ印加される。これは、パルスの振幅がUD3より大き
い場合はA1が論理“1"であることを意味する。比較器3
0.2の出力信号である信号A2が端子96へ印加される。こ
れは、負のパルスの振幅が絶対値でUD3より大きい場合
にA2が論理“1"であることを意味する。信号B1′が端子
97へ印加される。パルスの振幅がUD4より大きい場合に
はB1′は論理“0"である。信号B2′が端子98へ印加され
る。負のパルスの振幅が絶対値でUD4より大きい場合はB
2′は論理“0"である。
この回路は次のように動作する。
UD3より大きい振幅の正のパルスが入力端子１へ印加
されたと仮定すると、端子95上の信号A1がゲートG10を
論理“02になるようにするので、ゲートG18は論理“1"
になる。スイッチS12はセットされる。この結果とし
て、ゲートG15は“低”であり、信号D2はスイッチS12の
出力信号に作用できない。第７図において、これはS12
が位置ｃ−ｂにあることを意味する。フリップフロップ
53のセット入力を構成するゲートG30へ印加される入力
信号は、ゲートG14に作用できる信号D1により指令され
る。常態では、ゲートG14の出力信号は論理“高”であ
り、ゲートG30の出力信号は“低”である。入力端子１
へ現れる負のパルスが、絶対値がUD1より大きい振幅を
有する場合には、ゲートG14が“低”となり、ゲートG30
が“高”になるので、フリップフロップ53がセットされ
る。
結論として、これは、フリップフロップ53の設定がUD
1より大きい絶対値の振幅を有する負のパルスにより決
定され、UD2より大きい（がしかしUD1よりは小さい！）
絶対値の振幅を有する負のパルスによって決定されるの
ではないことを意味する。更にその上、絶対振幅がUD3
より大きい負のパルスが入力端子１上に現れた場合には
ゲートG12は“高”になり得る。これは端子98へ印加さ
れる信号B2′の故である。ゲートG11はいまや“低”に
なるので、信号A2はもはやなんらの影響をも有し得な
い。ゲートG1が“高”になり、スイッチS11をセットさ
れるようにする。第７図において、これは、スイッチS1
1が位置ｃ−ｂにあることを意味する。従って、S11の
“設定”は絶対値がUD4より大きい振幅を有する負のパ
ルスにより達成されて、絶対値がUD3より大きい振幅を
有する負のパルスによっては達成されない。
S12はUD3（あるいはUD4）より大きい振幅を有するパ
ルスにより最初にセットされなかった場合には、S11の
設定はUD3より大きい絶対値の振幅を有する負のパルス
の存在あるいは不在に依存する。まったく、この時ゲー
トG12は、端子98上の信号には関係なく、低であり得
る。
UD2より大きい振幅の正のパルスが印加された場合
に、フリップフロップFF1が“高”になり、S11がリセッ
トされる。振幅が絶対値でUD2より大きい負のパルスが
印加された場合に、フリップフロップFF2がセットさ
れ、S12をリセットされるようにする。FF1は振幅が絶対
値でUD2より大きい負のパルスに際する信号D2によって
リセットされる。
同様に、FF2はUD2より大きい振幅の正のパルスに際す
る信号C2によってリセットされる。S11がリセットされ
た場合、信号C2がゲートG6内で抑止される。S12がセッ
トされた場合、信号D2がゲートG15内で抑止される。こ
れは、大きい振幅の正のパルスがそれに先立つ負のパル
スが大きい振幅を有すると言う事実によって予期され、
その逆もまた同様であることを意味する。
絶対値でUD1より大きい振幅をを有する負のパルスが
信号C1によってフリップフロップ53をセットしたのと同
じ方法で、UD1より大きい正のパルスは信号C1によって
フリップフロップ53をリセットする。それとは逆に、UD
1より小さい振幅の正のパルスが受信された場合には、
フリップフロップ53はリセットされない。いまやB1′は
“高”に留まっているので、S12は信号路G9,G10を介し
てセットされない。これは、負側においては検出レベル
がUD2に置かれることを意味する。その代わりに、これ
は、G15がもはや抑止されないので、絶対値でUD2より大
きい振幅を有する負の信号、即ち信号D2がフリップフロ
ップ53をセットできることを意味する。先の正のパルス
がリセット信号をこのフリップフロップに対して生じて
いないので、このフリップフロップ53はすでにセットさ
れていることは注意すべきである。この負のパルスは−
UD3レベルを横切らない。この結果として、入力A2は
“低”のままであり、スツッチS11はセットされない。
次の負のパルスに際して、フリップフロップ53は信号C2
によってリセットされる。
引き続いてパルスがUD3より小さいままである場合に
は、フリップフロップ53は信号D2及びC2によりそれぞれ
毎回セット及びリセットされる。
第13図は、記録担体80の長手方向に対して傾いている
トラック81に記録されたビデオ信号の読み取り中のビデ
オレコーダにおける、本発明による回路の使用を図解し
ている。この記録担体80は記録担体の縁において、かつ
記録担体の長手方向に補助トラック82も有している。こ
のトラック内に制御パルス83が記録されていて、その制
御パルスが記録担体80の転送の速度を正しく制御するた
めに用いられている。この目的のために、パルス83が静
止読み取りヘッド84によって読み取られる。このヘッド
84によって読み取られたパルスは、読み取り増幅器86へ
印加される。この読み取り増幅器86は、例えば本出願人
が平成２年８月24日付で出願した特許明細書に記載した
書き込み・読み取り装置であってもよい。読み取り増幅
器86の出力端子87はこの回路85の入力端子１へ結合され
ている。それ故に、この回路は第１〜８図を参照して記
載された態様のうちの一つの同じ方法で構成されてもよ
い。
ビデオレコーダの動作のこれ以上の説明は、Stuttgar
t B.G.Temberにより1985年に発行された、B.Morgenster
nによる本“Technik der magnetischen Videosignalauf
zeichnung"、特にこの本の第６章になされている。
【図面の簡単な説明】
第１図は基準レベルに対して単一極性のパルスを検出す
る回路の一実施例を示し、 第1a図はもっと詳細に第１図の回路の制御信号発生器手
段を示し、 第2a図は電気入力信号を示し、第2b図は第１図に示した
回路での切り換え手段の位置を示し、 第３図は基準レベルに対して正及び負極性のパルスを検
出する回路の一実施例を示し、 第4a図は電気入力信号を示し、第4b図は第３図の示した
回路での切り換え手段の位置を示し、 第５図は基準レベルに対して単一の極性のパルスを検出
する回路の一実施例を示し、その制御信号発生器手段は
電圧ヒステリシスを現し、 第６図は第５図に示した回路での数点での信号値と、入
力端子へ印加されたパルスの振幅値の数に対するこの回
路内でのスイッチの相当する位置とを与える表であり、 第７図は基準レベルに対して正のパルスと負のパルスと
を検出する回路の一実施例を示し、その制御信号発生器
手段も電圧ヒステリシス効果を現し、 第８図は入力端子へ印加された可能な数個のパルス振幅
に対して第７図に示した回路でのスイッチの切り換え位
置を示し、 第９図はさらに仕上げられた第７図に示した回路の制御
信号発生器手段を示し、 第10,11,12図は第９図に示した回路に使用するための多
くの要素を示し、 第13図はビデオレコーダに使用された本発明による回路
を示す。 2,2′,2″,3,3′,3″……比較装置 2.1,2.2,3.1,3.2……比較器 9,17,22……ANDゲート 10,11……計数器 13,13′,13″,13……制御信号発生器手段 15……検出器 16,23,24……ORゲート 18……インバータ 20,32,53……フリップフロップ 25……増幅器 30,30′,31,31′……比較装置 30.1,30.2,31.1,31.2……比較器 32′……遅延装置 45,45′……信号合成装置 72……npnトランジスタ 73……電流源 80……記録担体 81……トラック 82……補助トラック 83……パルス 84……静止読み取りヘッド 86……読み取り増幅器 90.1,90.2……比較器増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エデュアルド ファン ロー オランダ国5621 ベーアー アインドー フェン フルーネバウツウェッハ１ (72)発明者 ヨハネス ペトルス インヘルス オランダ国5621 ベーアー アインドー フェン フルーネバウツウェッハ１ (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 15/52

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項１】電気入力信号を受ける入力端部を有し、特
    定の基準レベルに重畳された電気入力信号のパルスを検
    出する回路において、前記入力端部に結合された第１入
    力端子、少なくとも第２入力端子および出力端子を各々
    が有する少なくとも第１および第２比較装置を具え、各
    比較装置の第２入力端子を定電位点に結合し、前記基準
    レベルに対する相対振幅が第１の特定値以上となるパル
    スを前記入力端部が受ける際にのみ前記第１比較装置に
    よりその出力端子に第１電気信号を供給し、前記基準レ
    ベルに対する相対振幅が前記第１の特定値よりも小さい
    第２の特定値以上となるパルスを前記入力端部が受ける
    際に前記第２比較装置によりその出力端子に第２電気信
    号を供給し、前記第１および第２比較装置の出力端子を
    スイッチング手段の第１および第２入力端子にそれぞれ
    結合し、このスイッチング手段の出力端子を前記出力端
    部に結合し、他に出力端子に制御信号を発生しこの制御
    信号を前記スイッチング手段の制御信号入力端子に供給
    する手段を具え、この制御信号発生手段の入力端子を前
    記入力端部に結合し、前記制御信号発生手段により前記
    スイッチング手段に供給すべき制御信号を発生して、前
    記基準レベルに対する振幅が第３の値以上となるN1個
    （N1は１に等しいかまたはこれよりも大きい整数）のパ
    ルスを前記入力端部が受ける際に前記第１入力端子およ
    び出力端子を互いに結合する位置に前記スイッチング手
    段が設定されるようにしたことを特徴とするパルス検出
    回路。
  2. 【請求項２】前記制御信号発生手段により前記スイッチ
    ング手段に対する制御信号を発生して、前記基準レベル
    に対する相対振幅が第３の値以上となるN1個（N1は１よ
    りも大きい整数）の連続パルスを前記入力端部が受ける
    際に前記第１入力端子および出力端子を互いに結合する
    位置に前記スイッチング手段が設定されるようにしたこ
    とを特徴とする請求項１に記載のパルス検出回路。
  3. 【請求項３】前記制御信号発生手段により前記スイッチ
    ング手段に対する制御信号を発生して、前記基準レベル
    に対する相対振幅が第４の値および第５の値の間に位置
    するN2個（N2は１に等しいかまたはこれよりも大きな整
    数）のパルスを前記入力端部が受ける際に前記第２入力
    端子および出力端子を互いに結合する位置に前記スイッ
    チング手段が設定されるようにし、前記第３の値が前記
    第４の値に等しいかまたはこれよりも大きく、かつ、前
    記第４の値が前記第５の値よりも大きいことを特徴とす
    る請求項１または２に記載のパルス検出回路。
  4. 【請求項４】前記制御信号発生手段により前記スイッチ
    ング手段に対する制御信号を発生して、前記基準レベル
    に対する相対振幅が第４の値および第５の値の間に位置
    するN2個（N2は１よりも大きな整数）のパルスの受信時
    に前記第２入力端子および出力端子を互いに結合する位
    置に前記スイッチング手段が設定されるようにしたこと
    を特徴とする請求項３に記載のパルス検出回路。
  5. 【請求項５】前記第２の値を前記第５の値に少なくとも
    ほぼ等しくするようにしたことを特徴とする請求項３ま
    たは４に記載のパルス検出回路。
  6. 【請求項６】前記第３の値を前記第４の値に少なくとも
    ほぼ等しくするようにしたことを特徴とする請求項３、
    ４または５に記載のパルス検出回路。
  7. 【請求項７】前記制御信号発生手段は第１および第２計
    数器を具え、第１計数器により前記第３の値よりも大き
    な相対振幅のパルスを計数するとともに、これらパルス
    N1個が計数されたのち出力端子に信号を発生し、前記第
    ２計数器により前記第３の値および第５の値間の相対振
    幅のパルスを計数するとともにこれらパルスのN2個が計
    数されたのち、出力端子に信号を発生し、かつ、前記第
    １計数器の出力端子を前記制御信号発生手段の出力端子
    に結合するようにしたことを特徴とする請求項６に記載
    のパルス検出回路。
  8. 【請求項８】前記第１の値を前記第３の値に少なくとも
    ほぼ等しくするようにしたことを特徴とする請求項７に
    記載のパルス検出回路。
  9. 【請求項９】前記第２の値を前記第５の値に少なくとも
    ほぼ等しくし、前記第１比較装置の出力端子を前記第１
    計数器の入力端子に結合し、前記第２比較装置の出力端
    子を前記第２計数器入力端子に結合するようにしたこと
    を特徴とする請求項８に記載のパルス検出回路。
  10. 【請求項１０】前記第１および第２比較装置の出力端子
    をANDゲートを経て前記第１計数器の入力端子に結合す
    るとともに第２比較装置のリセット入力端子に結合し、
    第２計数器の出力端子を前記第１計数器のリセット出力
    端子に結合するようにしたことを特徴とする請求項９に
    記載のパルス検出回路。
  11. 【請求項１１】前記比較装置の各々は１つの比較器を具
    えることを特徴とする請求項１〜10の何れかの項に記載
    のパルス検出回路。
  12. 【請求項１２】前記比較装置は各々が第１および第２入
    力端子並びに出力端子を有する２つの比較器を具え、こ
    れら比較器の第１入力端子を前記入力端部に結合し、前
    記第１比較装置の第１比較器の第２入力端子を前記第１
    比較装置の第２入力端子に結合し、前記第１比較装置の
    第２比較器の第２入力端子を第１比較装置の第３入力端
    子に結合し、第２比較装置の第１比較器の第２入力端子
    を第２比較装置の第２入力端子に結合し、第２比較装置
    の第２比較器の第２入力端子を第２比較装置の第３入力
    端子に結合し、前記第１および第２比較装置の第３入力
    端子の各々を定電位点に結合し、前記比較装置の各々の
    第１および第２比較器の出力端子を信号合成素子を経て
    比較装置の出力端子に結合し、前記基準レベルに対する
    振幅が基準レベルに対しそれぞれ正および負の状態で前
    記第１の値以上となるパルスを前記入力端部が受ける際
    にのみ前記第１比較装置の第１および第２比較器により
    第３および第４電気信号をそれぞれ発生し、前記基準レ
    ベルに対する振幅が基準レベルに対しそれぞれ正の状態
    および負の状態で前記第２の値以上となるパルスを前記
    入力端部が受ける際に前記第２比較装置の第１および第
    ２比較器により第５および第６電気信号をそれぞれ発生
    するようにしたことを特徴とする請求項６、７または８
    に記載のパルス検出回路。
  13. 【請求項１３】前記第２の値を前記第５の値に少なくと
    もほぼ等しくし、前記２つの比較装置の第１比較器の出
    力端子をANDゲートを経てORゲートの第１入力端子に結
    合し、２つの比較装置の第２比較器の出力端子を第2AND
    ゲートを経てORゲートの第２入力端子に結合し、前記OR
    ゲートの出力端子を前記第１計数器の入力端子に結合す
    るとともに前記第２計数器リセット入力端子に結合し、
    前記第２比較装置の第１および第２比較器の出力端子を
    第2ORゲートを経て第２計数器の入力端子に結合し、第
    ２計数器の出力端子を前記第１計数器のリセット入力端
    子 に結合するようにしたことを特徴とする請求項７または
    ８に従属する請求項12に記載のパルス検出回路。
  14. 【請求項１４】前記制御信号発生手段は各々が前記入力
    端部に結合された第１入力端子、定電位点に結合された
    少なくとも第２入力端子および出力端子を有する第１お
    よび第２比較装置を具え、前記制御信号発生手段の第１
    および第２比較装置の出力端子を前記制御信号発生手段
    の出力端子に結合された出力端子を有する信号合成装置
    の第１および第２入力端子に結合し、前記基準レベルに
    対する振幅が第３の値以上となるパルスを前記入力端部
    が受ける際に前記制御信号発生手段の第１比較装置によ
    り第３電気信号を供給し、前記基準レベルに対する振幅
    が第３の値および第４の値間に位置するパルスを前記入
    力端部が受ける際に前記制御信号発生手段の第２比較装
    置により第４電気信号を供給し、相対振幅が前記第３の
    値以上となるN1個のパルスを前記入力端部が受けた後、
    前記制御信号発生手段により制御信号を発生して相対振
    幅が前記第４の値よりも大きい第３の値以上となる次の
    パルスを前記入力端部が受けた後前記スイッチング手段
    を第１入力端子が出力端子に結合される位置に保持する
    ようにしたことを特徴とする請求項２、３または４に記
    載のパルス検出回路。
  15. 【請求項１５】更に、前記基準レベルに対する振幅が第
    ４の値および第５の値の間に位置するパルスを前記入力
    端部が受ける際に前記第２比較装置により第５電気信号
    を発生し、相対振幅が第４の値および第５の値の間に位
    置するN2個のパルスを前記入力端部が受けた後、前記制
    御信号発生手段により制御信号を発生して相対振幅が前
    記第３の値よりも小さな次のパルスを前記入力端部が受
    けた際前記スイッチング手段を第２入力端子が出力端子
    に結合される位置に保持するようにしたことを特徴とす
    る請求項３または４に従属する請求項14に記載のパルス
    検出回路。
  16. 【請求項１６】N1＝N2＝１としたことを特徴とする請求
    項15に記載のパルス検出回路。
  17. 【請求項１７】前記制御信号発生手段の信号合成装置は
    スイッチング手段およびフリップフロップを具え、前記
    信号合成装置の第１および第２入力端子を出力端子が前
    記フリップフロップの入力端子に結合された前記スイッ
    チング手段の第１および第２入力端子にそれぞれ結合
    し、前記フリップフロップの出力端子を前記制御信号発
    生手段の出力端子および前記制御信号発生手段のスイッ
    チング手段の制御信号入力端子の双方に結合するように
    したことを特徴とする請求項16に記載のパルス検出回
    路。
  18. 【請求項１８】前記制御信号発生手段によりそのスイッ
    チング手段に対する制御信号を発生して、前記基準レベ
    ルに対する振幅が第３の値以上となるパルスを前記入力
    端部が受ける際に前記第２入力端子を出力端子を結合す
    る位置に前記スイッチング手段が設定されるようにし、
    かつ、前記基準レベルに対する振幅が第４の値および第
    ５の値の間に位置する前記第１入力端子を出力端子に結
    合する位置に前記スイッチング手段が設定されるように
    したことを特徴とする請求項17に記載のパルス検出回
    路。
  19. 【請求項１９】N1＝１とし、各比較装置は各々が第１お
    よび第２入力端子並びに出力端子を有する２つの比較器
    を具え、これら比較器の第１入力端子を前記入力端部に
    結合し、前記第１比較装置の第１比較器の第２入力端子
    を前記第１比較装置の第２入力端子に結合し、前記第１
    比較装置の第２比較器の第２入力端子を前記第１比較装
    置の第３入力端子に結合し、前記第２比較装置第１比較
    器の第２入力端子を前記第２比較装置の第２入力端子に
    結合し、前記第２比較装置の第２比較器の第２入力端子
    を前記第２比較装置の第３入力端子に結合し、前記第１
    および第２比較装置の第３入力端子の各々を定電位点に
    結合し、前記第１比較装置の第１および第２比較器の出
    力端子を前記スイッチング手段の第１入力端子の第１お
    よび第２サブ−入力端子にそれぞれ結合し、前記第２比
    較装置の第１および第２比較器の出力端子を前記スイッ
    チング手段の第２入力端子の第１および第２サブ−入力
    端子にそれぞれ結合し、前記基準レベルに対する振幅が
    基準レベルに対しそれぞれ正または負の状態で前記第１
    の値以上となるパルスを前記入力端部が受ける際にのみ
    前記第１比較装置の第１および第２比較器により第６お
    よび第７電気信号を発生し、前記基準レベルに対する振
    幅が基準レベルに対しそれぞれ正および負の状態で前記
    第２の値以上となるパルスを前記入力端部が受ける際に
    前記第２比較装置の第１および第２比較器により第８お
    よび第９電気信号をそれぞれ発生するようにし、前記制
    御信号発生手段の第１および第２比較装置の各々は少な
    くとも第１および第２入力端子並びに出力端子を各々が
    有する２つの比較器を具え、これら比較器の第１入力端
    子を前記入力端部に結合し、第１比較装置の第１比較器
    の第２入力端子を第１比較装置の第２入力端子に結合
    し、前記第１比較装置の第２比較器の第２入力端子を第
    １比較装置の第３入力端子に結合し、第２比較装置の第
    １比較器の第２入力端子を第２比較装置の第２入力端子
    に結合し、第２比較装置の第２比較器の第２入力端子を
    第２比較装置の第３入力端子に結合し、第１および第２
    比較装置の第３入力端子の各々を定電位点に結合し、前
    記比較装置の各々の第１および第２比較器の出力端子を
    信号合成素子を経て前記制御信号発生手段の出力端子に
    結合し、前記基準レベルに対する振幅が基準レベルに対
    しそれぞれ正または負の状態で前記第３の値以上となる
    パルスを前記入力端部が受ける際にのみ前記第１比較装
    置の第１および第２比較器により第10および第11電気信
    号を発生し、基準レベルに対しそれぞれ正および負の状
    態の振幅が第３の値および第４の値の間に位置するパル
    スを前記入力端部が受ける際に前記第２比較装置の第１
    および第２比較器により第12および第13電気信号をそれ
    ぞれ発生するようにし、前記信号合成装置により第10番
    目〜第13番目の信号から制御信号を発生させて前記相対
    振幅が前記基準値に対し正の状態で第３の値以上となる
    パルスを前記入力端部が受ける際に前記第１入力端子の
    第２サブ−入力端子を前記出力端子に結合する位置に前
    記スイッチング手段が設定されるようにし、前記相対振
    幅が前記基準値に対し負の状態で第３の値以上となるパ
    ルスを前記入力端部が受ける際に前記第１入力端子の第
    １サブ−入力端子を前記出力端子に結合する位置に前記
    スイッチング手段が設定されるようにしたことを特徴と
    する請求項１または２に従属する請求項14に記載のパル
    ス検出回路。
  20. 【請求項２０】前記基準レベルに対する相対振幅が基準
    レベルに対し正の状態で第３の値以上となるパルスを前
    記入力端部が受けた後、前記制御信号発生手段により制
    御信号を発生して、前記基準レベルに対する相対振幅が
    基準レベルに対し負の状態で第４の値以上となる次のパ
    ルスを前記入力端部が受けた後、前記第１入力端子の第
    １サブ−入力端子を前記出力端子に結合する位置に前記
    スイッチング手段が設定されるようにしたことを特徴と
    する請求項19に記載のパルス検出回路。
  21. 【請求項２１】前記基準レベルに対する相対振幅が基準
    レベルに対し負の状態で第３の値以上となるパルスを前
    記入力端部が受けた後、前記制御信号発生手段により制
    御信号を発生して、前記基準レベルに対する相対振幅が
    基準レベルに対し正の状態で第４の値以上となる次のパ
    ルスを前記入力端部が受けた後、前記第１入力端子の第
    ２サブ−入力端子を前記出力端子に結合する位置に前記
    スイッチング手段が設定されるようにしたことを特徴と
    する請求項19に記載のパルス検出回路。
  22. 【請求項２２】前記基準レベルに対し正のパルスを受け
    た後、前記制御信号発生手段により制御信号を発生して
    前記第２入力端子の第１サブ−入力端子を出力端子に結
    合する位置に前記スイッチング手段が設定されるように
    したことを特徴とする請求項19に記載のパルス検出回
    路。
  23. 【請求項２３】前記基準レベルに対し負のパルスを受け
    た後、前記制御信号発生手段により制御信号を発生して
    前記第２入力端子の第２サブ−入力端子を出力端子に結
    合する位置に前記スイッチング手段が設定されるように
    したことを特徴とする請求項19に記載のパルス検出回
    路。
  24. 【請求項２４】前記スイッチング手段は各々が第１およ
    び第２入力端子並びに出力端子を有する第１および第２
    スイッチ並びにフリップフロップを具え、一方のスイッ
    チの第１入力端子を前記スイッチング手段の第１入力端
    子の第１サブ−入力端子に結合し、前記スイッチの第２
    入力端子を前記スイッチングの第２入力端子の第１サブ
    −入力端子に結合し、他方のスイッチの第１入力端子を
    前記スイッチング手段の第１入力端子の第２サブ−入力
    端子に結合し、この第２スイッチの第２入力端子を前記
    スイッチング手段の第２入力端子の第２サブ−入力端子
    に結合し、両スイッチの出力端子を出力端子が前記スイ
    ッチング手段の出力端子に結合された前記フリップフロ
    ップのセット入力端子およびリセット入力端子にそれぞ
    れ結合するようにしたことを特徴とする請求項19〜23の
    何れかの項に記載のパルス検出回路。
  25. 【請求項２５】読取りヘッドを具え、磁気記録キャリア
    のトラックからCTLパルスを読取る読取装置を具えるビ
    デオレコーダにおいて、請求項１〜24の何れかの項に記
    載のパルス検出回路を具え、この回路の入力端部を前記
    読取りヘッドの出力端子に結合するようにしたことを特
    徴とするビデオレコーダ。
JP2233430A 1989-09-05 1990-09-05 パルス検出回路 Expired - Lifetime JP2992584B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8902225 1989-09-05
NL8902225A NL8902225A (nl) 1989-09-05 1989-09-05 Schakeling voor het detekteren van impulsen, en videorecorder voorzien van de schakeling.

Publications (2)

Publication Number Publication Date
JPH0393063A JPH0393063A (ja) 1991-04-18
JP2992584B2 true JP2992584B2 (ja) 1999-12-20

Family

ID=19855263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233430A Expired - Lifetime JP2992584B2 (ja) 1989-09-05 1990-09-05 パルス検出回路

Country Status (8)

Country Link
US (1) US5539340A (ja)
EP (1) EP0416695B1 (ja)
JP (1) JP2992584B2 (ja)
KR (1) KR100190790B1 (ja)
AT (1) ATE146007T1 (ja)
DE (1) DE69029299T2 (ja)
ES (1) ES2097131T3 (ja)
NL (1) NL8902225A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004592B1 (ko) * 1991-07-19 1994-05-25 삼성전자 주식회사 Viss 오동작 방지 회로
EP0774726A1 (en) * 1995-11-03 1997-05-21 STMicroelectronics S.r.l. Device for selecting analog voltage signals
US5889419A (en) * 1996-11-01 1999-03-30 Lucent Technologies Inc. Differential comparison circuit having improved common mode range
DE19702303A1 (de) * 1997-01-23 1998-07-30 Philips Patentverwaltung Schaltungsanordnung zum Erzeugen eines Ausgangssignals
JPH11345447A (ja) 1998-03-30 1999-12-14 Mitsubishi Electric Corp Ｖｉｓｓ信号検出回路
US6038266A (en) * 1998-09-30 2000-03-14 Lucent Technologies, Inc. Mixed mode adaptive analog receive architecture for data communications
DE19905053C2 (de) * 1999-02-08 2003-05-08 Infineon Technologies Ag Komparatorschaltung
US7130340B1 (en) * 2000-10-27 2006-10-31 Sun Microsystems, Inc. Noise margin self-diagnostic receiver logic
JP4254683B2 (ja) * 2004-10-04 2009-04-15 株式会社デンソー コンパレータ切替え回路
US8519744B2 (en) * 2011-06-28 2013-08-27 General Electric Company Method of utilizing dual comparators to facilitate a precision signal rectification and timing system without signal feedback

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593334A (en) * 1968-11-29 1971-07-13 Burroughs Corp Pulse discrimination system
US4167028A (en) * 1978-04-13 1979-09-04 Recortec, Inc. Method and an apparatus for time signal encoding/decoding
DE3030531C2 (de) * 1980-08-13 1982-05-19 Institut für Rundfunktechnik GmbH, 8000 München Verfahren und Schaltungsanordnung zum Demodulieren eines von einem magnetischen Informationsträger abgenommenen, ternär modulierten Datensignals
JPS5753809A (en) * 1980-09-16 1982-03-31 Toshiba Corp Waveform shaping circuit of digital signal processor
GB2120030B (en) * 1982-03-04 1986-11-12 Sansui Electric Co Digital signal demodulator circuit
DE3619359A1 (de) * 1986-06-09 1987-12-10 Gen Service Electronics Gmbh Verfahren zum uebertragen eines informationskodes auf der synchronspur eines videobandes, vorrichtung zur durchfuehrung des verfahrens sowie nach dem verfahren hergestelltes videoband
KR910003457B1 (ko) * 1987-09-17 1991-05-31 삼성전자 주식회사 광 디스크 드라이버의 데이타 트랙 카운터회로
JPH01265718A (ja) * 1988-04-18 1989-10-23 Toshiba Corp シュミットトリガ回路

Also Published As

Publication number Publication date
DE69029299T2 (de) 1997-05-28
NL8902225A (nl) 1991-04-02
ATE146007T1 (de) 1996-12-15
ES2097131T3 (es) 1997-04-01
KR910006953A (ko) 1991-04-30
EP0416695B1 (en) 1996-12-04
KR100190790B1 (ko) 1999-06-01
DE69029299D1 (de) 1997-01-16
EP0416695A1 (en) 1991-03-13
JPH0393063A (ja) 1991-04-18
US5539340A (en) 1996-07-23

Similar Documents

Publication Publication Date Title
JPS62236381A (ja) ブラシレス直流モ−タの制御回路
JP2992584B2 (ja) パルス検出回路
US4258282A (en) Device for the generation of a control voltage across a piezo-electric positioning element
EP0706260A1 (en) High efficiency bridge amplifier
US5719575A (en) D/A conversion interface for digital servo signals
JP3494504B2 (ja) 電磁結合形パルス信号再生回路
US3345576A (en) Simplified pulse counter fm demodulator
JPH0644704B2 (ja) ヒステリシス付差動コンパレ−タ回路
JP2933449B2 (ja) 自動利得制御回路及びこれを用いたデータ記憶装置
JP2785512B2 (ja) ロータリトランスのクロストーク防止装置
JPH045042Y2 (ja)
JPS58158069A (ja) デジタル音響装置のモ−タ駆動回路
KR890000948B1 (ko) 합성 비디오 신호에 포함되어 있는 디지탈 정보신호 분리 집적회로
JP3714651B2 (ja) ビデオ機器のコントロール信号再生回路
JP3714650B2 (ja) ビデオ機器のコントロール信号再生回路
JPH0447362B2 (ja)
JP3519881B2 (ja) 乗算装置
JPS6219106B2 (ja)
JPH0441450Y2 (ja)
JP2680924B2 (ja) コントロールコーディング回路
JPS58161424A (ja) スイツチング回路
JPH01219674A (ja) ピーク検波回路
JPS5947909B2 (ja) 同期分離装置
JPH0644513A (ja) 包絡線検波器
JPS6333731B2 (ja)