JP2988535B2 - 半導体メモリ装置とその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はフローティングゲート電
極を有する不揮発性半導体メモリ装置とその製造方法に
関するものである。

【０００２】

【従来の技術】フローティングゲート電極を有する半導
体メモリ装置としては、図３に示されるように、チャネ
ル領域でドレイン領域２及びソース領域４から離れた領
域の基板上にゲート酸化膜６を介してゲート電極８が形
成されており、ゲート電極８の側面でゲート電極８と絶
縁され、チャネル領域からソース領域又はドレイン領域
にわたる領域上にゲート酸化膜を介してフローティング
ゲート電極１０が形成されているものが提案されてい
る。

【０００３】図３の半導体メモリ装置では、フローティ
ングゲート電極１０に電子１２を選択的に蓄積し、電子
が蓄積されたフローティングゲート電極１０の下のチャ
ネルは反転しないが、電子が蓄積されていないフローテ
ィングゲート電極１０の下のチャネルは反転することを
利用してメモリ動作を行なわせる。

【０００４】

【発明が解決しようとする課題】一般に、フローティン
グゲートタイプの不揮発性半導体メモリ装置において
は、フローティングゲート電極のエッヂの形状はそのメ
モリ特性の信頼性に大きな影響を与える。すなわち、フ
ローティングゲート電極のエッヂが鋭く尖っておればそ
の尖端に電界が集中し、フローティングゲート電極に蓄
積された電子がそこから外部、特にドレインに抜けやす
くなってメモリの保持特性が劣化する。したがって、フ
ローティングゲート電極のエッヂはできるだけ丸まって
いることが望ましい。

【０００５】図３に示されるように、ゲート電極８の側
面部にフローティングゲート電極１０を有するメモリ装
置では、フローティングゲート電極１０はポリシリコン
膜をエッチバックして形成されるので、そのドレイン領
域やソース領域上のエッヂは鋭いエッヂになりやすい。
そのため、図３に示されるようにドレイン領域２にバイ
アス電圧を加えると、そのときの電界によってフローテ
ィングゲート電極１２中の電子がドレイン側に抜け、デ
ータが変わってしまう、所謂ドレインディスターブと呼
ばれる現象が起こる。

【０００６】そこで、図４に示されるように、ドレイン
端エッヂの電界を緩めるために、サイドウォール・フロ
ーティングゲート電極１０の下の酸化膜１４を厚くする
ことが考えられる。しかし、酸化膜１４を厚くすると、
プログラミング時に問題がでてくる。例えば、ピンチオ
フ点で発生したホットエレクトロンのうちでフローティ
ングゲート電極１０に注入されるエレクトロン（ラッキ
ーエレクトロン）の割合が、酸化膜１４が厚くなること
により急激に減少してプログラミング効率が悪くなる。
その結果、プログラミング時間が長くかかるようにな
る。また、フローティングゲート電極１０に電子が蓄積
されているときと蓄積されていないときのしきい値電圧
の差が減少する。また、電子が注入されていないときの
オン電流も減少し、駆動力が低下する。

【０００７】本発明は図３のようなサイドウォール・フ
ローティングゲート電極を有する半導体メモリ装置のメ
モリ特性の信頼性を高めるとともに、プログラミング効
率やオン電流を低下させないことを目的とするものであ
る。本発明はまた、そのような特性の優れたメモリ装置
を製造する方法を提供することを目的とするものであ
る。

【０００８】

【課題を解決するための手段】本発明の半導体メモリ装
置では、チャネル領域でソース領域及びドレイン領域か
ら離れた領域の基板上にゲート酸化膜を介してゲート電
極が形成されており、ゲート電極の側面でゲート電極と
絶縁され、チャネル領域からソース領域又はドレイン領
域にわたる領域上にゲート酸化膜を介してフローティン
グゲート電極が形成されており、フローティングゲート
電極下のゲート酸化膜はチャネル領域上では薄く、ソー
ス領域上及びドレイン領域上ではそれよりも厚くなって
いる。

【０００９】本発明の製造方法は次の工程（Ａ）から
（Ｅ）を含んでいる。（Ａ）半導体基板上にゲート酸化
膜を介してゲート電極を形成する工程、（Ｂ）絶縁膜を
形成し、エッチバックを施してゲート電極の側面に絶縁
物のサイドウォール・スペーサを形成する工程、（Ｃ）
ゲート電極及びサイドウォール・スペーサをマスクとし
て基板に不純物を注入してソース領域及びドレイン領域
を形成する工程、（Ｄ）サイドウォール・スペーサを除
去した後、熱酸化を施す工程、（Ｅ）ポリシリコン膜を
形成し、エッチバックを施してゲート電極の側面でチャ
ネル領域からソース領域又はドレイン領域に及ぶ領域に
フローティングゲート電極を形成する工程。

【００１０】

【作用】メモリ装置でフローティングゲート電極とソー
ス領域及びドレイン領域の間の酸化膜が厚くなっている
ので、フローティングゲート電極に蓄積された電子が外
部に抜けることが抑えられる。チャネル領域ではフロー
ティングゲート電極下のゲート酸化膜がそれよりも薄い
ので、ホットエレクトロンが注入されやすくなり、プロ
グラミング効率が高くなる。また、オン電流も大きくな
って、高速動作が可能で、ノイズに強くなる。

【００１１】製造方法においては、工程（Ｄ）の熱酸化
では、ソース領域及びドレイン領域には不純物が注入さ
れているので増速酸化が起こって厚い酸化膜が形成さ
れ、一方チャネル領域の基板にはそれよりも薄い酸化膜
が形成される。

【００１２】

【実施例】図１は一実施例を表わす。図３と同一の部分
には同一の記号を用いる。１はＰ型シリコン基板であ
り、ドレイン領域２及びソース領域４の間のチャネル領
域の基板上には、ドレイン領域２及びソース領域４から
離れた領域上にゲート酸化膜６を介してポリシリコンゲ
ート電極８が形成されている。ドレイン領域２及びソー
ス領域４上には厚さが約４００Åの酸化膜２２が形成さ
れており、ゲート電極８とドレイン領域２及びソース領
域４の間のチャネル領域上には厚さが約２００Åの薄い
酸化膜２０が形成されている。

【００１３】ゲート電極８の側面には酸化膜を介してポ
リシリコンのサイドウォール・フローティングゲート電
極１０が形成されている。フローティングゲート電極１
０はチャネル領域上の薄い酸化膜２０からドレイン領域
２上の厚い酸化膜２２又はソース領域４上の厚い酸化膜
２２上に及んでいる。

【００１４】このメモリ装置では、フローティングゲー
ト電極１０とドレイン領域２の間の酸化膜２２が約４０
０Åと厚いため、フローティングゲート電極１０に蓄積
された電子は容易にドレイン領域２には抜けない。

【００１５】また、フローティングゲート電極１０とチ
ャネル領域の間の酸化膜２０の膜厚は約２００Åと薄い
ために、プログラミング時にピンチオフ点で発生したホ
ットエレクトロンがその薄い酸化膜２２を通ってフロー
ティングゲート電極１０に注入されるのが容易であり、
プログラミング効率が良好に維持される。酸化膜２０の
膜厚が薄いことにより、フローティングゲート電極１０
に電子を注入していないときのメモリとしての駆動力も
落ちない。

【００１６】次に、図２により一実施例の製造方法につ
いて説明する。（Ａ）Ｐ型シリコン基板１に通常の方法
によりゲート酸化膜６を介してポリシリコンゲート電極
８を形成する。シリコン酸化膜を約３０００Åの厚さに
堆積した後、その酸化膜を異方性エッチングによりエッ
チバックし、ゲート電極８の側面にサイドウォール・ス
ペーサ３０を形成する。次に、ゲート電極８及びサイド
ウォール・スペーサ３０、並びにフィールド酸化膜（図
示略）をマスクとして砒素を７０ＫｅＶのエネルギーで
６×１０¹⁵／ｃｍ²程度イオン注入する。これにより、
ドレイン領域２及びソース領域４が形成される。

【００１７】（Ｂ）サイドウォール・スペーサ３０を既
知の方法で除去した後、例えば９００℃のドライ雰囲気
で約４０分間酸化処理を施す。このとき、シリコン基板
上では約２００Åの厚さの酸化膜２０が形成され、砒素
が注入された領域２，４では増速酸化が起こって約４０
０Åの厚い酸化膜２２が形成される。また、ゲート電極
８の表面にも酸化膜２４が形成される。

【００１８】（Ｃ）その後、全面にポリシリコン膜を約
３０００Åの厚さに堆積し、そのポリシリコン膜に異方
性エッチングによるエッチバックを施して、ゲート電極
８の側面に酸化膜２４を介してフローティングな状態の
ポリシリコンサイドウォール１０を形成する。この状態
ではポリシリコンサイドウォール１０は紙面垂直方向の
複数個のメモリセルについて連続したものとなっている
ので、後の工程での写真製版とエッチングにより各メモ
リセルごとに分離するようにパターン化を施す。その後
は既知の方法で配線工程などを経て、半導体メモリ装置
を完成させる。

【００１９】この製造方法で薄膜の堆積膜厚や不純物ド
ーピングの条件、ドーピングされる不純物の種類、酸化
の条件、酸化膜厚などはその都度最適化されるべきもの
であって、上記の例は一例に過ぎない。また、図２では
周辺回路の形成方法については触れていないが、周辺回
路は既知の方法により形成する。

【００２０】

【発明の効果】本発明のメモリ装置では、フローティン
グゲート電極とソース領域及びドレイン領域の間の酸化
膜が厚くなっているので、フローティングゲート電極に
蓄積された電子が外部に抜けることが抑えられ、信頼性
が向上する。チャネル領域ではフローティングゲート電
極下のゲート酸化膜が薄いので、ホットエレクトロンが
注入されやすくなり、プログラミング効率が高くなる。
また、オン電流も大きくなって、高速動作が可能で、ノ
イズに強くなる。

【００２１】本発明の製造方法では、既知のプロセス技
術の組み合わせによりソース領域及びドレイン領域上の
厚い酸化膜とチャネル領域上の薄い酸化膜を同一工程で
形成することができるので、本発明の新しい構造のメモ
リ装置を比較的安価で、しかも安定して製造することが
できる。

【図面の簡単な説明】

【図１】一実施例のメモリ装置を示す要部断面図であ
る。

【図２】一実施例の製造方法を示す工程断面図である。

【図３】提案されているフローティングゲート型半導体
メモリ装置を示す要部断面図である。

【図４】考えられる改良型半導体メモリ装置を示す要部
断面図である。

【符号の説明】

１ Ｐ型シリコン基板 ２ ドレイン領域 ４ ソース領域 ６ ゲート酸化膜 ８ ポリシリコンゲート電極 １０ サイドウォール・フローティングゲート電極 ２０ チャネル領域の薄い酸化膜 ２２ ソース・ドレイン領域上の厚い酸化膜

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 チャネル領域でソース領域及びドレイン
   領域から離れた領域の基板上にゲート酸化膜を介してゲ
   ート電極が形成されており、ゲート電極の側面でゲート
   電極と絶縁され、チャネル領域からソース領域又はドレ
   イン領域にわたる領域上にゲート酸化膜を介してフロー
   ティングゲート電極が形成されており、フローティング
   ゲート電極下のゲート酸化膜はチャネル領域上では薄
   く、ソース領域上及びドレイン領域上ではそれよりも厚
   くなっている半導体メモリ装置。
2. 【請求項２】 次の工程（Ａ）から（Ｅ）を含む半導体
   メモリ装置の製造方法。 （Ａ）半導体基板上にゲート酸化膜を介してゲート電極
   を形成する工程、 （Ｂ）絶縁膜を形成し、エッチバックを施してゲート電
   極の側面に絶縁物のサイドウォール・スペーサを形成す
   る工程、 （Ｃ）ゲート電極及びサイドウォール・スペーサをマス
   クとして基板に不純物を注入してソース領域及びドレイ
   ン領域を形成する工程、 （Ｄ）サイドウォール・スペーサを除去した後、熱酸化
   を施す工程、 （Ｅ）ポリシリコン膜を形成し、エッチバックを施して
   ゲート電極の側面でチャネル領域からソース領域又はド
   レイン領域に及ぶ領域にフローティングゲート電極を形
   成する工程。