JP2986035B2

JP2986035B2 - 電子楽器用効果装置

Info

Publication number: JP2986035B2
Application number: JP4189670A
Authority: JP
Inventors: 実音夫北村
Original assignee: Kawai Musical Instrument Manufacturing Co Ltd
Current assignee: Kawai Musical Instrument Manufacturing Co Ltd
Priority date: 1992-07-16
Filing date: 1992-07-16
Publication date: 1999-12-06
Anticipated expiration: 2014-12-06
Also published as: JPH0635468A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は音源から出力される楽音
を入力として波形に加工を施すための電子楽器用効果装
置に関する。

【０００２】

【従来の技術】従来、音源から出力される楽音波形に音
声処理加工を施す電子楽器用効果装置（以下、単に効果
装置ともいう）では、例えば、図８（ａ）に示すＤＳＰ
（ディジタルシグナルプロセッサ）１０１を用いて楽音
に効果を付加するプログラムを作成していた。ＤＳＰ１
０１は、１２個の乗算器（第１乗算器１０３ａ，第２乗
算器１０３ｂ，・・・，第１２乗算器１０３ｍ）、５個
の加算器（第１加算器１０５ａ，第２加算器１０５ｂ，
・・・，第５加算器１０５ｅ）、４個の遅延素子（第１
遅延素子１０７ａ，第２遅延素子１０７ｂ，第３遅延素
子１０７ｃ，第４遅延素子１０７ｄ）等から構成されて
いる。

【０００３】このＤＳＰ１０１を用いたプログラムで
は、各乗算器１０３ａ〜１０３ｍの乗算係数それぞれに
対応したラベルＣ１〜Ｃ１２が付けられている。これら
ラベルＣ１〜Ｃ１２を基に、乗算器１０３ａ〜１０３ｍ
にて波形に乗算処理を施す際にメモリ内に格納されてい
る乗算係数が読み出される。図８（ｂ）はこれら乗算係
数がメモリ内に格納されている状態を示している。図に
示すように例えば、アドレス４Ａ（１６進）には、デー
タ（つまり乗算係数）として４０００Ｈ（１６進）が格
納されており、そのフラグは第１乗算器１０３ａのラベ
ルとなっているＣ１である。第１乗算器１０３ａが乗算
処理を実行する際には、フラグＣ１からアドレス４Ａに
格納されている乗算係数４０００Ｈが読み出されること
になる。

【０００４】

【発明が解決しようとする課題】しかしこのような従来
の効果装置では、ＤＳＰ１０１の乗算器１０３ａ〜１０
３ｍの乗算係数全てに対して、それぞれメモリのアドレ
スが割り当てられ、データとして格納されていた。つま
りＤＳＰ１０１として所望の機能を果たす際、多くの場
合同一の乗算係数を用いていた。そのため従来の効果装
置では、メモリ内に同一の乗算係数が複数格納されるこ
とになり、メモリの使用効率が悪いという問題があっ
た。

【０００５】本発明は、上記課題を解決するためになさ
れたものであり、効果装置のＤＳＰを構成する基本構成
要素で用いられるデータをメモリの使用効率良く格納す
ることを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明は次のような構成をしている。即ち、図７に
例示するように、入力される楽音波形を複数の信号経路
に分け、各信号経路への入力を各信号経路中に配された
基本構成要素である乗算器、加算器、遅延素子によって
加工し、上記複数の信号経路からの各出力をすべて加算
することにより、加工が施された楽音波形を出力するよ
うに構成されていて、しかも、上記遅延素子の出力の一
部を該遅延素子の入力側へと戻すフィードバック路が、
上記複数の信号経路のそれぞれに含まれるように構成さ
れているディジタルシグナルプロセッサを備えた電子楽
器用効果装置において、上記複数の信号経路中にそれぞ
れ配された複数の基本構成要素で用いるデータの内、複
数の基本構成要素で共有可能なデータを単一の共有デー
タとして格納する共有記憶手段を備え、上記ディジタル
シグナルプロセッサは、上記単一の共有データを上記共
有記憶手段から読み出し、該読み出した単一の共有デー
タを上記複数の基本構成要素で用いることを特徴とする
電子楽器用効果装置を要旨とする。

【０００７】

【作用】本発明の電子楽器用効果装置では、ＤＳＰを構
成する複数の基本構成要素（乗算器、加算器、遅延要素
等）で用いるデータの内、共有可能なデータは単一の共
有データとして共有記憶手段に格納される。つまりＤＳ
Ｐが所望の機能を果たすために各基本構成要素で用いる
データが格納される際、同一のデータで処理できる基本
構成要素のデータが予め定められており、それら予め定
められた複数データについては、単一の共有データとし
て格納される。格納された共有データは、複数の基本構
成要素で共通して用いられる。そのためメモリの使用効
率が向上する。

【０００８】

【実施例】図１は、本願発明の一実施例としての効果装
置１の要部ブロック図である。効果装置１は、システム
コントロール部３、信号処理部５、パネルＳＷ（スイッ
チ）群７、表示部９、トーンジェネレータ１１、サンド
システム１３等から構成されている。

【０００９】システムコントロール部３は、ＲＡＭ（ラ
ンダムアクセスメモリ）１５、システムコントロールＣ
ＰＵ１７、ＲＯＭ（リードオンリメモリ）１９等から構
成されている。ＲＡＭ１５は、データが一時的に格納さ
れるランダムアクセスメモリである。システムコントロ
ールＣＰＵ１７は、効果装置１のシステムコントロール
等に関する各種制御処理を実行する中央処理装置であ
る。ＲＯＭ７は、システムコントロールの処理に用いる
データやプログラム等が格納されているリードオンリメ
モリである。

【００１０】信号処理部５は、信号処理用ＲＯＭ２１、
ＤＳＰ２３、信号処理用ＲＡＭ２５等から構成されてい
る。信号処理用ＲＯＭ２１は、ＤＳＰ２３にて処理され
るデータやプログラム等が格納されているリードオンリ
メモリである。ＤＳＰ２３は、ディジタル信号として入
力される楽音波形に対して所定の加工処理を施し、目的
とする楽音波形をディジタル信号として出力するデジタ
ルシグナルプロセッサである。デジタルシグナルプロセ
ッサは、パイプライン処理により高速にディジタル信号
処理を実行するもので、一般に、図２（ｂ）に示すよう
に、乗算器２３ａ、加算器２３ｂ、２つのバッファ（Ａ
バッファ２３ｄ，Ｂバッファ２３ｅ）等から構成されて
いる。本実施例のＤＳＰ２３の詳細な構成については後
述する。信号処理用ＲＡＭ２５は、楽音波形、ＤＳＰ２
３で用いる各種係数等のデータが一時的に格納されるラ
ンダムアクセスメモリである。信号処理用ＲＡＭ２５は
図２（ｂ）に示すように、ＤＳＰ２３の処理で用いる乗
算係数等が格納される係数ＲＡＭ２５ａ、楽音波形デー
タ等が格納されるデータＲＡＭ等を備えている。

【００１１】パネルＳＷ群７は、効果装置１に備えられ
ている各種機能の操作を行う等のパネルスイッチが集合
している。パネルＳＷ群７は、モードセレクトＳＷ部２
７、パラメータセレクトＳＷ部２９等を備えている。モ
ードセレクトＳＷ部２７は、ＤＳＰ２３が楽音波形に施
す処理として例えば、リーバーブ、ディレイ、コーラ
ス、フランジャ、ディストーション等の中からユーザが
所望とするものを選択するためのスイッチである。パラ
メータセレクトＳＷ部２９は、ＤＳＰ２３の乗算係数等
の変数を設定するためのスイッチであり、例えばリバー
ブやディレイならばタイム、コーラスやフランジャなら
ばモジュレーションスピードやモジュレーションディプ
ス、ディストーションならばレベルといった各種パラメ
ータを設定できる。

【００１２】表示部９は、処理する楽音波形、各種設定
値等を表示する液晶パネルである。トーンジェネレータ
１１は、データバスを通して送られてくる楽音波形に、
ピッチコントロール等の処理を施し、処理が施された楽
音波形をサウンドシステム１３に送る電気回路である。
サウンドシステム１３は、トーンジェネレータ１１から
送られてくる楽音波形を外部に送出するためのインタフ
ェース回路である。サウンドシステム１３は、Ｄ／Ａ変
換器１３ａ，第１アンプ１３ｂ，スピーカ１３ｃ，マイ
ク１３ｄ，第２アンプ１３ｅ，Ａ／Ｄ変換器１３ｆ等を
備えている。Ｄ／Ａ変換器１３ａは、ピッチコントロー
ル等の処理が施された楽音波形をトーンジェネレータ１
１から受け、ディジタル信号からアナログ信号へ変換す
るディジタル／アナログ変換器である。第１アンプ１３
ｂは、Ｄ／Ａ変換器１３ａから送られてくるアナログ信
号としての楽音波形を電気的に増幅する増幅器である。
スピーカ１３ｃは、第１アンプ１３ｂから送られる増幅
された楽音信号を外部に出力するスピーカである。マイ
ク１３ｄは、外部の音源から出力される楽音等を入力
し、その楽音等を電気信号として第２アンプ１３ｅに送
信するマイクロフォンである。第２アンプ１３ｅは、マ
イク１３ｄから送られる楽音信号としての電気信号を電
気的に増幅する増幅器である。Ａ／Ｄ変換器１３ｆは、
第２アンプ１３ｅから送られてくるアナログ信号として
の楽音信号をディジタル信号に変換するアナログ／ディ
ジタル変換器である。

【００１３】図２（ａ）は、効果装置１の楽音処理過程
を示している。入力されるアナログ信号としての楽音信
号はＡ／Ｄ変換器１３ｆでディジタルデータとしての楽
音波形に変換され、信号処理部５でＤＳＰ２３により楽
音波形に加工処理が施され、Ｄ／Ａ変換器１３ａでアナ
ログ信号としての楽音信号に変換される。

【００１４】図２（ｂ）は、信号処理部５の要部を示し
ている。図示するようにＤＳＰ２３および信号処理用Ｒ
ＡＭ２５は、データバスおよび係数バスを介して信号の
送受信を実行する。図３（ａ）は、ＤＳＰ２３の構成を
示している。ＤＳＰ２３は、１２個の乗算器（第１乗算
器３１ａ，第２乗算器３１ｂ，・・・，第１２乗算器３
１ｍ）、５個の加算器（第１加算器３３ａ，第２加算器
３３ｂ，・・・，第５加算器３３ｅ）、４個の遅延素子
（第１遅延素子３５ａ，第２遅延素子３５ｂ，第３遅延
素子３５ｃ，第４遅延素子３５ｄ）等から構成されてい
る。ＤＳＰ２３の場合、楽音波形に例えばリバーブ（初
期反射音および残響音から構成される）等の処理を施す
際、各乗算器３１ａ〜３１ｍの内で、例えば第１〜４乗
算器３１ａ〜３１ｄの乗算係数を共有できることがわか
っている。そのため予め楽音波形に加工を施すプログラ
ムでは、第１〜４乗算器３１ａ〜３１ｄのラベルは同一
のＣ１とされており、係数ＲＡＭ２５ａ内から同一のデ
ータを乗算係数として読み出す。

【００１５】図３（ｂ）は、係数ＲＡＭ２５ａ内にて乗
算係数が格納されている状態を示している。このように
第１〜４乗算器３１ａ〜３１ｄの乗算係数のデータは全
て４０００Ｈ（１６進）としてアドレス４Ａに格納され
ている。図４および図５は、効果装置１のＣＰＵ１７に
て実行されるプログラムのフローチャートである。この
プログラムは、楽音に効果を施す際に操作者がパネルＳ
Ｗ群７を操作して、各種設定値を信号処理用ＲＡＭ２５
等に書き込む処理を実行する。

【００１６】効果装置１の電源が入れられ、初期化処理
が終了すると、ＣＰＵ１７はパネルＳＷ群７のいずれか
のスイッチが押されることで、スイッチのイベントがオ
ンされるのを待機する（ステップ４１、以下Ｓ４１とす
る）。ここでパネルＳＷ群７のいずれかのスイッチが押
されイベントが発生すると次の処理に進み、それがコネ
クションスイッチであるかどうかが判断される（Ｓ４
３）。コネクションスイッチは、効果装置１にてＤＳＰ
２３が複数使用される場合に、それらＤＳＰ２３の接続
状態（例えば並列や直列等）を選択するためのスイッチ
である。イベントがコネクションスイッチであった場
合、現在の設定値を一つだけ増加させるＩＮＣボタンが
押されているがどうかの判断がされる（Ｓ４５）。ＩＮ
Ｃボタンが押されていると判断された場合は、現在のコ
ネクションの一つ後の設定に変更され、変更後の値が表
示部９に表示される（Ｓ４７，Ｓ４９）。ステップ４５
にて、ＩＮＣボタンが押されていないと判断された場合
は、現在のコネクションの一つ前の設定に変更され変更
後の設定値が表示部９に表示される（Ｓ５１，Ｓ５
３）。ここで、ＩＮＣボタンが押されていないのに設定
を変更するのは、既にステップ４３でコネクションスイ
ッチが押されていて、操作者はコネクションを変更する
ことを決定しているためである。この設定方法について
は、例えばプラス，マイナスボタンを設ける等さまざま
な方法を採用することができる。

【００１７】ステップ４３にて、イベントがコネクショ
ンスイッチによるものでないと判断された場合、そのイ
ベントがモードセレクトＳＷ部２７によるものであるか
どうかが判断される（Ｓ５５）。モードセレクトＳＷ部
２７は、既に記述したように例えばリーバーブ、ディレ
イ、コーラス、フランジャ、ディストーション等の楽音
に効果を与えるモードの選択を行うためのスイッチであ
る。イベントがモードセレクトＳＷ部２７であった場
合、現在の設定値を一つだけ増加させるＩＮＣボタンが
押されているがどうかの判断がされる（Ｓ５７）。以下
の処理はコネクションスイッチの場合と同様であり、変
更後の設定値が表示部９に表示される（Ｓ５９，Ｓ６
１，Ｓ６３，Ｓ６５）。モードの選択によりＤＳＰ２３
にて実行されるプログラムが変更される。この際に例え
ばリバーブならば、第１〜４乗算器３１ａ〜３１ｄの乗
算係数の乗算係数が共有できる等のように、予め各モー
ドに応じて共有できる乗算係数は同一のラベルが付けら
れ、係数ＲＡＭ２５ａの同一アドレスに格納される。

【００１８】ステップ５５にて、イベントがモードセレ
クトＳＷ部２７によるものでないと判断された場合、そ
のイベントがパラメータセレクトＳＷ部２９によるもの
であるかどうかが判断される（Ｓ６９）。以下の処理は
コネクションスイッチの場合と同様であり、変更後の設
定値が表示部９に表示される（Ｓ７１，Ｓ７３，Ｓ７
５，Ｓ７７）。パラメータの設定により、ＤＳＰ２３の
乗算係数等の変数を設定するためのスイッチであり、例
えばリバーブやディレイならばタイム、コーラスやフラ
ンジャならばモジュレーションスピードやモジュレーシ
ョンディプス、ディストーションならばレベルといった
各種パラメータを設定できる。

【００１９】ステップ６７でパラメータセレクトＳＷ部
２９によるものでないと判断された場合、および各種設
定値が変更されて表示部９に表示された後は、再びステ
ップ４１に戻り、スイッチのイベントがオンされるのを
待機する。図５は、パラメータが変更になった場合、そ
の変更後の設定値を係数ＲＡＭ２５ａに格納する際に実
行されるプログラムのフローチャートである。図４に示
したフローチャートのステップ７１，７５にて新しいパ
ラメータに設定されると、ＣＰＵ１７は、図５に示すフ
ローチャートに基づいて処理を実行する。

【００２０】例えばリバーブタイムを長くする等のパラ
メータの変更に対し、まず対応した係数ＲＡＭ２５ａの
アドレスに格納されている係数を入れ替える（Ｓ８
１）。次に、その変更にともない、乗算係数等の係数が
共有可能であるかどうか、つまり同一のアドレスに格納
できるかどうかが判断される（Ｓ８３）。例えばリバー
ブならば第１〜４乗算器３１ａ〜３１ｄの乗算係数をア
ドレス値４Ａに格納できるというように判断される。同
一のアドレスに格納できると判断された場合、同一のア
ドレスに共有データとしての係数値が格納される（Ｓ８
５）。乗算係数等のデータを同一のアドレスに格納でき
ないと判断された場合は、各アドレスに対応したデータ
をそれぞれ格納する（Ｓ８７）。このようにしてパラメ
ータ設定のイベントが実行される。

【００２１】次に、ＣＰＵ１７が処理の一つとして行っ
ている楽音波形の加工処理手順を図６のフローチャート
に基づき説明する。処理を行う前の楽音波形は信号処理
用ＲＡＭ２５等に格納されている。波形処理を行おうと
する者が、各種パラメータを設定し、効果装置１を操作
することで、ＣＰＵ１７は図６に示すフローを開始す
る。まず最初に、信号処理用ＲＡＭ２５等に格納されて
いる処理を行う前の楽音波形を読み出す（Ｓ９１）。次
に、この波形をＤＳＰ２３に通して加工処理を施す（Ｓ
９３）。加工処理が施された楽音波形は、信号処理用Ｒ
ＡＭ２５に格納される（Ｓ９５）。以上の手順でＣＰＵ
１７は楽音波形の加工処理を実行する。

【００２２】以上説明したように、本実施例の効果装置
１は、入力される楽音波形にリバーブ等の加工を施すＤ
ＳＰ２３にて、共有できる乗算係数が係数ＲＡＭ２５ａ
の同一のアドレスに格納される。そのため係数ＲＡＭ２
５ａでは、従来のように重複したデータが格納されるこ
とがなくなり、メモリの使用効率が向上した。

【００２３】また係数ＲＡＭ２５ａ内にて、データが一
箇所に格納されるのでアクセス効率が良く転送処理時間
が短くなるという効果もある。また本実施例では、リバ
ーブの乗算係数が共有できることを示したが、ディレ
イ、コーラス、フランジャ、ディストーション等の効果
を与えるプログラムを選択した場合においても、特に乗
算係数が共有できる箇所は多くあり、それぞれを共有に
することで全体としてのメモリ効率はかなり向上する。
ＤＳＰのデータとしては、乗算係数だけでなく、他にも
遅延時間等さまざまなパラメータがあり、それらを共有
化することで、さらに使用されるメモリの領域を小さく
することができる。

【００２４】尚、効果装置１としては、シンセサイザ、
電子ピアノ、電子オルガン等、ＤＳＰを用いて楽音加工
を実行するさまざまな電子楽器に適用することができ
る。

【００２５】

【発明の効果】以上詳述したように本発明では、電子楽
器用効果装置のＤＳＰを構成する基本構成要素で用いら
れるデータの内、複数の基本構成要素で共有可能なデー
タについては、単一の共有データとしてメモリに格納さ
れる。共有可能なデータが単一の共有データとして格納
されることでメモリの使用効率は向上する。

【図面の簡単な説明】

【図１】本発明一実施例としての効果装置の楽音波
形加工処理を示す要部構成図である。

【図２】ＤＳＰの波形処理手順の要部構成図であ
る。（ａ）は楽音信号を処理する過程を示すブロック図
であり、（ｂ）はＤＳＰの構成を示すブロック図であ
る。

【図３】本実施例のＤＳＰの構成および乗算係数が
係数ＲＡＭに格納される状態を示す説明図である。
（ａ）はＤＳＰの構成を示す構成図であり、（ｂ）は、
乗算係数が係数ＲＡＭに格納されている状態を示すメモ
リマップである。

【図４】本実施例のＣＰＵが実行する第１フローチ
ャートである。

【図５】本実施例のＣＰＵが実行する第２フローチ
ャートである。

【図６】本実施例のＣＰＵが実行する第３フローチ
ャートである。

【図７】本発明の構成例示図である。

【図８】従来技術としてのＤＳＰの構成および乗算
係数が係数ＲＡＭに格納される状態を示す説明図であ
る。（ａ）はＤＳＰの構成を示す構成図、（ｂ）は乗算
係数が係数ＲＡＭに格納されている状態を示すメモリマ
ップである。

【符号の説明】

１・・・効果装置、３・・・システムコントロール部、
５・・・信号処理部、７・・・パネルＳＷ群、１７・・
・ＣＰＵ、２１・・・信号処理用ＲＯＭ、２３・・・Ｄ
ＳＰ、２５・・・信号処理用ＲＡＭ、２５ａ・・・係数
ＲＡＭ、２５ｂ・・・係数ＲＯＭ、２７・・・モードセ
レクトＳＷ部、２９・・・パラメータセレクトＳＷ部、
３１ａ・・・第１乗算器、３１ｂ・・・第２乗算器、３
１ｃ・・・第３乗算器、３１ｄ・・・第４乗算器

Claims

(57)【特許請求の範囲】

【請求項１】入力される楽音波形を複数の信号経路に
分け、各信号経路への入力を各信号経路中に配された基
本構成要素である乗算器、加算器、遅延素子によって加
工し、上記複数の信号経路からの各出力をすべて加算す
ることにより、加工が施された楽音波形を出力するよう
に構成されていて、しかも、上記遅延素子の出力の一部
を該遅延素子の入力側へと戻すフィードバック路が、上
記複数の信号経路のそれぞれに含まれるように構成され
ているディジタルシグナルプロセッサを備えた電子楽器
用効果装置において、上記複数の信号経路中にそれぞれ配された複数の基本構
成要素で用いるデータの内、複数の基本構成要素で共有
可能なデータを単一の共有データとして格納する共有記
憶手段を備え、上記ディジタルシグナルプロセッサは、上記単一の共有
データを上記共有記憶手段から読み出し、該読み出した
単一の共有データを上記複数の基本構成要素で用いるこ
とを特徴とする電子楽器用効果装置。
【請求項２】上記共有データは上記ディジタルシグナ
ルプロセッサの乗算器で用いる乗算係数であることを特
徴とする請求項１記載の電子楽器用効果装置。