JP2979433B2 - 光ディスク装置のヘッド速度検出装置 - Google Patents
光ディスク装置のヘッド速度検出装置Info
- Publication number
- JP2979433B2 JP2979433B2 JP2404610A JP40461090A JP2979433B2 JP 2979433 B2 JP2979433 B2 JP 2979433B2 JP 2404610 A JP2404610 A JP 2404610A JP 40461090 A JP40461090 A JP 40461090A JP 2979433 B2 JP2979433 B2 JP 2979433B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- signal
- head
- circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は光ビームのヘッド駆動に
例えば直流リニアモータを使用する光ディスク装置のヘ
ッド速度検出装置に関し、特にヘッドが情報の記録され
たトラック上を正確に追従走査できるようにするための
ヘッドの速度検出の校正手段を具備する光ディスク装置
のヘッド速度検出装置に関するものである。
例えば直流リニアモータを使用する光ディスク装置のヘ
ッド速度検出装置に関し、特にヘッドが情報の記録され
たトラック上を正確に追従走査できるようにするための
ヘッドの速度検出の校正手段を具備する光ディスク装置
のヘッド速度検出装置に関するものである。
【０００２】
【従来技術】従来この種の技術としては、特開昭６３−
２１３１７３号公報に開示されたものがあった。図２は
従来の速度検出装置の構成を示す図である。図示するよ
うに、速度検出装置はデジタル構成による速度検出手段
１０、アナログ構成による等価回路２０及び速度補正回
路３０から構成される。速度補正回路３０により等価回
路２０による速度検出出力と速度検出手段１０の速度の
差に応じた修正を行うもので、リアルタイムで略実速度
に近い速度検出を行おうとするものである。
２１３１７３号公報に開示されたものがあった。図２は
従来の速度検出装置の構成を示す図である。図示するよ
うに、速度検出装置はデジタル構成による速度検出手段
１０、アナログ構成による等価回路２０及び速度補正回
路３０から構成される。速度補正回路３０により等価回
路２０による速度検出出力と速度検出手段１０の速度の
差に応じた修正を行うもので、リアルタイムで略実速度
に近い速度検出を行おうとするものである。
【０００３】デジタル構成の速度検出手段１０の動作を
図３の波形図を参照しながら説明する。図示しないヘッ
ドから出力される再生信号ａはコンパレータによりゼロ
クロスコンパレートされ、コンパレート信号ｂとなる。
ここで、例えばＣＤプレーヤのようにピックアップ素子
に光ビームを使用したものでは、追跡すべきトラックに
光ビームを照射して情報を読み取るが、このときディス
ク上のトラック信号をなすのに凸状の部分を設けている
が、平坦面とこの凸部とに照射される光ビームは各々の
部分で反射率の違いから平坦部で照射された光の大部分
がヘッドへ戻ってくるが、凸部では戻ってこないように
なされている。この光量の違いを電流交換素子で電流の
振幅として出力する。従って、ヘッドが移動しトラック
を横切る時、つまりヘッドを駆動するリニアモータが移
動するときは、平坦部と凸部を交互に横切るので再生波
形は図３の信号ａのように正弦波状のものとなり、この
正弦波の周期がヘッド速度に対応するものとなる。さら
にこの周期はパルスカウンタで計数され、Ｄ／Ａコンバ
ータを用いて速度信号に見合ったアナログ電圧ｄが得ら
れる（速度検出手段１０の出力である移動速度ｖ）。
図３の波形図を参照しながら説明する。図示しないヘッ
ドから出力される再生信号ａはコンパレータによりゼロ
クロスコンパレートされ、コンパレート信号ｂとなる。
ここで、例えばＣＤプレーヤのようにピックアップ素子
に光ビームを使用したものでは、追跡すべきトラックに
光ビームを照射して情報を読み取るが、このときディス
ク上のトラック信号をなすのに凸状の部分を設けている
が、平坦面とこの凸部とに照射される光ビームは各々の
部分で反射率の違いから平坦部で照射された光の大部分
がヘッドへ戻ってくるが、凸部では戻ってこないように
なされている。この光量の違いを電流交換素子で電流の
振幅として出力する。従って、ヘッドが移動しトラック
を横切る時、つまりヘッドを駆動するリニアモータが移
動するときは、平坦部と凸部を交互に横切るので再生波
形は図３の信号ａのように正弦波状のものとなり、この
正弦波の周期がヘッド速度に対応するものとなる。さら
にこの周期はパルスカウンタで計数され、Ｄ／Ａコンバ
ータを用いて速度信号に見合ったアナログ電圧ｄが得ら
れる（速度検出手段１０の出力である移動速度ｖ）。
【０００４】次にアナログ構成の等価回路２０及び速度
補正回路３０の動作について説明する。図２において、
速度検出手段１０は、アナログ構成の等価回路２０との
対応を容易にするために仮想して見做す変換器１１，１
２，１３を備えている。等価 ∧ ∧ 回路２０は上記変換器１１，１２，１３に対応してそれぞれ電流Ｉ、駆動力Ｆ、 ∧ 加速度αを得る変換器２１，２２，２３を備えている。また、速度補正回路３０ は変換器３１，３２，３３，３４を備えている。
補正回路３０の動作について説明する。図２において、
速度検出手段１０は、アナログ構成の等価回路２０との
対応を容易にするために仮想して見做す変換器１１，１
２，１３を備えている。等価 ∧ ∧ 回路２０は上記変換器１１，１２，１３に対応してそれぞれ電流Ｉ、駆動力Ｆ、 ∧ 加速度αを得る変換器２１，２２，２３を備えている。また、速度補正回路３０ は変換器３１，３２，３３，３４を備えている。
【０００５】上記構成において、駆動電圧Ｖは速度検出
手段１０において、変換器１１で変換定数Ｋａにより電
流Ｉに変換され、更に変換器１２において変換定数Ｋｆ
で駆動力Ｆに変換される。この駆動力Ｆは変換器１３で
１／ｍｓが乗算されることにより移動速度ｖに変換され
る。この移動速度ｖは変換器３１で変換定数Ｋｖにより
速度信号ｖｓに変換される。等価回路２０はリニアモー
タと同様な定数を用いて構成することで、前記と同様の
過程で速度信号を得る。即ち、駆動電圧Ｖは変 ∧ ∧ 換定数Ｋａで電流Ｉに変換され、更に、変換定数Ｋｆで変換された動力Ｆは１／ ∧ ∧ ｍと１／Ｓを乗算して速度ｖとなり、変換定数Ｋｖにより速度信号である電圧ｖ ∧ ∧ ∧ sとなる。ｖs，ｖs即ちｖ，ｖの差ｖ−ｖ＝ｅの０への収束を促進させるため、
ｅを変換定数ｆ／Ｋｖによってフィードバックする。つまり、変換定数ｆ／Ｋｖ ∧ により変換した信号を加速度部に加算し速度ｖsを修正する。即ち、ある時点に ∧ おける駆動電圧Ｖによって得られる速度ｖsと等価速度ｖsとの差ｅに応じて修正 ∧ を加えて速度ｖsを求める。このようにして得られる速度信号はリアルタイムで 略実速度に近い検出信号となる。
手段１０において、変換器１１で変換定数Ｋａにより電
流Ｉに変換され、更に変換器１２において変換定数Ｋｆ
で駆動力Ｆに変換される。この駆動力Ｆは変換器１３で
１／ｍｓが乗算されることにより移動速度ｖに変換され
る。この移動速度ｖは変換器３１で変換定数Ｋｖにより
速度信号ｖｓに変換される。等価回路２０はリニアモー
タと同様な定数を用いて構成することで、前記と同様の
過程で速度信号を得る。即ち、駆動電圧Ｖは変 ∧ ∧ 換定数Ｋａで電流Ｉに変換され、更に、変換定数Ｋｆで変換された動力Ｆは１／ ∧ ∧ ｍと１／Ｓを乗算して速度ｖとなり、変換定数Ｋｖにより速度信号である電圧ｖ ∧ ∧ ∧ sとなる。ｖs，ｖs即ちｖ，ｖの差ｖ−ｖ＝ｅの０への収束を促進させるため、
ｅを変換定数ｆ／Ｋｖによってフィードバックする。つまり、変換定数ｆ／Ｋｖ ∧ により変換した信号を加速度部に加算し速度ｖsを修正する。即ち、ある時点に ∧ おける駆動電圧Ｖによって得られる速度ｖsと等価速度ｖsとの差ｅに応じて修正 ∧ を加えて速度ｖsを求める。このようにして得られる速度信号はリアルタイムで 略実速度に近い検出信号となる。
【０００６】
【発明が解決しようとする課題】上記従来の光ディスク
装置の速度検出装置は、上記のように構成しているので
速度補正回路３０の周波数特性及びゲインを正確に校正
する必要があり、この校正は容易なものではなかった。
例えば、図１において、変換器３４の変換定数Ｋ ∧ ｖが変換器３１のゲインＫｖより大きく設定されていれば検出速度ｖsは実測ｖs より大きくなってしまう場合や、速度補正回路３０の安
定性を損なう場合もあり得る。
装置の速度検出装置は、上記のように構成しているので
速度補正回路３０の周波数特性及びゲインを正確に校正
する必要があり、この校正は容易なものではなかった。
例えば、図１において、変換器３４の変換定数Ｋ ∧ ｖが変換器３１のゲインＫｖより大きく設定されていれば検出速度ｖsは実測ｖs より大きくなってしまう場合や、速度補正回路３０の安
定性を損なう場合もあり得る。
【０００７】本発明は上述の点に鑑みてなされたもの
で、上記問題点を解消するために速度補正回路のゲイン
を自動的に校正することにより、速度補正回路の安定性
を損なうことのない光ディスク装置のヘッド速度検出装
置を提供することを目的とする。
で、上記問題点を解消するために速度補正回路のゲイン
を自動的に校正することにより、速度補正回路の安定性
を損なうことのない光ディスク装置のヘッド速度検出装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
本発明は、記録媒体に情報を記録もしくは再生するピッ
クアップ素子として光ビームを使用したヘッドの移動速
度の速度検出信号を、ヘッドの再生信号に基づいてデジ
タル構成で検出し、アナログ信号として出力するヘッド
速度検出手段を備えると共に、ヘッド速度検出手段と等
価なアナログ構成の等価回路を備え、ヘッド速度検出手
段で検出した速度検出信号と、等価回路にヘッド駆動す
るリニアモータの駆動電圧を入力しその出力から得られ
る速度信号との差をフィードバックし速度信号を補正す
る補正回路を備えた光ディスク装置のヘッド速度検出装
置において、速度補正回路のゲインを速度検出信号と等
価回路の出力から得られる速度信号が一致するように自
動的に校正するゲイン校正回路を設けたことを特徴とす
る。
本発明は、記録媒体に情報を記録もしくは再生するピッ
クアップ素子として光ビームを使用したヘッドの移動速
度の速度検出信号を、ヘッドの再生信号に基づいてデジ
タル構成で検出し、アナログ信号として出力するヘッド
速度検出手段を備えると共に、ヘッド速度検出手段と等
価なアナログ構成の等価回路を備え、ヘッド速度検出手
段で検出した速度検出信号と、等価回路にヘッド駆動す
るリニアモータの駆動電圧を入力しその出力から得られ
る速度信号との差をフィードバックし速度信号を補正す
る補正回路を備えた光ディスク装置のヘッド速度検出装
置において、速度補正回路のゲインを速度検出信号と等
価回路の出力から得られる速度信号が一致するように自
動的に校正するゲイン校正回路を設けたことを特徴とす
る。
【０００９】
【作用】光ディスク装置のヘッド速度検出装置を上記の
ように構成することにより、ヘッドが移動し光ディスク
のトラックを横切る時に得られる再生信号の周波数或い
は周期を用いて、速度補正回路のゲイン校正を自動的に
行うので、速度補正回路の安定性を損なうことがない。
ように構成することにより、ヘッドが移動し光ディスク
のトラックを横切る時に得られる再生信号の周波数或い
は周期を用いて、速度補正回路のゲイン校正を自動的に
行うので、速度補正回路の安定性を損なうことがない。
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１０】図１は本発明の光ディスク装置のヘッド速
度検出装置の構成を示すブロック図である。本ヘッド速
度検出装置は、図示するようにデジタル構成による速度
検出手段１０、アナログ構成による速度検出手段の等価
回路２０、速度補正回路３０及びゲイン校正回路４０で
構成される。ここで速度検出手段１０、等価回路２０及
び速度補正回路３０は、図２の従来例と同一である。但
し、速度補正回路３０にはスイッチ３５が設けられ、速
度補正回路３０におけるフィードバック信号をＯＮ／Ｏ
ＦＦできるようになっている。
度検出装置の構成を示すブロック図である。本ヘッド速
度検出装置は、図示するようにデジタル構成による速度
検出手段１０、アナログ構成による速度検出手段の等価
回路２０、速度補正回路３０及びゲイン校正回路４０で
構成される。ここで速度検出手段１０、等価回路２０及
び速度補正回路３０は、図２の従来例と同一である。但
し、速度補正回路３０にはスイッチ３５が設けられ、速
度補正回路３０におけるフィードバック信号をＯＮ／Ｏ
ＦＦできるようになっている。
【００１１】ゲイン校正回路４０は速度補正回路３０の
変換器３４のゲインを校正するために備えられたゲイン
校正回路であり、ＣＰＵ４６を中心に構成され、リニア
モータの駆動電圧Ｖを与えるＤ／Ａ変換器４１、速度補
正回路３０の出力である速度 ∧ 信号ｖs及び速度信号ｖsをデジタル変換するＡ／Ｄ変換器４２、スイッチ３５を ＯＮ／ＯＦＦするＩ／Ｏ回路４３及び速度補正回路３０
の変換器３４のゲインＫｖを校正するためのＡＧＣ（自
動利得制御）回路４４で構成される。
変換器３４のゲインを校正するために備えられたゲイン
校正回路であり、ＣＰＵ４６を中心に構成され、リニア
モータの駆動電圧Ｖを与えるＤ／Ａ変換器４１、速度補
正回路３０の出力である速度 ∧ 信号ｖs及び速度信号ｖsをデジタル変換するＡ／Ｄ変換器４２、スイッチ３５を ＯＮ／ＯＦＦするＩ／Ｏ回路４３及び速度補正回路３０
の変換器３４のゲインＫｖを校正するためのＡＧＣ（自
動利得制御）回路４４で構成される。
【００１２】上記構成のヘッド速度検出装置において、
駆動電圧Ｖは、リニアモータを駆動し、移動速度ｖに変
換される。この時再生信号は図３に示すように、正弦波
状の信号が得られ、その周期に応じて速度信号ｖsが得
られる。この時速度信号ｖsと ∧ 速度補正回路３０の速度信号ｖsをＡ／Ｄ変換器４２でデジタル信号に変換し、 ∧ ＣＰＵ４６に取り込み、速度信号ｖsと速度信号ｖsとを比較することができる。 さらに両者が一致するように、ＡＧＣ回路４４を介して
速度補正回路３０の変換器３４のゲインＫｖを校正する
ことができる。ここで駆動電圧を一定にして、一定の移
動速度信号ｖsを得ることができ、速度補正回路３０が
十分安定した後(駆動電圧を与えてから１０数ｍｓｅｃ
以上後）でなければ、速度信号ｖsと速度信 ∧ 号ｖsとをＡ／Ｄ変換器４２に取り込まないようにする。
駆動電圧Ｖは、リニアモータを駆動し、移動速度ｖに変
換される。この時再生信号は図３に示すように、正弦波
状の信号が得られ、その周期に応じて速度信号ｖsが得
られる。この時速度信号ｖsと ∧ 速度補正回路３０の速度信号ｖsをＡ／Ｄ変換器４２でデジタル信号に変換し、 ∧ ＣＰＵ４６に取り込み、速度信号ｖsと速度信号ｖsとを比較することができる。 さらに両者が一致するように、ＡＧＣ回路４４を介して
速度補正回路３０の変換器３４のゲインＫｖを校正する
ことができる。ここで駆動電圧を一定にして、一定の移
動速度信号ｖsを得ることができ、速度補正回路３０が
十分安定した後(駆動電圧を与えてから１０数ｍｓｅｃ
以上後）でなければ、速度信号ｖsと速度信 ∧ 号ｖsとをＡ／Ｄ変換器４２に取り込まないようにする。
【００１３】 ∧ このようにして速度信号ｖsと速度信号ｖsは自動的に校正されるようになる。 その後、スイッチ３５をＯＮにして、速度補正回路３０
を動作させれば、ゲインの校正はされているので、安定
した速度検出動作が行われる。図４は速度補正回路ゲイ
ン校正処理手順を示す図である。
を動作させれば、ゲインの校正はされているので、安定
した速度検出動作が行われる。図４は速度補正回路ゲイ
ン校正処理手順を示す図である。
【００１４】図４において、先ずスイッチ３５をＯＦＦ
にして駆動電圧Ｖを設定する（ステップ１０１）。次
に、時間２０ｍｓｅｃを待ち（ステップ１０２）、速度
信号ｖ ∧ sと速度信号ｖsとを取り込み（ステップ１０３）、続いてＡＧＣ回路４４にてゲ ∧ インＫｖを設定し（ステップ１０４）、最後に速度信号ｖsと速度信号ｖsとが一 致したかを確認して（ステップ１０５）、ゲイン校正処
理が終了する。
にして駆動電圧Ｖを設定する（ステップ１０１）。次
に、時間２０ｍｓｅｃを待ち（ステップ１０２）、速度
信号ｖ ∧ sと速度信号ｖsとを取り込み（ステップ１０３）、続いてＡＧＣ回路４４にてゲ ∧ インＫｖを設定し（ステップ１０４）、最後に速度信号ｖsと速度信号ｖsとが一 致したかを確認して（ステップ１０５）、ゲイン校正処
理が終了する。
【００１５】以上説明したように本発明によれば、速度
補正回路のゲインをリニアモータの駆動電圧に基づいて
自動的に校正するゲイン校正回路を設けたので、従来例
のような速度補正回路のゲインを調整することから解放
され、ゲイン校正が極めて容易となる。また、装置を組
み込んでからもプログラム化しておけば自動校正が可能
で装置の保守性からも優れたものとなる。
補正回路のゲインをリニアモータの駆動電圧に基づいて
自動的に校正するゲイン校正回路を設けたので、従来例
のような速度補正回路のゲインを調整することから解放
され、ゲイン校正が極めて容易となる。また、装置を組
み込んでからもプログラム化しておけば自動校正が可能
で装置の保守性からも優れたものとなる。
【図１】本発明の光ディスク装置のヘッド速度検出装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】従来の光ディスク装置のヘッド速度検出装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図３】図２における各部の信号波形を示す図である。
【図４】本発明のヘッド速度検出装置の速度補正回路ゲ
イン校正処理手順を示す図である。
イン校正処理手順を示す図である。
１０ 速度検出手段 ２０ 等価回路 ３０ 速度補正回路 ４０ ゲイン校正回路
Claims (1)
- 【請求項１】 記録媒体に情報を記録もしくは再生する
ピックアップ素子として光ビームを使用したヘッドの移
動速度の速度検出信号を、ヘッドの再生信号に基づいて
デジタル構成で検出し、アナログ信号として出力するヘ
ッド速度検出手段を備えると共に、前記ヘッド速度検出
手段と等価なアナログ構成の等価回路を備え、 前記ヘッド速度検出手段で検出した速度検出信号と、前
記等価回路に前記ヘッド駆動するリニアモータの駆動電
圧を入力しその出力から得られる速度信号との差をフィ
ードバックし速度信号を補正する補正回路を備えた光デ
ィスク装置のヘッド速度検出装置において、 前記速度補正回路のゲインを前記速度検出信号と前記等
価回路の出力から得られる速度信号が一致するように自
動的に校正するゲイン校正回路を設けたことを特徴とす
る光ディスク装置のヘッド速度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404610A JP2979433B2 (ja) | 1990-12-04 | 1990-12-04 | 光ディスク装置のヘッド速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2404610A JP2979433B2 (ja) | 1990-12-04 | 1990-12-04 | 光ディスク装置のヘッド速度検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04209373A JPH04209373A (ja) | 1992-07-30 |
| JP2979433B2 true JP2979433B2 (ja) | 1999-11-15 |
Family
ID=18514273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2404610A Expired - Fee Related JP2979433B2 (ja) | 1990-12-04 | 1990-12-04 | 光ディスク装置のヘッド速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979433B2 (ja) |
-
1990
- 1990-12-04 JP JP2404610A patent/JP2979433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04209373A (ja) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819219A (en) | Track jump control system for optical disk apparatus | |
| KR970028980A (ko) | 셀프 튜닝 (self tunning) 방법을 통한 하드 디스크 드라이브의 초기화 방법 | |
| JP2979433B2 (ja) | 光ディスク装置のヘッド速度検出装置 | |
| JP3426669B2 (ja) | エラー信号発生回路 | |
| JPS62293522A (ja) | 記録デイスク再生装置 | |
| JP3635518B2 (ja) | トラッキングエラー信号補正装置及び情報再生装置 | |
| JPH087960B2 (ja) | ディスクプレーヤのサーボ装置 | |
| JP2703226B2 (ja) | トラツキングサーボ回路 | |
| US6049513A (en) | Method and apparatus for adjusting a focus bias in an optical disc player | |
| JPH04351720A (ja) | 情報記録再生装置 | |
| US5991248A (en) | Apparatus and method for controlling a tracking balance of an optical disk player | |
| JPH0485728A (ja) | サーボオフセット自動調整装置 | |
| JPH10289451A (ja) | 光ディスク装置 | |
| JP2733965B2 (ja) | フォーカス制御回路及び光ディスク装置 | |
| KR100246796B1 (ko) | 서보루프의 오프셋 보상 방법 및 장치 | |
| JP3829886B2 (ja) | ディスク読取装置 | |
| JPH10302398A (ja) | 記録信号再生方法およびそれを用いた光ディスク装置 | |
| JPH05128565A (ja) | 光デイスクのトラツキング制御装置 | |
| JPH08171735A (ja) | オフセット調整装置 | |
| JP3544578B2 (ja) | 光磁気記録装置 | |
| JP2568670B2 (ja) | 制御装置 | |
| JP2878974B2 (ja) | 光ディスク再生装置 | |
| JPH0589616A (ja) | 光デイスク装置のヘツド速度制御装置 | |
| JPH10269596A (ja) | 光ディスク装置と自動利得サーボ回路 | |
| JPH09115163A (ja) | タンジェンシャルスキュー検出方法及び検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |