JP2963697B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP2963697B2 JP2963697B2 JP17963789A JP17963789A JP2963697B2 JP 2963697 B2 JP2963697 B2 JP 2963697B2 JP 17963789 A JP17963789 A JP 17963789A JP 17963789 A JP17963789 A JP 17963789A JP 2963697 B2 JP2963697 B2 JP 2963697B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- feedback
- amplitude
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、相互コンダクタンス回路と容量から成る
フィルタ回路を帰還接続して構成した発振回路におい
て、発振出力の振幅を制御可能にして、発振振幅が相互
コンダクタンス回路のダイナミックレンジを越えて飽和
してしまうことのないようにしたものである。
フィルタ回路を帰還接続して構成した発振回路におい
て、発振出力の振幅を制御可能にして、発振振幅が相互
コンダクタンス回路のダイナミックレンジを越えて飽和
してしまうことのないようにしたものである。
（従来の技術） 集積回路に適した発振回路として相互コンダクタンス
回路（以下gm回路と呼ぶ）による積分回路を多段縦列接
続し、終段回路の出力端子を初段回路の入力端子に帰還
接続して構成する帰還形発振回路がある。第６図にその
構成を示す。
回路（以下gm回路と呼ぶ）による積分回路を多段縦列接
続し、終段回路の出力端子を初段回路の入力端子に帰還
接続して構成する帰還形発振回路がある。第６図にその
構成を示す。
第６図の回路は、それぞれgm回路61,62の出力端子と
基準電位点間にコンデンサ63,64を接続した積分回路を
縦列接続（gm回路61の出力端子をgm回路62の入力端子に
接続）してフィルタ回路65を構成し、さらにこのフィル
タ回路65を帰還接続（gm回路62の出力端子をgm回路61の
入力端子に接続）して成る。
基準電位点間にコンデンサ63,64を接続した積分回路を
縦列接続（gm回路61の出力端子をgm回路62の入力端子に
接続）してフィルタ回路65を構成し、さらにこのフィル
タ回路65を帰還接続（gm回路62の出力端子をgm回路61の
入力端子に接続）して成る。
このような帰還形発振回路は、各積分回路がπ/2ラジ
アンの位相送れを生じるので、積分回路２段でπラジア
ンの位相遅れを生じ、さらに、gm回路62の相互コンダク
タンスが負極性であることによって、一巡（ループ）位
相の遅れが２πラジアンとなり、一巡利得が１となる周
波数で発振する。
アンの位相送れを生じるので、積分回路２段でπラジア
ンの位相遅れを生じ、さらに、gm回路62の相互コンダク
タンスが負極性であることによって、一巡（ループ）位
相の遅れが２πラジアンとなり、一巡利得が１となる周
波数で発振する。
発振周波数f0は、gm回路61,62の相互コンダクタンス
をそれぞれgm1,gm2、コンデンサ63,64の容量をそれぞれ
C1,C2とすると、 となる。
をそれぞれgm1,gm2、コンデンサ63,64の容量をそれぞれ
C1,C2とすると、 となる。
また、式より、gm1,gm2を制御することによってf0
を可変することができる。具体的には、周波数制御信号
Ａによって、gm回路を構成する差動増幅トランジスタの
エミッタ側電流源の値を電圧によって可変する。この場
合、特に、gm1,gm2を、比例関係を持つように制御した
場合、線形性の良好な電圧−周波数（Ｖ−Ｆ）変換特性
が得られる。
を可変することができる。具体的には、周波数制御信号
Ａによって、gm回路を構成する差動増幅トランジスタの
エミッタ側電流源の値を電圧によって可変する。この場
合、特に、gm1,gm2を、比例関係を持つように制御した
場合、線形性の良好な電圧−周波数（Ｖ−Ｆ）変換特性
が得られる。
しかし、上記の構成の回路は、正弦波での正常な発振
が難しい。即ち、発振を開始すると発振振幅は増大を続
け、回路のダイナミックレンジを越えて飽和してしま
い、歪んだ波形のまま発振する。このような発振状態
は、相互コンダクタンスが本来の値からずれてしまうた
め、発振周波数も式を満足しなくなる。しかも、飽和
の程度は、gm回路を構成するトランジスタの動作状態に
より変化するので、温度や発振周波数等により、本来の
発振周波数f0からのずれの程度も変化し、変換特性の線
形性を著しく損なうことになる。
が難しい。即ち、発振を開始すると発振振幅は増大を続
け、回路のダイナミックレンジを越えて飽和してしま
い、歪んだ波形のまま発振する。このような発振状態
は、相互コンダクタンスが本来の値からずれてしまうた
め、発振周波数も式を満足しなくなる。しかも、飽和
の程度は、gm回路を構成するトランジスタの動作状態に
より変化するので、温度や発振周波数等により、本来の
発振周波数f0からのずれの程度も変化し、変換特性の線
形性を著しく損なうことになる。
（発明が解決しようとする課題） gm回路と容量によるフィルタ回路を多段接続し、帰還
接続した帰還形発振回路は、正弦波で発振させようとす
ると、波形に歪みが生じる。このため、発振周波数の精
度や線形性が得られないといった欠点があった。
接続した帰還形発振回路は、正弦波で発振させようとす
ると、波形に歪みが生じる。このため、発振周波数の精
度や線形性が得られないといった欠点があった。
この発明は上記問題点を除去し，振幅の安定した略正
弦波で発振する発振回路の提供を目的とする。
弦波で発振する発振回路の提供を目的とする。
［発明の構成］ （課題を解決するための手段） 本発明は、相互コンダクタンス回路および該回路の出
力端子と基準電位点との間に接続された容量により構成
されたフィルタ回路を、相互コンダクタンス回路同士の
出力端子と入力端子とを接続することで少なくとも２段
縦続接続し、最終段の前記フィルタ回路の相互コンダク
タンス回路の出力端子を、帰還路を介して初段の前記フ
ィルタ回路の相互コンダクタンス回路の入力端子に接続
して発振可能に構成した帰還形発振回路と、 上記帰還形発振回路の帰還路に接続して前記帰還形発振
回路の一巡利得を制御する可変インピーダンス回路とを
具備し、上記可変インピーダンス回路のインピーダンス
を制御することによって発振振幅を制御するようにした
ものである。
力端子と基準電位点との間に接続された容量により構成
されたフィルタ回路を、相互コンダクタンス回路同士の
出力端子と入力端子とを接続することで少なくとも２段
縦続接続し、最終段の前記フィルタ回路の相互コンダク
タンス回路の出力端子を、帰還路を介して初段の前記フ
ィルタ回路の相互コンダクタンス回路の入力端子に接続
して発振可能に構成した帰還形発振回路と、 上記帰還形発振回路の帰還路に接続して前記帰還形発振
回路の一巡利得を制御する可変インピーダンス回路とを
具備し、上記可変インピーダンス回路のインピーダンス
を制御することによって発振振幅を制御するようにした
ものである。
（作用） この発明による可変インピーダンス回路は、所定の制
御信号によるインピーダンスの制御を受けることで、帰
還形発振回路の一巡利得を調整する。これによって発振
振幅の増大を抑え、正弦波で発振するようにコントロー
ルする。従って、回路のダイナミックレンジを越えた飽
和レベルで発振することはなく、これに伴なう発振周波
数のずれや線形性が損なわれることがない。
御信号によるインピーダンスの制御を受けることで、帰
還形発振回路の一巡利得を調整する。これによって発振
振幅の増大を抑え、正弦波で発振するようにコントロー
ルする。従って、回路のダイナミックレンジを越えた飽
和レベルで発振することはなく、これに伴なう発振周波
数のずれや線形性が損なわれることがない。
（実施例） 以下、この発明の図示の実施例によって説明する。
第１図はこの発明に係る発振回路の一実施例をブロッ
ク的に示す構成図であり、第２図は具体的に示す構成図
である。
ク的に示す構成図であり、第２図は具体的に示す構成図
である。
第１図に示すように、本件実施例は、帰還線路14にて
入・出力端子間が接続されたフィルタ回路11による帰還
形発振回路13と、この帰還形発振回路13の上記帰還線路
14に接続した可変インピーダンス回路12とから構成され
る。
入・出力端子間が接続されたフィルタ回路11による帰還
形発振回路13と、この帰還形発振回路13の上記帰還線路
14に接続した可変インピーダンス回路12とから構成され
る。
フィルタ回路11は、第２図に示すように、gm回路21,2
2の出力端子と基準電位点との間にそれぞれコンデンサ2
3,24を接続し、gm回路21の出力端子をgm回路22の入力端
子に接続した、積分回路２段の縦列接続である。さら
に、後段gm回路22の出力端子を前段gm回路21の入力端子
に接続して帰還形発振回路13が構成される。発振周波数
は、周波数制御信号Ａにて、各gm回路21,22の相互コン
ダクタンスgm1,gm2を制御することによって変えること
ができる。
2の出力端子と基準電位点との間にそれぞれコンデンサ2
3,24を接続し、gm回路21の出力端子をgm回路22の入力端
子に接続した、積分回路２段の縦列接続である。さら
に、後段gm回路22の出力端子を前段gm回路21の入力端子
に接続して帰還形発振回路13が構成される。発振周波数
は、周波数制御信号Ａにて、各gm回路21,22の相互コン
ダクタンスgm1,gm2を制御することによって変えること
ができる。
可変インピーダンス回路12は、同第２図に示すよう
に、gm回路25の出力端子を入力端子に帰還接続したもの
である。可変インピーダンス回路12のインピーダンス
は、gm回路25の相互コンダクタンスを振幅制御信号Ｂに
よって制御することで変えることができる。
に、gm回路25の出力端子を入力端子に帰還接続したもの
である。可変インピーダンス回路12のインピーダンス
は、gm回路25の相互コンダクタンスを振幅制御信号Ｂに
よって制御することで変えることができる。
即ち、可変インピーダンス回路12のインピーダンスＺ
は、gm回路25の相互コンダクタンスをgm3とすると、 で表される。つまり、Ｚはgm回路25の相互コンダクタン
スgm3に反比例した負性インピーダンスを示す。従っ
て、相互コンダクタンスgm3を制御することにより、帰
還形発振回路13の一巡利得の調整ができ、発振出力の振
幅を調整することができる。
は、gm回路25の相互コンダクタンスをgm3とすると、 で表される。つまり、Ｚはgm回路25の相互コンダクタン
スgm3に反比例した負性インピーダンスを示す。従っ
て、相互コンダクタンスgm3を制御することにより、帰
還形発振回路13の一巡利得の調整ができ、発振出力の振
幅を調整することができる。
このように本件実施例は、gm回路と容量から成る積分
回路２段による帰還形発振回路13に、gm回路による可変
インピーダンス回路12を接続し、このgm回路の相互コン
ダクタンス値を制御することで発振出力振幅を規制し、
ダイナミックレンジを越えて振幅が増大するのを抑制す
る。
回路２段による帰還形発振回路13に、gm回路による可変
インピーダンス回路12を接続し、このgm回路の相互コン
ダクタンス値を制御することで発振出力振幅を規制し、
ダイナミックレンジを越えて振幅が増大するのを抑制す
る。
振幅制御信号Ｂは、例えば第３図に示すように、発振
出力と振幅基準信号Ｃとの誤差信号を形成する振幅制御
回路31の出力を用いる。
出力と振幅基準信号Ｃとの誤差信号を形成する振幅制御
回路31の出力を用いる。
第４図は上記振幅制御回路31の具体的構成例である。
この例では、発振出力を振幅検波した検波出力と振幅基
準信号Ｃとを比較し、その比較誤差出力を平滑して振幅
制御信号Ｂとする。
この例では、発振出力を振幅検波した検波出力と振幅基
準信号Ｃとを比較し、その比較誤差出力を平滑して振幅
制御信号Ｂとする。
第４図において、41は発振出力を振幅検波する振幅検
波回路、42は振幅検波回路41からの検波出力と振幅基準
信号Ｃとを比較する比較回路、43は比較回路42からの誤
差出力を平滑する平滑回路である。
波回路、42は振幅検波回路41からの検波出力と振幅基準
信号Ｃとを比較する比較回路、43は比較回路42からの誤
差出力を平滑する平滑回路である。
次に他の実施例を説明する。
第５図はこの発明に係る発振回路の他の実施例を示
す。
す。
本件実施例は、可変インピーダンス回路12を、正及び
負性インピーダンスを可変できるgm回路51,52にて構成
する。即ち、gm回路51は、第２図と同じ相互コンダクタ
ンスgm3より、負のインピーダンスで変化するが、gm回
路52は、相互コンダクタンス−gm4により、正のインピ
ーダンスで変化する。各gm回路51,52は、それぞれ振幅
制御信号B,B′にて制御する。
負性インピーダンスを可変できるgm回路51,52にて構成
する。即ち、gm回路51は、第２図と同じ相互コンダクタ
ンスgm3より、負のインピーダンスで変化するが、gm回
路52は、相互コンダクタンス−gm4により、正のインピ
ーダンスで変化する。各gm回路51,52は、それぞれ振幅
制御信号B,B′にて制御する。
上記可変インピーダンス12は、発振開始直後等の発振
振幅が小さい時に帰還形発振回路13の一巡利得を十分大
きくすることができ、発振回路の立ち上がり特性が良好
になる。
振幅が小さい時に帰還形発振回路13の一巡利得を十分大
きくすることができ、発振回路の立ち上がり特性が良好
になる。
以上２つの実施例で説明したが、この発明は、単なる
発振回路への応用にとどまらず、例えば第３図で、振幅
基準信号Ｃとして信号源から信号を与えることにより、
発振出力を振幅変調して取出すことができる。また、信
号Ｃを操作することにより、発振を止めることもでき
る。
発振回路への応用にとどまらず、例えば第３図で、振幅
基準信号Ｃとして信号源から信号を与えることにより、
発振出力を振幅変調して取出すことができる。また、信
号Ｃを操作することにより、発振を止めることもでき
る。
また、フィルタ回路11は、積分回路を用いたが、この
他のフィルタ回路、例えばバンドパスフィルタとgm回路
を組み合わせたものが考えられる。
他のフィルタ回路、例えばバンドパスフィルタとgm回路
を組み合わせたものが考えられる。
［発明の効果］ 以上説明したようにこの発明によれば、歪みが少なく
略正弦波で発振するので、発振周波数の精度が高く、電
圧−周波数の直線性も良好となるという効果がある。
略正弦波で発振するので、発振周波数の精度が高く、電
圧−周波数の直線性も良好となるという効果がある。
第１図はこの発明に係る発振回路の一実施例を示す構成
図、第２図は第１図の実施例の具体例を示す構成図、第
３図は振幅制御方法の一例を説明する構成図、第４図は
第３図を詳述する構成図、第５図はこの発明の他の実施
例を示す構成図、第６図はこの発明の基礎となった発振
回路を示す構成図である。 11……フィルタ回路、12……可変インピーダンス回路、
13……帰還形発振回路、14……帰還線路、Ａ……周波数
制御信号、Ｂ……振幅制御信号、Ｃ……振幅基準信号、
21,22,25……相互コンダクタンス回路、23,24……コン
デンサ。
図、第２図は第１図の実施例の具体例を示す構成図、第
３図は振幅制御方法の一例を説明する構成図、第４図は
第３図を詳述する構成図、第５図はこの発明の他の実施
例を示す構成図、第６図はこの発明の基礎となった発振
回路を示す構成図である。 11……フィルタ回路、12……可変インピーダンス回路、
13……帰還形発振回路、14……帰還線路、Ａ……周波数
制御信号、Ｂ……振幅制御信号、Ｃ……振幅基準信号、
21,22,25……相互コンダクタンス回路、23,24……コン
デンサ。
Claims (1)
- 【請求項１】相互コンダクタンス回路および該回路の出
力端子と基準電位点との間に接続された容量により構成
されたフィルタ回路を、相互コンダクタンス回路同士の
出力端子と入力端子とを接続することで少なくとも２段
縦続接続し、最終段の前記フィルタ回路の相互コンダク
タンス回路の出力端子を、帰還路を介して初段の前記フ
ィルタ回路の相互コンダクタンス回路の入力端子に接続
して発振可能に構成した帰還形発振回路と、 上記帰還形発振回路の帰還路に接続して前記帰還形発振
回路の一巡利得を制御する可変インピーダンス回路とを
具備し、 上記可変インピーダンス回路のインピーダンスを制御す
ることによって発振振幅を制御するようにしたことを特
徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17963789A JP2963697B2 (ja) | 1989-07-11 | 1989-07-11 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17963789A JP2963697B2 (ja) | 1989-07-11 | 1989-07-11 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0344102A JPH0344102A (ja) | 1991-02-26 |
| JP2963697B2 true JP2963697B2 (ja) | 1999-10-18 |
Family
ID=16069250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17963789A Expired - Lifetime JP2963697B2 (ja) | 1989-07-11 | 1989-07-11 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963697B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100521311B1 (ko) * | 1997-07-31 | 2007-11-02 | 삼성전자주식회사 | 이득 조정이 가능한 발진 회로를 구비한 반도체 장치 |
| JP4541606B2 (ja) * | 2001-08-15 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | チューニング回路 |
-
1989
- 1989-07-11 JP JP17963789A patent/JP2963697B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344102A (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489878A (en) | Current-controlled quadrature oscillator based on differential gm /C cells | |
| JPH10173482A (ja) | フィルタ回路 | |
| JPH0879068A (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
| JP2001119269A (ja) | ９０度移相器 | |
| JP2963697B2 (ja) | 発振回路 | |
| KR940007972B1 (ko) | 가변 주파수 발진 회로 | |
| KR0146364B1 (ko) | 주파수 변조기 | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| JPS585594B2 (ja) | 整流回路 | |
| JPH09500254A (ja) | 制御回路を備える可調整抵抗装置 | |
| JPS62145902A (ja) | 可変周波数発振回路 | |
| JPH051646B2 (ja) | ||
| US4560957A (en) | Oscillator fine tune circuit | |
| JPH03192904A (ja) | 可変周波数発振器回路 | |
| JP2600479B2 (ja) | 電圧制御発振器 | |
| JP3081418B2 (ja) | フィルタの自動調整回路 | |
| JPH0635546Y2 (ja) | 周波数制御回路 | |
| JPH0537528Y2 (ja) | ||
| JPH0542846B2 (ja) | ||
| JPH0339948Y2 (ja) | ||
| JPS6374301A (ja) | 周波数制御回路 | |
| JPH0787333B2 (ja) | アクテイブフイルタ | |
| JPH04122110A (ja) | 並列負帰還マイクロ波半導体多段増幅器 | |
| JPH03121610A (ja) | フィルタ回路 | |
| JPH01261904A (ja) | 信号増巾回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090806 |
|
| EXPY | Cancellation because of completion of term |