JP2960422B2 - オーデイオ信号のレベル調整用の回路装置 - Google Patents

オーデイオ信号のレベル調整用の回路装置

Info

Publication number
JP2960422B2
JP2960422B2 JP63232762A JP23276288A JP2960422B2 JP 2960422 B2 JP2960422 B2 JP 2960422B2 JP 63232762 A JP63232762 A JP 63232762A JP 23276288 A JP23276288 A JP 23276288A JP 2960422 B2 JP2960422 B2 JP 2960422B2
Authority
JP
Japan
Prior art keywords
mos
circuit
differential amplifier
circuit device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63232762A
Other languages
English (en)
Other versions
JPH01101710A (ja
Inventor
フリードリツヒ・シユミツツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DOITSUCHE TOMUSON BURANTO GmbH
Original Assignee
DOITSUCHE TOMUSON BURANTO GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DOITSUCHE TOMUSON BURANTO GmbH filed Critical DOITSUCHE TOMUSON BURANTO GmbH
Publication of JPH01101710A publication Critical patent/JPH01101710A/ja
Application granted granted Critical
Publication of JP2960422B2 publication Critical patent/JP2960422B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/24Frequency-independent attenuators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/02Manually-operated control
    • H03G3/04Manually-operated control in untuned amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、オーディオ増幅器に供給される入力電圧を
分割するための抵抗チェーンと、第1および第2のC−
MOSスイッチを有し、前記スイッチは各制御入力側でも
って並列に接続されており、前記スイッチの各出力側
は、差動増幅器のそれぞれ1つの入力側に接続されてお
り、該差動増幅器の出力側からは有効信号が取り出し可
能であり、前記抵抗チェーンのタップは第1のC−MOS
スイッチの出力側に段階的に導通接続可能である、オー
ディオ信号のレベル調整を行うための回路装置に関す
る。
従来の技術 この種の、MOS−FET回路またはC−MOS−FET回路によ
り構成された装置は公知であり、例えばオーデイオ増幅
器において音量の調整のために用いられる。この種の装
置のカスケード形式の直列接続により粗調整および微調
整を、任意の幅の例えば2dbのステツプで行なわれる0
〜−110dbのレベル調整を行なうことができる。しかし
使用されるC−MOSスイツチが、レベル変化中に明瞭に
聴き取れるクリツク雑音を生ずるという欠点を有する。
この種の雑音の発生は種々の原因を有する。集積回路技
枝術で構成されるC−MOSスイツチは例えばBCD−コード
において制御される電界効果トランジスタ(FET)から
形成されるが、このFETは制御されるゲートとソース−
ドレイン区間との間に、回避できない容量結合を有す
る。このスイツチは、制御コードを10進コードへデコー
デイングする論理回路間の容量も有する。3つの入力の
場合は例えば1アウト オブ 8論理(ワン アウト
オブ エイト コード)が用いられ、2つの入力の場合
は1アウト オブ4論理(ワン アウト オブフオア
コード)が用いられる。作動電圧線路とアースとの間の
不所望の容量により信号路への結合も生ずる。ステツプ
形式でのレベル調整の場合にその都度にニードルパルス
がスイツチの作動電圧の大きさで現われる。このニード
ルパルスの持続時間がわずかミリセカンド範囲にある時
でも、このニードルパルスはオーデイオ増幅器の低域通
過作用によりならびに聴覚ひ心理により、変化の各ステ
ツプの場合の明瞭なクリツクに形成されて聞えてしま
う。
発明の解決すべき問題点 本発明の課題は、明細書導入部で述べた回路からこの
妨害となるクリツク雑音を除去することである。
問題点を解決するための手段 この課題は請求項1に示された本発明の構成により解
決されている。
実施例の説明 次に本発明の実施例を図面を用いて説明する。
増幅されるべきかつ調整されるべき入力信号Ueは演算
増幅器OP1の入力側へ導びかれる。このOP1の出力側O1か
ら結合コンデンサCK1を介して抵抗チエーンRK1がアース
へ接続されている。この抵抗チエーンRK1はC−MOS回路
IC1の入力側e1,1〜e1,8へ導びかれている。このIC1は例
えば3つの制御入力側A,BおよびCを有しており、これ
らのA,B,CはBCD符号で入力側e1,1〜e1,8を順次に出力側
a1へ接続する。結合コンデンサCK2を介して、出力側a1
から取り出された信号が演算増幅器OP2を介してそれの
出力側O2へ達する。この前述の回路は公知である。上述
の容量結合に起因して演算増幅器OP2の出力側O2に、有
効信号のほかに障害ニードルパルスも送出される。
次に本発明の課題を解決するための回路補完部を示
す。
C−MOS回路IC1に並列に第2のC−MOS回路IC2が接続
されている。このIC2はその入力側e2,1〜e2,8が抵抗チ
エーンRK2と接続されている。演算増幅器OP1の出力側O1
から取り出された出力信号は、反転段INVおよび結合コ
ンデンサCK3を介して、C−MOSスイツチIC2の入力側e2,
1へ達する。出力側a2から信号が結合コンデンサCK4を介
して演算増幅器OP3の入力側へ達する。C−MOSスイツチ
IC2の制御入力側はC−MOSスイツチIC1の制御入力側A,
B,Cへ並列に接続されている。演算増幅器OP2の出力OPお
よび演算増幅器OP3の出力側O3が、差動増幅器OP4の各入
力側へ接続されており、それの出力側O4から障害の除去
された有効信号Uaが取り出される。
次にこの回路の動作を図1に基づいて以下に説明す
る。
有効信号Ueは、第1のC−MOS回路IC1の入力側e1.1〜
1.8の1つから差動増幅器OP4の非反転入力側(+)に供
給される。さらに同じ有効信号が、第1のC−MOS回路I
C1と同じ構造と機能を備えた第2のC−MOS回路IC2に供
給されるが、この場合は反転段INVを介して差動増幅器O
P4の反転入力側(−)に供給される。このことは、差動
増幅器OP4の非反転入力側(+)に供給される第1の極
性の有効信号と、差動増幅器OP4の反転入力側(−)に
供給される逆極性の第2の有効信号とが打ち消し合わな
いことを意味する。但しこれらの有効信号は加算され、
以下の式で表されるように振幅を倍増した有効信号Uaと
なる。
1−(−1)=2 つまりこのことは、有効信号が入力側Eから差動増幅
器OP4へ振幅を増加(2倍)させて通過することを意味
する。
一方第1のC−MOS回路IC1における入力側e1.1〜1.8
間のスイッチング過程と、第2のC−MOS回路IC2におけ
る入力側e2.1〜2.8間のスイッチング過程のために、ニ
ードルパルスの形態で同じような障害パルスも発生す
る。しかしながらこれらの障害パルスは反転段INVの下
流側で発生するので、これらの障害パルスはこの反転段
INVによる作用を受けない。このことは、これらの障害
パルス、すなわち演算増幅器OP2から差動増幅器OP4の非
反転入力側(+)への障害パルスと、演算増幅器OP3か
ら差動増幅器OP4の反転入力側(−)への障害パルスが
同一の振幅と極性であることを意味する。さらにこのこ
とは差動増幅器OP4の作動によってこれらの障害パルス
が打ち消されること、もしくは以下の式で表されるよう
に補償されることを意味する。
1−(+1)=0 換言すれば、有効信号Ueは、結果的に反転なしで全回
路を通過する(反転段INVの反転と差動増幅器OP4の反転
は相互に打ち消される)。それに対して障害パルスは、
差動増幅器OP4での反転を伴って回路を通過する(反転
段INVはこのパルスには作用しない)。そのため前記障
害パルスは差動増幅器OP4で打ち消される。回路IC1およ
びIC2からの障害パルスは、入力側A,BおよびCにおける
同時のかつ同じデイジタル制御により、同期してかつ同
位相で生ずる。これらの障害パルスは差動増幅器OP4に
より補償されて出力側O4には現われない。これに対して
差動増幅器OP4は有効信号に対しては影響を与えない、
何故ならば有効信号は逆位相で入力側へ達するからであ
る。2つの増幅器の並列接続によりさらにS/N比が少く
とも3dbは改善される。
障害の補償は、回路IC1およびIC2が正確に同じ障害量
を生ぜさせる時にだけ最適である。しかしこのことは、
この回路が例えば著しく異なる費用からまたは異なるメ
ーカにより製作される時は、必ずしも保証されない。そ
のため本発明の改善された構成は、両方の回路IC1およ
びIC2が同じチツプ上に設けられている時に得られる。
この回路を第2図が示されており、この場合、第1図と
同じ記号が用いられている。この実施例において回路IC
3は2つの制御入力側AおよびBを有し、入力側e1,1〜e
1,4と入力側e2,1〜e2,4との間の抵抗チエーンRK1および
RK2が、各4つの抵抗から形成されている。この種の回
路のカスケード形式の直列接続によりレベル調整の同じ
量を得ることができる。
第3図は前述の障害パルスを除去するための別の構成
を示す。第3図の上半部は前述の第2図に相応するが、
下半部において入力側e2,1〜e2,4が演算増幅器OP4の出
力側O4を、a2を介してその反転入力側へ接続する。この
場合、有効信号は、演算増幅器OP2,OP3および反転段INV
を節約したため良好なS/N比は無視されて差動増幅器OP4
の一方の入力側へだけ達する。
C−MOSスイツチIC1,IC2およびIC3は、種々のメーカ
ーから提供されるMC4051,4052および14097型とされる。
発明の効果 本発明により、C−MOSスイツチ(マルチプレクサ)
を用いたオーデイオ信号のレベル調整において調整過程
中の、デイジタル制御信号の有効信号路への侵入により
生ずる容量結合に起因するクリツク雑音を回避できる構
成が提供される。
【図面の簡単な説明】
第1図は本発明の第1実施例の回路図、第2図は第2実
施例の回路図、第3図は第3実施例の回路図をそれぞれ
示す。 OP1,OP2,OP3,OP4……演算増幅器、IC1,IC2,IC3……C−
MOS回路、INV……反転段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03G 1/00 - 3/18

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】オーディオ増幅器に供給される入力電圧を
    分割するための抵抗チェーン(RK1)と、第1および第
    2のC−MOSスイッチ(C−MOS)を有し、前記スイッチ
    は各制御入力側(A,B,C)でもって並列に接続されてお
    り、前記スイッチの各出力側(a1,a2)は、差動増幅器
    (OP4)のそれぞれ1つの入力側に接続されており、該
    差動増幅器(OP4)の出力側(O4)からは有効信号が取
    り出し可能であり、前記抵抗チェーン(RK1)のタップ
    は第1のC−MOSスイッチの出力側(a1)に段階的に導
    通接続可能である、オーディオ信号のレベル調整を行う
    ための回路装置において、 第2のC−MOSスイッチの入力側が差動増幅器(OP4)の
    出力側に接続されていることを特徴とする、オーディオ
    信号のレベル調整用の回路装置。
  2. 【請求項2】前記2つのC−MOSスイッチ(IC1,IC2)
    は、唯一つの集積回路にまとめられている、請求項1記
    載の回路装置。
JP63232762A 1987-09-19 1988-09-19 オーデイオ信号のレベル調整用の回路装置 Expired - Fee Related JP2960422B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3731643.5 1987-09-19
DE19873731643 DE3731643A1 (de) 1987-09-19 1987-09-19 Schaltungsanordnung zur pegeleinstellung von audiosignalen

Publications (2)

Publication Number Publication Date
JPH01101710A JPH01101710A (ja) 1989-04-19
JP2960422B2 true JP2960422B2 (ja) 1999-10-06

Family

ID=6336449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63232762A Expired - Fee Related JP2960422B2 (ja) 1987-09-19 1988-09-19 オーデイオ信号のレベル調整用の回路装置

Country Status (6)

Country Link
US (1) US4888496A (ja)
EP (1) EP0308628A3 (ja)
JP (1) JP2960422B2 (ja)
KR (1) KR0133868B1 (ja)
DE (1) DE3731643A1 (ja)
DK (1) DK518388A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3929890A1 (de) * 1989-09-08 1991-03-14 Telefunken Electronic Gmbh Schaltung zur signalverarbeitung symmetrischer signale
DE3930068A1 (de) * 1989-09-09 1991-03-21 Rheydt Kabelwerk Ag Informationsuebertragungssystem
IT1249299B (it) * 1991-04-30 1995-02-22 Sgs Thomson Microelectronics Circuito integrato con componenti passivi trimmabili
US5233309A (en) * 1992-01-09 1993-08-03 Analog Devices, Inc. Programmable gain amplifier
JPH05315868A (ja) * 1992-05-14 1993-11-26 Pioneer Electron Corp ボリューム装置
US5742204A (en) * 1996-02-29 1998-04-21 Harris Corporation Digitally programmable differential attenuator with tracking common mode reference
ID19364A (id) * 1996-09-25 1998-07-02 Thomson Brandt Gmbh Mereproduksi atau alat perekaman untuk mereproduksi, atau perekam, suatu medium perekam optikal
DE19639216A1 (de) * 1996-09-25 1998-03-26 Thomson Brandt Gmbh Wiedergabe- oder Aufzeichnungsgerät zum Lesen oder Bespielen eines optischen Aufzeichnungsträgers mit einer Schaltung zum Unterdrücken von Jaulgeräuschen sowie Verfahren dazu
CN100533240C (zh) * 2001-04-06 2009-08-26 索尼公司 光控制装置和成像装置
EP1652020B1 (en) * 2003-08-04 2008-02-13 Indian Space Research Organisation A control circuit for diode based rf circuits
US7519190B2 (en) * 2005-04-18 2009-04-14 Princeton Technology Corporation Circuit for reducing pulse noise caused at switching of an analog audio processing circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1385410A (en) * 1972-08-10 1975-02-26 Micro Consultants Ltd Signal sampling
US3819953A (en) * 1972-11-22 1974-06-25 Gen Electric Differential bucket-brigade circuit
JPS5711511A (en) * 1980-06-25 1982-01-21 Pioneer Electronic Corp Digital control type variable attenuator
NL8100033A (nl) * 1981-01-07 1982-08-02 Philips Nv Signaaloverdrachtsinrichting met een in stappen instelbare overdrachtskarakteristiek.
JPS6028310A (ja) * 1983-07-26 1985-02-13 Nec Corp 電子ボリユ−ム
IT1215237B (it) * 1985-02-20 1990-01-31 Ates Componenti Elettron Attenuatore a basso rumore ed elevata stabilita'termica,di tipo integrabile
JPS6268311A (ja) * 1985-09-20 1987-03-28 Matsushita Electric Ind Co Ltd 電子ボリユ−ム回路

Also Published As

Publication number Publication date
US4888496A (en) 1989-12-19
DK518388D0 (da) 1988-09-16
KR890005981A (ko) 1989-05-18
KR0133868B1 (ko) 1998-04-23
DE3731643A1 (de) 1989-03-30
DK518388A (da) 1989-03-20
EP0308628A2 (de) 1989-03-29
JPH01101710A (ja) 1989-04-19
EP0308628A3 (de) 1991-01-09

Similar Documents

Publication Publication Date Title
JP2960422B2 (ja) オーデイオ信号のレベル調整用の回路装置
EP0362935B1 (en) Drain-biassed transresistance device
KR100204180B1 (ko) 모놀리식 집적 차동 증폭기
JPS6028310A (ja) 電子ボリユ−ム
US3908172A (en) Circuit arrangement for influencing frequency response by electronic means, in particular electronic tone control circuit
JPH07508620A (ja) プログラマブル利得増幅器
NL8204871A (nl) Versterker met regelbare versterking, meer in het bijzonder inrichtingen voor het verbeteren van zulk een versterker.
EP0726652A1 (en) Linear tunable Gm-C integrator
FR2749453A1 (fr) Filtre audio analogique pour frequences aigues
KR950010337A (ko) 전자회로
US4731590A (en) Circuits with multiple controlled gain elements
KR970077955A (ko) 모놀리식 집적 발진 회로를 구비한 디지탈 방식으로 조절가능한 수정 발진기
DE69319553T2 (de) Eintakt-in-Gegentakt-Umwandler
EP0448142A2 (en) Switched capacitor filter circuit
KR850000772B1 (ko) 저역통과 특성의 증폭기 장치
US3824413A (en) Analog feedback frequency responsive circuit
EP0026639A2 (en) Clock recovery network
KR100785533B1 (ko) 차동 쌍의 트랜스컨덕턴스를 축퇴시키는 축퇴 수단이 제공되는 차동 쌍과 보조 회로를 포함하는 전자 회로
US5343197A (en) Digital-to-analog converter
US4476448A (en) Switched capacitor high-pass filter
KR900005654Y1 (ko) 저역통과 필터의 통과 대역 조절회로
US5229734A (en) Filter with adjustable edge steepness
JPS5668022A (en) Active filter
JPH04213211A (ja) 電圧に制御される抵抗をもった回路
JPH0512884B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees