KR850000772B1 - 저역통과 특성의 증폭기 장치 - Google Patents

Abstract

내용 없음.

Description

저역통과 특성의 증폭기 장치

제1도는 본 발명을 실시한 자동증폭기의 일부분의 구성을 도시한 개요도.

제2도는 제1도의 차동증폭기의 변형된 일부분의 구성도를 도시한 개요도.

제3도는 본 발명의 차동증폭기와 함께 사용하는데 적합한 타이밍(timing) 펄스발생기의 개요도.

제4도는 본 발명을 실시한 차동증폭기의 구성도.

저역통과 특성을 갖는 차동증폭기들은 본 분야에 널리 공지되어 있으며, 처리되는 신호의 주파수, 위상, 진폭 및 직류레벨등과 같은 파라메터(parameter)들을 조절하기 위하여 궤환제어시스템내에 흔히 사용된다.

많은 양의 고주파수 잡음을 수반할 수 있는 저주파수 신호들을 증폭하기 위하여 종래의 차등증폭기가 사용될시에는 중요한 문제가 발생된다. 예를들어 저역통과 특성을 얻도록 밀러효과를 이용하는 형태의 증폭기에 있어서, 입력 신호가 증폭기 응답시간보다 작은 펄스폭 즉 지속 기간을 갖는 큰 진폭 임펄스 잡음성분을 포함할 경우 한개 이상의 단들이 포화될 수 있다. 저역통과 특성을 얻도록 신호를 미리 여파시키는 것은 매우 낮은 저파수절점(break point)을 필요로하는 비실용적인 소자값을 유발시키며 증폭기내에서 발생된 잡음을 억제시키지 못한다. 나중에 여파시키는 것은 증폭기 내에서 발생된 잡음을 억제는 하지만 일반적으로 입력신호에 잡음성분들이 나타날 때 증포기포화를 방지할 수 없다.

본 발명은 내부적으로 발생된 잡음이 억제되어 매우 낮은 저주파수절 점들이 실용적인 소자값으로 실현될 수 있으며 고주파수 입력잡음 성분들이 나타날때 실제로 증폭기가 포함되지 않는등의 저역통과 특성을 갖는 차등증폭기에 대한 요구를 충족시키는 것에 관한 것이다.

본 발명에 따르면, 전압폴로워(voltage follwer)의 압력을 캐패시터를 통한 기준전위점에 접속시키며, 2개의 입력단자들 양단에 또 다른 캐패시터를 교대로 접속시키며 상호 배타적인 시간 주기동안 전압폴로워와 병렬로 또 다른 캐패시터를 접속시키기 위한 신호 콘덕터(signal conductor)가 제공괸다.

본 발명의 또 다른 견지에 의하면, 전압폴로워는 오프셀 전압을 나타내는 형태의 것이며 오프셀을 상쇄시키기 위하여 차동 모드 전압성분(differential mode voltage component)을 증폭기 입력신호에 부가하기 위한 장치가 제공된다.

본 발명은 각각의 참조번호들이 해당소자들을 지시하고 있는 첨부된 도면을 참조하여 더욱 상세히 설명하겠다.

제1도에 있어서, 증폭기(10)는 1보다 크지 않은 전압이득을 갖는 전압폴로워이다. 증폭기(10)는 예를들어 단일 이득 비반전 연산증폭기, 에미터폴로워 캐이트 폴로워 또는 소스폴로워일 수 있다. 양호하게는 본 실시예에 있어서 증폭기(10)는 오프셀 상보 종속 소스폴로워 또는 에미터 폴로워일 수 있다. 널리 공지된 이러한 전압폴로워들에 있어서, 한 도전성 형태의 전압폴로워 트랜지스터의 출력은 반대도 전성 형태(예를들어 PNP 공동 콜렉터단을 뒤따르는 즉 계속되는 종속접속 NPN 공동콜렉터단)의 전압폴로워트랜지스터의 입력에 인가시키므로써, 실제상의 오프셀이 없어질 수 있다.

전압폴로워(10)의 입력은 캐패시터(12)를 통하여 기준전위점(접지)에 접속되며 출력단자(14)에 또한 접속한다. 출력단자(14)를 전압폴로워(10)의 입력단자에 접속시키는 목적은 전압폴로워(10)에 의하여 나타날 수 있는 소정의 오프셋전압 성분과 상관없는 캐패시터(12)의 충전상태에 비례하는 출력신호를 제공하는 것이다. 또한 다른 방도로는 점선으로 표시된 바와 같이, 선택적으로 선택출력단자(16)를 폴로워(10)의 출력을 접속시키므로써는 캐패시터(12)의 충전상태에 비례하는 출력신호가 차동증폭기로부터 유출될 수 있다. 이러한 방법으로 출력 신호를 유출하는 것은 다음 부하들을 구동하기 위한 낮은 소스임피스던스를 제공하는 장점을 갖는다.

캐패시터(12)는 두개의 위상타이밍 펄스발생기(29)에 의하여 제어되는 2개의 단일극 2중 연결스위치들 (26 및 28)을 포함하는 스위칭 장치와 또 다른 캐패시터(24)에 의하여 반전(20) 및 비반전(22) 입력단자들 양단에 인가된 입력 신호의 차동모드 성분에 비례하여 전하를 수용한다. 스위치(26)는 발생기(29)에 의하여 제공된 위상1(Φ1)신호에 응답하여 캐패시터(24)의 상부판을 반전압입력단자(20)에 접속시키도록 배열되며 또한 발생기(29)의 위상2(Φ2) 신호에 응답하여 캐패시터(24)의 상부판을 증폭기(10)의 출력에 접속시키도록 배열된다. 스위치(28)는 Φ1에 응답하여 캐패시터(24)의 하부판을 증폭기 비반전 입력단자(22)에 접속시키도록 배열되며 또한 Φ₂에 응답하여 캐패시터(24)의 하부판을 전압폴로워(10)의 입력에 접속시키도록 배열된다. 발생기 위상들 Φ1 및 Φ2는 겹치지 않는다. 즉 이들은 상호 배타적인 시간주기들 동안만 나타난다.

작동에 있어서, 스위치들(26 및 28)은 캐패시터를 차동증폭기의 반전(20) 입 력단자(22)들 양단에 선택적으로 접속시키며 그리고 상호 배타적인 시간주기들 동안 캐패시터(24)를 전압폴로워와 병렬로 접속시킨다. Φ₁이 나타타는 주기동안 캐패시터(24)는 단자들(20 및 22)양단에 인가된 입력신호의 차동모드성분에 비례하여 전하를 수용한다. Φ₂가 나타나는 주기동안 전압폴로워(10)와 병렬인 캐패시터(24)의 접속은 캐패시터(24)의 전하가 캐패시터(12)로 전달되도록 하는 정궤한 효과를 유발하여 차동모드 전압과 캐패시터들(24 및 12)값이 비에 비례하는 단자(14)(또는 16)에서의 출력전압의 변화를 증가시킨다. 입력 신호의 차동모드 성분이 0이고 공통모드 성분만이 나타날때 캐패시터(24)는 Φ1주기동안 전하를 수용하지 않는다. 따라서 Φ2주기동안 캐패시터(12)에 전하가 전달되지 않으므로 공통모드 성분이 받아들이지 않는다.

제1도의 차등증폭기의 주파수 응답은 캐패시턴스비율과 스위칭주파수에 따르는 좋은 근사값인 아주 낮은 주파수 절점(래그 : lag)에 의하여 특징된다. 이것은 매우 낮은 주파수 절점들(및 Hz 또는 그 이하)이 큰 값의 저항들 또는 캐패시터들을 필요로 하지 않고 실현될 수 있다는 장점이 된다. 캐패시터(24)는 스위칭주파수 fs(Hz)와 곱해진 캐패시터값(Farads)의 상호적(精)에 조사할 수 있는 등가저항값 Re를 나타낸다.

앞서 언급한 것으로부터 Rf가 캐패시터(24)충-방전통로의 전체저항값일때 Re~Rt이며 폴로워(10)의 오프셋전압을 무시할 수 있다고 간단히 가정하면 제1도 차동증폭기에 대한 우세한 절점(래그)을 다음과 같이 어립잡을 수 있다.

여기서 f_e는 헤르츠로 표시된 절점주파수,

c_s는 헤르츠로 표시된 스위칭주파수

C₁₂는 파라드로 표시된 캐패시터(12)의 값

C₁₂는 파라드로 표시된 캐패시터(14)의 값

제1도의 차동증폭기의 개방루프 d. c. 전압이득은 폴로워(10)의 전압이득 함수이다. 특히,

A_v=f(1/1-A) (2)

여기서는 A_v는 차동모드 전압이득이며, A는 전압폴로워전압 이득이다.

방정식(2)로부터, 전압폴로워(10)의 전압이득이 1에 접근함에 따라 증폭기 전압 이득이 증가한다는 것을 주시해야 한다. 방정식(2)는 1보다 큰 전압플로워 이득에 대하여 적용할 수 없다. 이 경우에 있어서는, 증폭기가 작동할 수 없는 재생상태가 발생할 것이다. 따라서 증폭기(10)가 1보다 크지 않은 전압이득을 나타내는 것이 본 발명의 한 관점이다.

제1도에의 특징을 요약하면, 비교적 큰 값의 성분들을 요구함이 없이 매우 낮은 주파수 절점들이 실현될 수 있다. 이는 방정식(1)과 이로부터의 고찰에 따른 결과이다. 또 다른 특징은 전압폴로워(10)내에서 발생된 잡음성분들과 마찬가지로 입력신호에 나타나는 모든 잡음 성분들이 캐패시터(12)에의 하여제거 된다는 것이다. 전압폴로워(10)에로의 입력신호가 입력잡음 성분들을 제거하는 캐시패터(12)에 접속되었기 때문에, 입력잡음 성분들의 펄스폭 및 진폭에 관계없이 증폭기(10)가 포화되지 않는다.

제1도의 고찰에 있어서, 비교적 작은 즉 무시할 수 있는 오프셋전압을 나타내는 전압폴로워(10)를 가정하였다. 이러한 특성은 바람직하지만 본 발명의 장점들을 성취시키는데는 필수적인 것은 아니다. 전압폴로워(10)의 오프셋전압의 효과는 출력전압에 d.c. 오프셋을 유발할 것이다. 폴로워(10)의 오프셋이 바람직하지 못하는 경우에 있어서는, 제2도에 도시된 바와 같이, 동일 오프셋을 차동 모드성분의 형태로 입력신호에 부가시키므로서 본 발명의 또 따른 견지에서 오프셋전압의 효과를 무효화할 수 있다. 증폭기(30)의 입력이 단자(20)에 접속되고 증폭기(30)의 출력이 스위치(26)에 접속되도록 제2전압폴로워(30)을 반전입력자(20)과 스위치(26)사이의 회로통로에 접속시키므로써 오프셋이 무효로 된다.

제2도 실시예의 작동은 캐패시터(24)가 단자들(20 및 22)양단의 입력신호의 차동 모드 전압폴로워(30)의 오프셋전압을 뺀것과 같은 전압레벨로 충전되는 것을 제외하고는 제1도의 작동과 실제로 같다. 따라서 차동모드 성분이 0일때 캐패시터(24)가 Φ1주기동안 폴로워(30)의 오프셋 전압으로 충전되지만, 이 전압이 폴로워(10)의 오프셋전압과 같기 때문에 Φ2주기동안 전하가 캐패시터(12)에 전달되지 않으므로 출력전압은 폴로워(10)의 오프셋 전압과 무관하게 된다. 폴로오(30)의 오프셋이 폴로워(10)의 오프셋과 실제로 같도록 선택될때 오프셋이 최대로 보상된다. 특히 폴로워들(10 및 30)은 실제로 동일한 정바이어스 전류가 공급되는 실제로 동일한 장치로 구성된다.

제3도는 스위치들(26 및 28)을 제어하기 위한 겹치지 않는 타이밍펄스들을 발생시키는 양호한 방법을 도시한다. 제3도에 있어서 발진기(40)는 NOR게이트들(42 및 43)의 제각기 입력단자들에 정확하고 완전한 구형파 출력신호를 공급하는 위상분배기(41)에 구형파스위 칭신호를 공급하도록 접속된다. 제각기의 NOR게이트의 출력단자가 다른 게이트의 입력단자에 교차고 접속되므로 게이트가 동시에 구동되는 것을 방지하는 궤환이 제공된다. 따라서, 게이트들(42 및 43)의 출력단자들에서 제각기 산출 Φ1 된 Φ2 및신호들은 상호 배타적인 시간주기 동안 발생한다. 방정식(1)에 대하여 다시 언급하면, 발진기(40)의 주파수는 차동증폭기의 절점주파수 f_e를 제어하기 위하여 변화될 수 있다.

제4도는 N-채널 전개효과 트랜지스터들을 갖는 제2차동 증폭기의 양호한 실시예를 도시한다. 자체바이어스된 공핍형 트랜지스터 Q₆을 제외하고는, 다른 모든 트랜지스터는 증가형 장치들이다. 증폭기들 (10 및 30)은 소스(전압)폴로워들로 작동하는 트랜지스터들 Q₁및 Q₂가 접속된 공통드레인으로 구성된다. 트랜지스터 Q₁은그 게이트 전극에서 출력단자(14)에 접속되며 캐패시터(12)를 통하여 접지에 접속된다. Q₁및 Q₂의 트레인전극의 정극성작동 전위원 +V를 수신하기 위하여 공급전압단자(50)에 접속된다. 트랜지스터 Q₂의 게이트전극은 반전입력단자(20)에 접속된다. 양호하게는 트랜지스터들 Q₁및 Q₂는 같은 값의 소수전류에 대하여 값은 값의 게이트-소스전압, V_gs를 나타내기 위하여 정합된다. 이러한 방법에 있어서, 일정한 같은 값에서 정지 소스전류(quiesent source current)들을 조절하므로써 Q₁및 Q₂의 오프셋 전압의 균형을 맞출수 있다. 이러한 기능은 자체 바이어스된 공핍형 트랜지스터 Q₆에 의하여 조절된 출력전류가 공급되는 트랜지스터 Q₃-Q₅로 형성된 2중 출력전류 반사증폭기에 의하여 제공된다.

특히 트랜지스터들 Q₁및 Q₂의 소스전극들은 공통소스로 접속된 트랜지스터들 Q₄및 Q₅의 드레인 전극들에 제각기 접속된다. 트랜지스터 Q₄및 Q₅는 정합된 전달 콘덕턴스들을 갖도록 선택되며 이들의 게이트 전극의 노드(51)에 접속된다. 노드(51)에서의 전압은 노드(51)와 접지사이에 접속된 자체 바이어스 공통소스 접속 트랜지스터 Q₃에 의하여 조절된다. 공급단자(50)와 노드(51)사이에 접속된 자체 바이어스 공통소스 접속트랜지스터 Q₆을 통하여 정전류가 노드(51)에 공급된다. 트랜지스터들 Q₄및 Q₅가 정합된 전달 콘덕턴스들을 가지며 공통소자 Q₃에 의하여 조절된 소스전압과 같은 게이트를 가지기 때문에, 소스폴로워 트랜지스터 Q₁및 Q₂의 정지 소스 전류들이 정합할 것이므로 Q₁및 Q₂는 실제로 같은 값의 오프셋 전압을 나타낼 것이다. 제2도의 스위치(26)는 트랜지스터들 Q₂및 Q₂의 소스전극들 사이에 Q₇및 Q₈의 순서로 직렬로 접속되는 트랜지스터들 Q₇및 Q₈도 형통로에 의하여 제4도에 실시되어 있다. 스위치(28)는 비반전 입력단자(22)와 소스폴로워 트랜지스터 Q₁의 게이트전극 사이에 Q₉및 Q₁₀의 순서로 직렬로 접속된 트랜지스터들 Q₉및 Q₁₀도 형통로에 의하여 실시된다. 제2도에 있어서와 같이, 폴로워입력(Q₁게이트)은 증폭기 출력단자(14)에 접속되며 캐패시터(12)를 통하여 접지에 접속된다. 캐패시터(24)는 트랜지스터 Q₇및 Q₈도 형통로의 공동접속과트랜지스터 Q₁₀및 Q₉도 전통로의 공통접속 사이에 접속된다. 트랜지스터들 Q₇및 Q₉의 게이트 전극들에 타이밍펄스 발생기(29)의 Φ 출력을 인가시키므로써 그리고 트랜지스터들 Q₈및 Q₁₀의 게이트 전극에 Φ2출력을 인가시키므로써 트랜지스터 Q₇-Q₁₀이 제어된다. 제1도에 예에 있어서와 같이, 단자(14)로부터 오프셋이 없는 출력신호를 얻을 수 있으며 또는 다른 방도로는(점선으로 표시된 바와같이) 트랜지스터 Q₁의 소스전극에 접속된 낮은 출력임피던스가 요구되는 단자(16)로부터 출력신호를 얻을 수 있다.

제4도 회로의 일반적인 작동은 제2도에 대하여 앞서 설명된 작동과 대응한다. Φ1전압이 높을때 트랜지스터들 Q₇및 Q₉가 턴온되므로, 캐패시터(24)는 소스플로워 트랜지스터 Q₂의 게이트와 소스간의 전압보다 작은, 단자들(22 및 20)양단에 인가된 입력신호의 차동모드 신호 성분과 같은 전압레벨로 충전된다.

Φ₂전압이 높을때, 트랜지스터들 Q₈및 Q₁₀턴온하며 단지 입력신호의 차동 모드 성분에 기인하는 캐패시터(24)의 전하는 캐패시터(12)에 전달되어 차동모드 성분에 비례하는 출력전압이 변하며 트랜지스터들 Q₁및 Q₂의 오프셋 전압들(V_gs)에 실제로 무관하게 된다. Φ₁또는 Φ₂의 어느 것도 높지 않을 때 트랜지스터들 Q₇-Q₁₀모두가 오프되므로 캐패시터(24)는 입력단자들 및 폴로워트랜지스터 Q₁의 소스로부터 효과적으로 고립된다.

본 발명을 실시하는데 전계효과 트랜지스터들 보다는 바이폴라 트랜지스터들이 사용될 수 있으며 상대적인 작동전위들의 적당한 변화와 함께 도전성 형태가 바뀌어질 수 있다는 것을 알게될 것이다. 비록 트랜지스터들 Q₁및 Q₂에 대하여 공통으로 조절된 전류원이 도시되었지만 대신에 특정작용에 있어서 분리조절된 전류원들또는 조절되지 않은 전류원들이 이용될 수 있다. 또한 본 발명의 차동 증폭기들이 선형응답에 대하여 부방향이며 비선형 특성이 요구될 때 정방향인 적당히 응용한 궤환에 의하여 반전 및 비반전회에 사용될 수 있다는 것을 인지하게 될 것이다.

Claims (1)

1. 두개의 입력단자들과 제1 및 제2캐패시터들을 가진 저역통과 특성을 갖는 증폭기 장치에 있어서, 상기 제2캐패시터(12)를 통하여 기준 전위점(GND)에 접속된 입력단자를 갖는 전압폴로워(10)와 상호 배타적인 시간 주기동안 상기 제1 캐패시터(24)를 상기 전압 폴로워(10)와 병렬로 접속시키며 상기 제1 캐패시터(24)를 상기 2개의 입력단자들에 교대로 접속시키는 스윗카 장치를 포함하는 것을 특징으로 하는 저역통과 특성의 증폭기장치.

Images