JP2956557B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2956557B2 JP2956557B2 JP7324995A JP32499595A JP2956557B2 JP 2956557 B2 JP2956557 B2 JP 2956557B2 JP 7324995 A JP7324995 A JP 7324995A JP 32499595 A JP32499595 A JP 32499595A JP 2956557 B2 JP2956557 B2 JP 2956557B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- diode
- base layer
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 37
- 230000015556 catabolic process Effects 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000006378 damage Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 101800003230 Drosulfakinin-1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に縦型絶縁型半導体装置の破壊
耐量向上構造の半導体装置およびその製造方法に関す
る。
その製造方法に関し、特に縦型絶縁型半導体装置の破壊
耐量向上構造の半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】従来の半導体装置およびその製造方法に
ついて図６で説明する。図６に示すように、Ｎ型基板１
上にＮ型エピ２を成長させる。厚い酸化膜３を形成した
後、フォトリソグラフィにより窓開けを行いＰ型ウェル
層４の形成を行う。素子部の酸化膜を除去した後、ゲー
ト酸化膜５、ゲートポリシリコン６の形成を行う。フォ
トリソグラフィにより窓開けを行った後、ゲートポリシ
リコン６をマスクとしてＰ型ベース層７を形成する。そ
の後Ｐ＋ベース層８、Ｎ型ソース層９を形成する。層間
絶縁膜１０を全面に成長させた後、フォトレジストによ
り窓開けを行い、アルミ電極１２を形成し、最後に裏面
電極１３を形成する。
ついて図６で説明する。図６に示すように、Ｎ型基板１
上にＮ型エピ２を成長させる。厚い酸化膜３を形成した
後、フォトリソグラフィにより窓開けを行いＰ型ウェル
層４の形成を行う。素子部の酸化膜を除去した後、ゲー
ト酸化膜５、ゲートポリシリコン６の形成を行う。フォ
トリソグラフィにより窓開けを行った後、ゲートポリシ
リコン６をマスクとしてＰ型ベース層７を形成する。そ
の後Ｐ＋ベース層８、Ｎ型ソース層９を形成する。層間
絶縁膜１０を全面に成長させた後、フォトレジストによ
り窓開けを行い、アルミ電極１２を形成し、最後に裏面
電極１３を形成する。
【０００３】従来の半導体装置では、寄生トランジスタ
の誤動作による破壊が大きな問題となっており、このよ
うな問題を解決するために外周部にダイオード（深いＰ
型ウェル層４）を有する構造としていた。この構造に関
しては、特開昭５７−２０６０７３に記載されている様
に素子部より深く形成する必要があるものである。な
お、従来例についてＮｃｈタイプで説明を行っている
が、反対導電型を使ったＰｃｈタイプでも同様である。
の誤動作による破壊が大きな問題となっており、このよ
うな問題を解決するために外周部にダイオード（深いＰ
型ウェル層４）を有する構造としていた。この構造に関
しては、特開昭５７−２０６０７３に記載されている様
に素子部より深く形成する必要があるものである。な
お、従来例についてＮｃｈタイプで説明を行っている
が、反対導電型を使ったＰｃｈタイプでも同様である。
【０００４】
【発明が解決しようとする課題】この従来例では、素子
部のブレークダウン耐圧を上げるために外周ダイオード
部を素子部を深く形成することが重要となる。このため
半導体装置の耐圧はダイオード部で決定する。従来はダ
イオードの動作抵抗低減としてダイオード部にも素子部
と同じベース層を入れていたが、素子部の性能改善のた
めベースを浅くすると、ダイオード部の高濃度層も浅く
なってしまい、ダイオードの動作抵抗が大きくなってし
まう。この結果、半導体装置の破壊耐量が低下するとい
う問題点があった。本発明は半導体装置の形成されたダ
イオードの動作抵抗を低減し、素子の破壊耐量を向上さ
せるものである。
部のブレークダウン耐圧を上げるために外周ダイオード
部を素子部を深く形成することが重要となる。このため
半導体装置の耐圧はダイオード部で決定する。従来はダ
イオードの動作抵抗低減としてダイオード部にも素子部
と同じベース層を入れていたが、素子部の性能改善のた
めベースを浅くすると、ダイオード部の高濃度層も浅く
なってしまい、ダイオードの動作抵抗が大きくなってし
まう。この結果、半導体装置の破壊耐量が低下するとい
う問題点があった。本発明は半導体装置の形成されたダ
イオードの動作抵抗を低減し、素子の破壊耐量を向上さ
せるものである。
【０００５】
【課題を解決するための手段】本発明は、裏面に裏面電
極がある一導電型の半導体基板と、該半導体基板の表面
に形成された反対導電型のベース層と、該ベース層中の
前記半導体基板の表面に形成された一導電型のソース層
とを具備する素子を有する半導体装置であって、前記素
子が形成された素子部に隣接して外周ダイオード部があ
り、該外周ダイオード部のダイオードが前記半導体基板
の表面の穴の底に形成された反対導電型の拡散層で形成
され、前記半導体基板の裏面と前記拡散層の底との最短
距離が、前記裏面と前記ベース層の底との最短距離より
短く、前記半導体基板の表面の前記ベース層と前記穴の
底の前記拡散層とがアルミ電極で直接電気的に接続され
ることを特徴とする半導体装置である。また、本発明
は、一導電型の半導体基板の外周ダイオード部の表面に
穴を形成する工程と、前記外周ダイオード部の前記穴の
底に反対導電型の不純物を拡散して前記半導体基板との
間でダイオードを形成すると共に前記外周ダイオード部
に隣接する素子部の半導体基板の表面に選択的に前記不
純物を拡散してベース層を形成する工程と、前記ベース
層の表面及びと前記穴の底にある前記拡散層の表面とを
覆い電気的に接続するアルミ電極を形成する工程と、前
記半導体基板の裏面に裏面電極を形成する工程とを有す
ることを特徴とする半導体装置の製造方法である。
極がある一導電型の半導体基板と、該半導体基板の表面
に形成された反対導電型のベース層と、該ベース層中の
前記半導体基板の表面に形成された一導電型のソース層
とを具備する素子を有する半導体装置であって、前記素
子が形成された素子部に隣接して外周ダイオード部があ
り、該外周ダイオード部のダイオードが前記半導体基板
の表面の穴の底に形成された反対導電型の拡散層で形成
され、前記半導体基板の裏面と前記拡散層の底との最短
距離が、前記裏面と前記ベース層の底との最短距離より
短く、前記半導体基板の表面の前記ベース層と前記穴の
底の前記拡散層とがアルミ電極で直接電気的に接続され
ることを特徴とする半導体装置である。また、本発明
は、一導電型の半導体基板の外周ダイオード部の表面に
穴を形成する工程と、前記外周ダイオード部の前記穴の
底に反対導電型の不純物を拡散して前記半導体基板との
間でダイオードを形成すると共に前記外周ダイオード部
に隣接する素子部の半導体基板の表面に選択的に前記不
純物を拡散してベース層を形成する工程と、前記ベース
層の表面及びと前記穴の底にある前記拡散層の表面とを
覆い電気的に接続するアルミ電極を形成する工程と、前
記半導体基板の裏面に裏面電極を形成する工程とを有す
ることを特徴とする半導体装置の製造方法である。
【０００６】
【作用】本発明においては、ダイオード形成部に穴を開
けた後、ベース等の高濃度拡散を行うもので、これによ
り、ダイオード部を素子部より深く形成することがで
き、又ダイオードも高濃度かつ浅く形成されるため動作
抵抗が小さくなるものである。
けた後、ベース等の高濃度拡散を行うもので、これによ
り、ダイオード部を素子部より深く形成することがで
き、又ダイオードも高濃度かつ浅く形成されるため動作
抵抗が小さくなるものである。
【０００７】
【発明の実施の形態】本発明の半導体装置およびその製
造方法の実施例について図面を参照して説明する。
造方法の実施例について図面を参照して説明する。
【０００８】
【実施例１】図１（ａ）〜（ｃ）は、本発明の一実施例
による半導体チップの工程図の断面図を示している。な
お実施例１ではＮｃｈタイプを示しているが、反対導電
タイプであるＰｃｈでも同じ効果となる。まず、図１
（ａ）に示すように、Ｎ型半導体基板１上にＮ型エピ２
を成長させる。Ｎ型エピ２上に厚い酸化膜３を形成す
る。ダイオード部の厚い酸化膜３にフォトリソグラフィ
技術により窓開けを行う。
による半導体チップの工程図の断面図を示している。な
お実施例１ではＮｃｈタイプを示しているが、反対導電
タイプであるＰｃｈでも同じ効果となる。まず、図１
（ａ）に示すように、Ｎ型半導体基板１上にＮ型エピ２
を成長させる。Ｎ型エピ２上に厚い酸化膜３を形成す
る。ダイオード部の厚い酸化膜３にフォトリソグラフィ
技術により窓開けを行う。
【０００９】図１（ｂ）に示すように、フォトリソグラ
フィ技術により窓開けを行った後、酸化膜３、およびＮ
型エピ２をエッチングする。このときのＮ型エピ２のエ
ッチング量は１〜２μｍ程度が望ましい。その後、素子
形成部の厚い酸化膜３を除去し、ゲート酸化膜５、ゲー
トポリシリコン６の形成を行う。フォトリソグラフィ技
術により窓開けを行った後、ゲートポリシリコン６をマ
スクとしてＰ型ベース層７を形成する。このとき同時に
外周ダイオード部にもＰ型層が形成される。
フィ技術により窓開けを行った後、酸化膜３、およびＮ
型エピ２をエッチングする。このときのＮ型エピ２のエ
ッチング量は１〜２μｍ程度が望ましい。その後、素子
形成部の厚い酸化膜３を除去し、ゲート酸化膜５、ゲー
トポリシリコン６の形成を行う。フォトリソグラフィ技
術により窓開けを行った後、ゲートポリシリコン６をマ
スクとしてＰ型ベース層７を形成する。このとき同時に
外周ダイオード部にもＰ型層が形成される。
【００１０】図１（ｃ）に示すように、その後、ゲート
ポリシリコン６およびレジストをマスクとしてＰ＋ベー
ス層８、Ｎ型ソース層９の形成を行う。次に層間絶縁膜
１０を成長させた後フォトリソグラフィ技術により窓開
けを行い、コンタクト部１１を形成する。最後に上部ア
ルミ電極１２と裏面電極１３の形成を行う。このよう
に、外周部のダイオードは半導体基板に穴を掘って形成
するものである。そして半導体基板に穴を掘って形成す
るには、イオンエッチングにより、穴を形成し、その後
高濃度の拡散層を能動領域の拡散層形成と同時に行うも
のである。
ポリシリコン６およびレジストをマスクとしてＰ＋ベー
ス層８、Ｎ型ソース層９の形成を行う。次に層間絶縁膜
１０を成長させた後フォトリソグラフィ技術により窓開
けを行い、コンタクト部１１を形成する。最後に上部ア
ルミ電極１２と裏面電極１３の形成を行う。このよう
に、外周部のダイオードは半導体基板に穴を掘って形成
するものである。そして半導体基板に穴を掘って形成す
るには、イオンエッチングにより、穴を形成し、その後
高濃度の拡散層を能動領域の拡散層形成と同時に行うも
のである。
【００１１】次に、素子破壊について説明する。図３
に、外周ダイオード部と素子部を有する半導体装置の平
面図を示す。外周ダイオード部１５は、素子部１６をと
り囲む様に形成されている。このため素子耐圧は外周で
決定される。破壊における例として Ｌ 負荷回路を考
えると、回路のスイッチングにより、半導体装置がオフ
の状態でも半導体装置に電流が流れてしまう。この電流
は素子部およびダイオード部を流れる。本発明の半導体
装置の断面図および等価回路を図４に示す。素子部に流
れる電流は寄生トランジスタのベース電流となり過度な
電流が流れると寄生トランジスタがオン状態となり素子
部の電流集中が起こり、破壊に到る。このため素子部へ
の電流を押さえるためにもダイオード部の電流を大きく
する必要がある。
に、外周ダイオード部と素子部を有する半導体装置の平
面図を示す。外周ダイオード部１５は、素子部１６をと
り囲む様に形成されている。このため素子耐圧は外周で
決定される。破壊における例として Ｌ 負荷回路を考
えると、回路のスイッチングにより、半導体装置がオフ
の状態でも半導体装置に電流が流れてしまう。この電流
は素子部およびダイオード部を流れる。本発明の半導体
装置の断面図および等価回路を図４に示す。素子部に流
れる電流は寄生トランジスタのベース電流となり過度な
電流が流れると寄生トランジスタがオン状態となり素子
部の電流集中が起こり、破壊に到る。このため素子部へ
の電流を押さえるためにもダイオード部の電流を大きく
する必要がある。
【００１２】図５は、素子およびダイオード部のＶＤＳ
−ＩＤ特性を示す図で、耐圧と電流の関係を横軸にＶ
ＤＳ、縦軸にＩＤをとり、模式的に示す図である。イオ
ードの動作抵抗が高くなると素子部への電流が多くなり
トランジスタの導通しやすくなってしまう。ダイオード
耐圧を下げることでも素子への電流は低減できるが、半
導体装置の耐圧の下がってしまうため限界がある。この
ため、本発明のようにダイオード部に穴を開けることで
ダイオード部の実質的な拡散深さを低減し動作抵抗を下
げることが可能となる。これにより、寄生トランジスタ
の導通が起こりにくくなるため、破壊耐量の向上が可能
となる。このように、半導体基板にイオンエッチング等
の手法により穴を開け、その穴を介してダイオードを形
成する。これにより素子部ベースより深く拡散層を形成
し、さらに実質的なダイオード深さを低減することで、
半導体装置の特性を低下させることなく破壊耐量の低減
が可能となる。
−ＩＤ特性を示す図で、耐圧と電流の関係を横軸にＶ
ＤＳ、縦軸にＩＤをとり、模式的に示す図である。イオ
ードの動作抵抗が高くなると素子部への電流が多くなり
トランジスタの導通しやすくなってしまう。ダイオード
耐圧を下げることでも素子への電流は低減できるが、半
導体装置の耐圧の下がってしまうため限界がある。この
ため、本発明のようにダイオード部に穴を開けることで
ダイオード部の実質的な拡散深さを低減し動作抵抗を下
げることが可能となる。これにより、寄生トランジスタ
の導通が起こりにくくなるため、破壊耐量の向上が可能
となる。このように、半導体基板にイオンエッチング等
の手法により穴を開け、その穴を介してダイオードを形
成する。これにより素子部ベースより深く拡散層を形成
し、さらに実質的なダイオード深さを低減することで、
半導体装置の特性を低下させることなく破壊耐量の低減
が可能となる。
【００１３】
【実施例２】図２（ａ）〜（ｃ）は、本発明のもう一つ
の実施例による半導体チップの工程図の断面図を示して
いる。図２に示すように、Ｎ型半導体基板１上にＮ型エ
ピ２を成長させ、厚い酸化膜３を形成する。ダイオード
部の厚い酸化膜３にフォトリソグラフィ技術により窓開
けを行った後、酸化膜３およびＮ型エピ２をエッチング
する。その後、素子形成部の厚い酸化膜３を除去し、ゲ
ート酸化膜５、ゲートポリシリコン６の形成を行い、窓
開けを行った後ゲートポリシリコン６をマスクとしてＰ
型ベース層７を形成する。このとき同時に外周ダイオー
ド部にもＰ型層が形成される。その後、ゲートポリシリ
コン６およびレジストをマスクとしてＰ＋ベース層８、
Ｎ型ソース層９の形成を行う。次に層間絶縁膜１０を成
長させた後フォトリソグラフィ技術により窓開けを行
い、コンタクト部１１を形成する。最後に上部アルミ電
極１２と裏面電極１３の形成を行う。
の実施例による半導体チップの工程図の断面図を示して
いる。図２に示すように、Ｎ型半導体基板１上にＮ型エ
ピ２を成長させ、厚い酸化膜３を形成する。ダイオード
部の厚い酸化膜３にフォトリソグラフィ技術により窓開
けを行った後、酸化膜３およびＮ型エピ２をエッチング
する。その後、素子形成部の厚い酸化膜３を除去し、ゲ
ート酸化膜５、ゲートポリシリコン６の形成を行い、窓
開けを行った後ゲートポリシリコン６をマスクとしてＰ
型ベース層７を形成する。このとき同時に外周ダイオー
ド部にもＰ型層が形成される。その後、ゲートポリシリ
コン６およびレジストをマスクとしてＰ＋ベース層８、
Ｎ型ソース層９の形成を行う。次に層間絶縁膜１０を成
長させた後フォトリソグラフィ技術により窓開けを行
い、コンタクト部１１を形成する。最後に上部アルミ電
極１２と裏面電極１３の形成を行う。
【００１４】図２に示している第２の実施例では、ウェ
ットで連続的にエッチングすることで工数の削減を行っ
ている。又等方性のエッチングとなるため拡散層が均一
にできやすく安定した耐圧を得やすいという特徴を有す
る。
ットで連続的にエッチングすることで工数の削減を行っ
ている。又等方性のエッチングとなるため拡散層が均一
にできやすく安定した耐圧を得やすいという特徴を有す
る。
【００１５】
【発明の効果】以上説明したように本発明によれば、ダ
イオード部を穴を掘って形成することでダイオードの動
作抵抗を小さくすることが可能となり破壊耐量を向上で
きるという効果を有する。具体的には、実験によれば本
発明の構造を有することにより約５〜２０％の耐量向上
が確認されたもので半導体装置の破壊耐量向上に優れた
効果を奏するものである。
イオード部を穴を掘って形成することでダイオードの動
作抵抗を小さくすることが可能となり破壊耐量を向上で
きるという効果を有する。具体的には、実験によれば本
発明の構造を有することにより約５〜２０％の耐量向上
が確認されたもので半導体装置の破壊耐量向上に優れた
効果を奏するものである。
【図１】本発明の一実施例による工程断面図
【図２】本発明の第二の実施例による工程断面図
【図３】半導体装置の平面図
【図４】半導体装置の断面図および等価回路
【図５】素子およびダイオード部のＶＤＳ−ＩＤ特性
【図６】従来例による工程断面図
１ Ｎ型基板 ２ Ｎ型エピ ３ 厚い酸化膜 ４ Ｐ型ウェル層 ５ ゲート酸化膜 ６ ゲートポリシリコン ７ Ｐ型ベース層 ８ Ｐ＋ベース層 ９ Ｎ型ソース層 １０ 層間絶縁膜 １１ コンタクト部 １２ アルミ電極 １３ 裏面電極
Claims (2)
- 【請求項１】 裏面に裏面電極がある一導電型の半導体
基板と、該半導体基板の表面に形成された反対導電型の
ベース層と、該ベース層中の前記半導体基板の表面に形
成された一導電型のソース層とを具備する素子を有する
半導体装置であって、前記素子が形成された素子部に隣
接して外周ダイオード部があり、該外周ダイオード部の
ダイオードが前記半導体基板の表面の穴の底に形成され
た反対導電型の拡散層で形成され、前記半導体基板の裏
面と前記拡散層の底との最短距離が、前記裏面と前記ベ
ース層の底との最短距離より短く、前記半導体基板の表
面の前記ベース層と前記穴の底の前記拡散層とがアルミ
電極で直接電気的に接続されることを特徴とする半導体
装置。 - 【請求項２】 一導電型の半導体基板の外周ダイオード
部の表面に穴を形成する工程と、前記外周ダイオード部
の前記穴の底に反対導電型の不純物を拡散して前記半導
体基板との間でダイオードを形成すると共に前記外周ダ
イオード部に隣接する素子部の半導体基板の表面に選択
的に前記不純物を拡散してベース層を形成する工程と、
前記ベース層の表面及びと前記穴の底にある前記拡散層
の表面とを覆い電気的に接続するアルミ電極を形成する
工程と、前記半導体基板の裏面に裏面電極を形成する工
程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324995A JP2956557B2 (ja) | 1995-11-20 | 1995-11-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324995A JP2956557B2 (ja) | 1995-11-20 | 1995-11-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148577A JPH09148577A (ja) | 1997-06-06 |
| JP2956557B2 true JP2956557B2 (ja) | 1999-10-04 |
Family
ID=18171964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7324995A Expired - Lifetime JP2956557B2 (ja) | 1995-11-20 | 1995-11-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956557B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492735B2 (ja) | 2007-06-20 | 2010-06-30 | 株式会社デンソー | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218768A (ja) * | 1985-07-17 | 1987-01-27 | Tdk Corp | 高耐圧縦形半導体装置及びその製造方法 |
-
1995
- 1995-11-20 JP JP7324995A patent/JP2956557B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148577A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| JP3387563B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2002110978A (ja) | 電力用半導体素子 | |
| JP3069054B2 (ja) | 半導体デバイスのターミネーション構造およびその製法 | |
| JP5036130B2 (ja) | 自己整合した垂直ゲート半導体装置 | |
| JPH0626253B2 (ja) | 長さの短い拡散領域を含む半導体素子の製造方法 | |
| JP3198200B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| JP2004311547A (ja) | 縦形ｍｏｓトランジスタの製造方法 | |
| JPH03109775A (ja) | 絶縁ゲート型半導体装置 | |
| US6803317B2 (en) | Method of making a vertical gate semiconductor device | |
| JP2956557B2 (ja) | 半導体装置およびその製造方法 | |
| JP3113425B2 (ja) | 絶縁ゲート半導体装置およびその製造方法 | |
| JP3692684B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP3646343B2 (ja) | 半導体装置の製造方法 | |
| JPH10335660A (ja) | 半導体装置およびその製造方法 | |
| JPH0555594A (ja) | 縦型電界効果トランジスタ | |
| JP2000223708A (ja) | 半導体装置 | |
| JPH0690002A (ja) | トレンチ絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP7294097B2 (ja) | 半導体装置の製造方法 | |
| JPH0283982A (ja) | 電界効果型トランジスタ | |
| WO2024017136A1 (zh) | 一种半导体器件结构及其制备方法 | |
| JPH0618200B2 (ja) | ラテラルトランジスタ半導体装置の製造方法 |