JP2952882B2 - IC wafer and IC pass / fail identification method - Google Patents
IC wafer and IC pass / fail identification methodInfo
- Publication number
- JP2952882B2 JP2952882B2 JP1080333A JP8033389A JP2952882B2 JP 2952882 B2 JP2952882 B2 JP 2952882B2 JP 1080333 A JP1080333 A JP 1080333A JP 8033389 A JP8033389 A JP 8033389A JP 2952882 B2 JP2952882 B2 JP 2952882B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pass
- fail
- quality
- map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は整列して多数形成された区画毎に形成された
各ICの良否識別を効率的に行えるようにしたICウェハ及
びICの良否識別方法に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC wafer and an IC quality discrimination method capable of efficiently discriminating the quality of each IC formed for each of a large number of sections formed in a line. Things.
従来の技術 従来、ICチップを製造する工程においては、第４図に
示すように、ICウェハ11に整列して形成した多数の区画
のそれぞれにIC12を形成し、その後各IC12の電気的特性
の検査を行い、次いで検査結果が不良であったIC12上に
インクでマーキング13を行ったり、或いはスクラッチ
（かき傷）を付けたりし、その後の工程では各IC12毎に
マーキング13やスクラッチの有無を検出して良否の識別
を行い不良ICに対する不必要な加工を省略するようにし
ている。2. Description of the Related Art Conventionally, in a process of manufacturing an IC chip, as shown in FIG. 4, an IC 12 is formed in each of a large number of sections formed in alignment with an IC wafer 11, and thereafter, an electrical characteristic of each IC 12 is measured. Inspect and then mark or mark IC13 on the IC12 with a bad test result with ink, or in the subsequent process, detect the presence or absence of marking 13 or scratch for each IC12 Then, pass / fail is identified and unnecessary processing for the defective IC is omitted.
発明が解決しようとする課題 ところが、マーキングによる識別方法ではインクの飛
び取りによって良品のICも不良として処理することがあ
り、またスクラッチによる識別方法ではスクラッチの有
無を認識カメラで認識する際に見え難いことがあり、誤
認識を生ずる恐れがあるとともに、スクラッチによるゴ
ミが発生するという問題があった。また、後工程におい
て各ICの良否を識別する際に、IC毎にそれぞれのマーキ
ングやスクラッチを読み取る必要があり、そのために時
間を要し、効率上でも問題があった。Problems to be Solved by the Invention However, in the identification method based on marking, non-defective ICs may be treated as defective due to ink ejection, and in the identification method based on scratches, it is difficult to see when a recognition camera recognizes the presence or absence of scratches. In some cases, there is a problem that erroneous recognition may occur and dust is generated by scratching. Further, when the quality of each IC is determined in a post-process, it is necessary to read the markings and scratches of each IC, which requires time and has a problem in efficiency.
本発明は上記従来の問題点に鑑み、インクの飛び散り
やゴミの発生がなく、かつICの良否の識別をウェハ毎に
一括して行え、ウェハ単位で効率的にICの管理を行える
ICウェハ及びICの良否識別方法を提供することを目的と
する。In view of the above-mentioned conventional problems, the present invention eliminates the occurrence of ink splatters and dust, and can perform IC discrimination on a wafer-by-wafer basis, enabling efficient IC management on a wafer-by-wafer basis.
An object of the present invention is to provide an IC wafer and an IC identification method.
課題を解決するための手段 本発明のICウエハは、ICウエハ上のICが形成される領
域内の、特定した区画に、そのICウエハに形成された各
ICの良否を表示する良否表示部を形成するとともに、前
記良否判定部には、前記ICウエハ上に形成されたすべて
のICの配置状態を表示しているICの配置マップが形成さ
れている。また前記良否表示部のICの配置マップに、IC
の良否を対象となるICに対応する箇所にマーキングす
る。そしてこのICウエハに対して、良否判定部を読み取
ることにより、各ICの良否を一括して識別する方法であ
る。Means for Solving the Problems The IC wafer according to the present invention includes, in a specified section in an area where an IC is formed on the IC wafer, each of the IC wafers formed on the IC wafer.
In addition to forming a pass / fail display section for displaying pass / fail of the IC, the pass / fail determination section is provided with an IC layout map that displays a layout state of all the ICs formed on the IC wafer. Also, the IC placement map in the pass / fail display section includes the IC
Is marked at the location corresponding to the target IC. Then, a pass / fail judgment unit is read from this IC wafer, and pass / fail of each IC is collectively identified.
作用 本発明のICウェハによると、検査結果の各ICの良否を
このICウェハの１つの区画に形成された良否表示部にレ
ーザ光線等を用いてマーキングすることによって、各IC
の良否をこのICウェハ上にインクの飛散やスクラッチに
よるゴミの発生等のない状態で無駄なく的確に記録でき
る。According to the IC wafer of the present invention, the quality of each IC as a result of the inspection is marked on a pass / fail display portion formed in one section of the IC wafer by using a laser beam or the like.
Can be accurately recorded on the IC wafer without wasting without scattering of ink or generation of dust due to scratching.
また、前記良否表示部に、ICの配置マップを形成して
おくと、対象となるICに対応する箇所にマーキングする
ことによってそのICを特定して良否を表示でき、簡単に
各ICの良否を表示できる。Also, if an IC layout map is formed on the pass / fail display unit, the IC can be identified and displayed by marking the location corresponding to the target IC, and pass / fail of each IC can be easily determined. Can be displayed.
又、本発明のICの良否識別方法によると、上記の７よ
うにICウェハの１つの区画の良否表示部に各ICの良否
を、ICの配置マップや、各ICの良否をコード化して表示
するバーコード等を用いて記録しておき、後工程でこの
良否表示部の配置マップやバーコード等を読み取ること
によってICウェハの各ICの良否を一括して識別でき、各
ICの管理をICウェハ単位で行うことができ、効率的に各
ICを管理することができる。Further, according to the method for identifying the quality of an IC according to the present invention, the quality of each IC is displayed on the quality display section of one section of the IC wafer by coding the IC layout map and the quality of each IC as described in 7 above. The quality of each IC on the IC wafer can be collectively identified by reading the layout map and the barcode of the quality display section in a later process by using a barcode or the like to be recorded.
IC management can be performed for each IC wafer, and each
Can manage IC.
実 施 例 以下、本発明の一実施例を第１図及び第４図に基づい
て説明する。Embodiment An embodiment of the present invention will be described below with reference to FIGS. 1 and 4.
１はICウェハで、碁盤目状に整列して多数の区画が形
成されており、かつ１つの特定の区画を除いて各区画の
それぞれにIC2が形成されている。前記特定の区画はこ
のICウェハ１上の各IC2の良否を表示する良否表示部３
として設けられており、IC2の配置状態を示すIC配置マ
ップ４がアルミニウム膜からなるパターンにて形成され
ている。このパターンは、各IC2の形成工程におけるア
ルミニウム電極の形成工程で同時に形成することができ
る。Reference numeral 1 denotes an IC wafer in which a large number of sections are formed in a grid pattern, and IC2 is formed in each section except for one specific section. The specific section is a pass / fail display unit 3 for displaying pass / fail of each IC 2 on the IC wafer 1.
The IC arrangement map 4 indicating the arrangement state of the ICs 2 is formed in a pattern made of an aluminum film. This pattern can be formed simultaneously in the step of forming an aluminum electrode in the step of forming each IC2.
次に、動作を説明する。上記のようにICウェハ１の各
IC2を形成する工程において、良否表示部３にIC配置マ
ップ４を形成する。IC2の形成が完了すると、次いで形
成された各IC2の電気的特性検査を行ってその良否を検
出する。その検出結果は検査装置の制御部に順次記憶さ
れる。次に、その検査結果に基づいて、不良のIC2に対
応するIC配置マップ４上の該当箇所にレーザ光線を照射
してその箇所のアルミニウム膜を蒸散させ、マーキング
５を行う。従って、マーキング用のインキが飛散して適
正なICを不良ICとしたり、ゴミを発生して不良ICを生ず
るというような不都合もない。Next, the operation will be described. As described above, each of the IC wafers 1
In the step of forming the IC 2, an IC arrangement map 4 is formed on the pass / fail display section 3. When the formation of the ICs 2 is completed, the electrical characteristics of each of the formed ICs 2 are then inspected to determine whether the ICs 2 are good or bad. The detection results are sequentially stored in the control unit of the inspection device. Next, based on the inspection result, a laser beam is applied to a corresponding portion on the IC layout map 4 corresponding to the defective IC 2 to evaporate the aluminum film at that portion, and marking 5 is performed. Therefore, there is no inconvenience that the ink for marking scatters to make an appropriate IC a defective IC, or that dust is generated to generate a defective IC.
こうして、良否表示部３に各IC2の良否をマーキング
５にて表示しておくことによって、ICウェハ１を分割し
た後フィルムキャリア等にボンティングする後続の工程
において、この良否表示部３のIC配置マップ４を読み取
るだけで、このICウェハ１における各IC2の良否を一括
して識別することができ、従って各IC2毎に認識動作を
行なわずにボンディングを行うことができ、高速ボンデ
ィングが可能となる。かくして、各IC2の良否をICウェ
ハ１毎に管理でき、ボンディング動作を効率的に行うこ
とができる。By displaying the quality of each IC 2 on the quality display section 3 with the markings 5 in this manner, the IC arrangement of the quality display section 3 can be performed in the subsequent process of bonding the IC wafer 1 to a film carrier or the like after the division. Only by reading the map 4, the quality of each IC 2 on the IC wafer 1 can be collectively identified, and therefore bonding can be performed without performing a recognition operation for each IC 2 and high-speed bonding can be performed. . Thus, the quality of each IC 2 can be managed for each IC wafer 1, and the bonding operation can be performed efficiently.
上記実施例では、良否表示部３にIC配置マップ４を形
成した例を示したが、第３図に示す第２の実施例のよう
に、上記電気的特性検査の検出結果をバーコード化し、
良否表示部３にレーザ光線の照射にてバーコード６を形
成してもよい。この場合も、バーコード６を読み取るこ
とによって、そのICウェハ１の各IC2の良否を一括して
識別することができる。また、この実施例における良否
表示部３は、全面にアルミニウム膜を形成するだけで良
く、その形成が容易である。In the above embodiment, the example in which the IC layout map 4 is formed in the pass / fail display unit 3 is shown. However, as in the second embodiment shown in FIG.
The bar code 6 may be formed on the pass / fail display section 3 by irradiating a laser beam. Also in this case, by reading the barcode 6, the quality of each IC 2 of the IC wafer 1 can be collectively identified. Further, the pass / fail display section 3 in this embodiment only needs to form an aluminum film on the entire surface, and the formation is easy.
発明の効果 本発明のICウェハによれば、以上の説明から明らかな
ように、検査結果の各ICの良否をこのICウェハの１つの
区画に形成された良否表示部にレーザ光線等を用いて記
録することによって、各ICの良否をこのICウェハ上にイ
ンクの飛散やスクラッチによるゴミの発生等のない状態
で無駄なく的確に記録できるという効果があり、さらに
前記良否表示部に、ICの配置マップを形成しておくと、
対象となるICに対応する箇所にマーキングすることによ
ってそのICを特定して良否を表示でき、簡単に各ICの良
否を表示できるという効果が得られる。Effect of the Invention According to the IC wafer of the present invention, as is clear from the above description, the quality of each IC in the inspection result is determined by using a laser beam or the like on a quality display portion formed in one section of the IC wafer. By recording, the quality of each IC can be accurately recorded without waste on the IC wafer without scattering of ink and generation of dust due to scratching. Once you have a map,
By marking the part corresponding to the target IC, the IC can be specified and the quality can be displayed, and the quality of each IC can be easily displayed.
又、本発明のICの良否識別方法によると、上記のよう
にICウェハの１つの区画の良否表示部に各ICの良否を、
ICの配置マップや、各ICの良否をコード化して表示する
バーコード等を用いて記録しておき、後工程でこの良否
表示部の配置マップやバーコード等を読み取ることによ
ってICウェハの各ICの良否を一括して識別でき、各ICの
管理をICウェハ単位で行うことができ、後工程を効率的
に行えるという効果が発揮される。Further, according to the IC quality judgment method of the present invention, as described above, the quality of each IC is displayed on the quality display section of one section of the IC wafer.
It is recorded by using an arrangement map of ICs, a bar code for coding and displaying the quality of each IC, and reading the arrangement map and the bar code of the quality display section in a later process, thereby obtaining each IC on the IC wafer. Can be collectively identified, and each IC can be managed on an IC wafer basis, so that the effect that the post-process can be performed efficiently can be exhibited.
第１図及び第２図は本発明の一実施例のICウェハを示
し、第１図はICウェハの全体平面図、第２図は要部であ
る良否表示部の拡大平面図、第３図は本発明の他の実施
例の良否表示部の拡大平面図、第４図は従来のICウェハ
の全体平面図である。 １……ICウェハ、２……IC、３……良否表示部、４……
ICの配置マップ、５……マーキング、６……バーコー
ド。1 and 2 show an IC wafer according to one embodiment of the present invention. FIG. 1 is an overall plan view of the IC wafer, FIG. 2 is an enlarged plan view of a pass / fail display section which is a main part, and FIG. Is an enlarged plan view of a pass / fail display section according to another embodiment of the present invention, and FIG. 4 is an overall plan view of a conventional IC wafer. 1 ... IC wafer, 2 ... IC, 3 ... Pass / fail indicator, 4 ...
IC layout map, 5 ... marking, 6 ... barcode.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−4041（ＪＰ，Ａ) 特開 昭63−208238（ＪＰ，Ａ) 特開 昭62−226290（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-4041 (JP, A) JP-A-63-208238 (JP, A) JP-A-62-226290 (JP, A) (58) Investigation Field (Int.Cl. 6 , DB name) H01L 21/66
Claims (3)
定した区画に、そのICウエハに形成された各ICの良否を
表示する良否表示部を形成なるとともに、前記良否判定
部には、前記ICウエハ上に形成されたすべてのICの配置
状態を表示しているICの配置マップが形成されているIC
ウエハ。A pass / fail display unit for displaying pass / fail of each of the ICs formed on the IC wafer in a specified section in an area where the IC is formed on the IC wafer; Is an IC on which an IC arrangement map is displayed which indicates the arrangement state of all the ICs formed on the IC wafer.
Wafer.
良否を対象とするICに対応する箇所にマーキングする請
求項１記載のICウエハ。2. The IC wafer according to claim 1, wherein a mark corresponding to the IC for which the quality of the IC is a target is marked on the IC layout map of the quality display section.
定部を読み取ることにより、各ICの良否を一括して識別
する良否識別方法。3. A pass / fail identification method for a pass / fail determination unit for collectively discriminating pass / fail of each IC with respect to the IC wafer according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080333A JP2952882B2 (en) | 1989-03-30 | 1989-03-30 | IC wafer and IC pass / fail identification method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080333A JP2952882B2 (en) | 1989-03-30 | 1989-03-30 | IC wafer and IC pass / fail identification method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02260440A JPH02260440A (en) | 1990-10-23 |
| JP2952882B2 true JP2952882B2 (en) | 1999-09-27 |
Family
ID=13715333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080333A Expired - Fee Related JP2952882B2 (en) | 1989-03-30 | 1989-03-30 | IC wafer and IC pass / fail identification method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952882B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144891A (en) * | 1991-11-20 | 1993-06-11 | Nec Kyushu Ltd | Mapping data marking unit for semiconductor device |
| JPH05190614A (en) * | 1992-01-13 | 1993-07-30 | Nec Kyushu Ltd | Method storing of mapping data |
| JPH0837210A (en) * | 1994-07-22 | 1996-02-06 | Nec Kyushu Ltd | Method of preserving mapping data of semiconductor wafer |
| JPH0997820A (en) * | 1995-09-28 | 1997-04-08 | Nec Kyushu Ltd | Semiconductor wafer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226290A (en) * | 1986-03-27 | 1987-10-05 | Toshiba Corp | Reading device |
| JPS63208238A (en) * | 1987-02-24 | 1988-08-29 | Nec Corp | Pellet selecting apparatus |
| JPS644041A (en) * | 1987-06-25 | 1989-01-09 | Nec Corp | Discrimination of quality of semiconductor device |
-
1989
- 1989-03-30 JP JP1080333A patent/JP2952882B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02260440A (en) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614520B1 (en) | Method for inspecting a reticle | |
| JPS6010641A (en) | Method of producing semiconductor device | |
| TW201517192A (en) | Image inspection method of die to database | |
| US7317522B2 (en) | Verification of non-recurring defects in pattern inspection | |
| JP2952882B2 (en) | IC wafer and IC pass / fail identification method | |
| JPH07335510A (en) | Semiconductor device, supply of its identifier and defect analysis | |
| JP4073088B2 (en) | Manufacturing method of semiconductor substrate | |
| US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
| JP3219094B2 (en) | Chip size detection method, chip pitch detection method, chip array data automatic creation method, and semiconductor substrate inspection method and apparatus using the same | |
| CN112697813A (en) | AOI special scanning operation method | |
| JP3029774B2 (en) | Circuit pattern inspection equipment | |
| JP2604556B2 (en) | Semiconductor wafer and identification method thereof | |
| JPS6024031A (en) | Semiconductor wafer prober | |
| JP3300264B2 (en) | Semiconductor chip recognition method | |
| JPS5819551Y2 (en) | photo mask | |
| KR100595139B1 (en) | Device for recognizing identification of probe card and method for recognizing the same | |
| JP2001210682A (en) | Semiconductor-sorting apparatus | |
| JPH10339943A (en) | Production of semiconductor device | |
| JPH04174529A (en) | Wafer marking equipment | |
| TW202325455A (en) | Marking position evaluation method and device and readable storage medium | |
| KR20030097365A (en) | Method for electrical die Sorting of semiconductor chip | |
| JPS6399541A (en) | Semiconductor wafer prober apparatus | |
| JPH0715927B2 (en) | Probe device | |
| JPS58169924A (en) | Test device for ic wafer | |
| JP2002296196A (en) | Foreign matter display unit and method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |