JP3029774B2 - Circuit pattern inspection equipment - Google Patents
Circuit pattern inspection equipmentInfo
- Publication number
- JP3029774B2 JP3029774B2 JP6254269A JP25426994A JP3029774B2 JP 3029774 B2 JP3029774 B2 JP 3029774B2 JP 6254269 A JP6254269 A JP 6254269A JP 25426994 A JP25426994 A JP 25426994A JP 3029774 B2 JP3029774 B2 JP 3029774B2
- Authority
- JP
- Japan
- Prior art keywords
- difference
- circuit pattern
- image
- pattern
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、プリント配線板や、マ
スク・レチクル、ＦＰＤ（Flat Panel Display）基板等
における回路パターンを検査する検査装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection apparatus for inspecting a circuit pattern on a printed wiring board, a mask reticle, an FPD (Flat Panel Display) substrate, and the like.
【０００２】[0002]
【従来の技術】回路パターンの検査において検出される
欠陥は、同じような欠陥であっても、その位置によって
品質管理上の重要度が異なり、一般的には、回路パター
ンのエッジ周辺に位置する欠陥の重要度が高い。すなわ
ち、回路パターンのエッジから十分離れた位置にある微
小な欠陥は、回路としての機能には影響を与えないが、
回路パターンのエッジ周辺に存在する欠陥は、微小なも
のであっても致命的なものとなる可能性が高い。2. Description of the Related Art Defects detected during inspection of a circuit pattern have the same importance in quality control depending on the position of the same defect, and are generally located around the edge of the circuit pattern. The importance of defects is high. In other words, a minute defect located far enough from the edge of the circuit pattern does not affect the function as a circuit,
Defects existing around the edge of the circuit pattern are likely to be fatal even if they are minute.
【０００３】そこで、特開平４−６９７７７号公報に記
載されたプリント基板のパターン検査装置では、導電性
パターン（回路パターン）のエッジ近傍領域においては
厳しい判定基準を採用し、それ以外の領域においては比
較的緩やかな判定基準を採用することにより、エッジ近
傍における欠陥の有無が厳しく検査される。これは、別
の観点から見ると、回路パターンのエッジから十分離れ
た微小な欠陥すなわち回路としての機能に影響を与えな
いような欠陥を無視することになり、これにより、回路
パターンが形成されたプリント基板等の製造のスループ
ットが向上する。Therefore, in a printed circuit board pattern inspection apparatus described in Japanese Patent Application Laid-Open No. 4-69777, a strict criterion is adopted in a region near an edge of a conductive pattern (circuit pattern), and in other regions, a strict criterion is adopted. By employing a relatively loose criterion, the presence or absence of a defect near the edge is strictly inspected. From a different perspective, this means ignoring minute defects that are sufficiently away from the edge of the circuit pattern, that is, defects that do not affect the function as a circuit, thereby forming a circuit pattern. The throughput of manufacturing a printed circuit board or the like is improved.
【０００４】[0004]
【発明が解決しようとする課題】前述の公報に記載され
たプリント基板のパターン検査装置による検査等、従来
の回路パターンの検査では、回路パターンのエッジ周辺
に位置する欠陥は重要度が高いものと一義的に決められ
ている。しかし、回路パターンの幅が十分大きい場合に
は、そのエッジ周辺に欠陥が存在しても、回路としての
機能には影響しないことが多い。また、回路パターンの
エッジ周辺に存在する欠陥であっても、その回路パター
ンが通常の配線パターンかランド又はパッドかにより、
その欠陥の重要度は異なる。例えば、表面実装素子（Su
rface Mount Device）（以下「ＳＭＤ」という）のパッ
ドの周辺に欠陥が存在すると、部分実装工程においてパ
ッド間のショートを招き易い。このため、ＳＭＤのパッ
ドの周辺に存在する欠陥は、通常の配線の周辺に存在す
る欠陥よりも重要度が高い。In the inspection of a conventional circuit pattern such as the inspection by a pattern inspection apparatus for a printed circuit board described in the above-mentioned publication, defects located around the edge of the circuit pattern are considered to be of high importance. It is uniquely determined. However, when the width of the circuit pattern is sufficiently large, even if a defect exists around the edge, the function as a circuit is not often affected. Also, even if the defect exists around the edge of the circuit pattern, whether the circuit pattern is a normal wiring pattern or a land or a pad,
The significance of the defects is different. For example, surface mount devices (Su
If there is a defect around a pad of a “rface mount device” (hereinafter referred to as “SMD”), a short circuit between the pads is likely to occur in a partial mounting process. For this reason, the defects existing around the pads of the SMD are more important than the defects existing around the normal wiring.
【０００５】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、回路パ
ターンのエッジ周辺の欠陥の重要度をより詳しく評価
し、その評価結果に基づき、真に回路としての機能に影
響を与える欠陥のみを検出することができる回路パター
ン検査装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. It is an object of the present invention to evaluate the importance of defects around the edge of a circuit pattern in more detail, and based on the evaluation result. Another object of the present invention is to provide a circuit pattern inspection apparatus capable of detecting only a defect that truly affects the function as a circuit.
【０００６】[0006]
【課題を解決するための手段】上記課題を解決するため
に成された本発明に係る第１の回路パターン検査装置
は、回路パターンが形成された検査対象物のパターンを
読み取って得られる画像データに基づき、前記回路パタ
ーンにおける欠陥を検出する回路パターン検査装置にお
いて、 ａ）前記画像データによって表わされる被検査画像を、
欠陥のない前記検査対象物のパターンを示す参照画像と
比較し、両画像の差異部分を示す差分画像を生成する差
分画像生成手段と、 ｂ）前記参照画像における回路パターンのエッジを示す
参照エッジ画像を生成するエッジ抽出手段と、 ｃ）前記参照画像における回路パターンの幅、及び、前
記参照エッジ画像によって示される回路パターンのエッ
ジから前記差分画像によって示される差異部分までの距
離を計測する測長手段と、 ｄ）測長手段によって計測された前記幅と前記距離との
積に基づいて欠陥の有無を判定する判定手段と、を備え
ることを特徴としている。A first circuit pattern inspection apparatus according to the present invention, which has been made to solve the above-mentioned problems, comprises an image data obtained by reading a pattern of an inspection object on which a circuit pattern is formed. A) a circuit pattern inspection apparatus for detecting a defect in the circuit pattern based on: a) an inspection image represented by the image data;
A difference image generating means for comparing with a reference image indicating a pattern of the inspection object having no defect and generating a difference image indicating a difference between the two images; b) a reference edge image indicating an edge of a circuit pattern in the reference image C) a width of the circuit pattern in the reference image, and a length measuring means for measuring a distance from an edge of the circuit pattern indicated by the reference edge image to a difference portion indicated by the difference image. And d) determining means for determining the presence or absence of a defect based on the product of the width and the distance measured by the length measuring means.
【０００７】本発明に係る第２の回路パターン検査装置
は、上記第１の回路パターン検査装置において、前記差
分画像によって示される差異部分が前記参照エッジ画像
によって示される回路パターンのエッジと接しているか
否かを判定する接触判定手段を更に備え、前記測長手段
は、接触判定手段によって前記差異部分が前記エッジに
接していると判定された場合には、前記差異部分の大き
さを計測し、前記判定手段は、接触判定手段によって前
記差異部分が前記エッジに接していると判定された場合
には、前記距離と前記幅との積ではなく、前記測長手段
によって計測された前記大きさと前記幅との比に基づい
て欠陥の有無を判定する、ことを特徴としている。A second circuit pattern inspection apparatus according to the present invention is the first circuit pattern inspection apparatus, wherein the difference portion indicated by the difference image is in contact with the edge of the circuit pattern indicated by the reference edge image. Further comprising contact determination means for determining whether or not, when the length measurement means is determined by the contact determination means that the difference portion is in contact with the edge, measures the size of the difference portion, The determining means is not the product of the distance and the width, but the size measured by the length measuring means, when the difference determining part determines that the difference portion is in contact with the edge. It is characterized in that the presence or absence of a defect is determined based on the ratio to the width.
【０００８】本発明に係る第３の回路パターン検査装置
は、回路パターンが形成された検査対象物のパターンを
読み取って得られる画像データに基づき、前記回路パタ
ーンにおける欠陥を検出する回路パターン検査装置にお
いて、 ａ）前記画像データによって表わされる被検査画像を、
欠陥のない前記検査対象物のパターンを示す参照画像と
比較し、両画像の差異部分を示す差分画像を生成する差
分画像生成手段と、 ｂ）前記参照画像における回路パターンの特徴を認識
し、回路パターンの各特徴領域を示すマクロ情報を生成
するマクロ情報生成手段と、 ｃ）前記参照画像における回路パターンのエッジと前記
差分画像によって示される差異部分との距離を計測する
測長手段と、 ｄ）測長手段によって計測された前記距離と回路パター
ンに付与されたマクロ情報に対応する基準値との比較に
基づき、欠陥の有無を判定する判定手段と、を備えるこ
とを特徴としている。A third circuit pattern inspection apparatus according to the present invention is a circuit pattern inspection apparatus which detects a defect in the circuit pattern based on image data obtained by reading a pattern of an inspection object on which the circuit pattern is formed. A) converting the image to be inspected represented by the image data into
A difference image generating means for comparing with a reference image indicating a pattern of the inspection object having no defect and generating a difference image indicating a difference between the two images; b) recognizing a feature of a circuit pattern in the reference image; Macro information generating means for generating macro information indicating each characteristic region of the pattern; c) length measuring means for measuring a distance between an edge of the circuit pattern in the reference image and a difference portion indicated by the difference image; d) Determining means for determining the presence or absence of a defect based on a comparison between the distance measured by the length measuring means and a reference value corresponding to the macro information given to the circuit pattern.
【０００９】本発明に係る第４の回路パターン検査装置
は、上記第１乃至第３のいずれかの回路パターン検査装
置において、前記差分画像生成手段は、前記両画像の差
異部分を示す画像から所定パターンによって被覆可能な
差異部分を消去した後の画像を前記差分画像として生成
する、ことを特徴としている。In a fourth circuit pattern inspection apparatus according to the present invention, in any one of the first to third circuit pattern inspection apparatuses, the difference image generating means may be configured to determine a difference between the two images by using a predetermined image. An image after erasing a difference portion that can be covered by a pattern is generated as the difference image.
【００１０】本発明に係る第５の回路パターン検査装置
は、上記第１乃至第３のいずれかの回路パターン検査装
置において、前記差分画像生成手段は、前記両画像の差
異部分を示す画像から所定パターンによって被覆可能で
あって所定面積よりも小さい面積の差異部分を消去した
後の画像を前記差分画像として生成する、ことを特徴と
している。In a fifth circuit pattern inspection apparatus according to the present invention, in any one of the first to third circuit pattern inspection apparatuses, the difference image generation means may be configured to determine a difference between the two images by using a predetermined image. An image after erasing a difference portion that can be covered by a pattern and has an area smaller than a predetermined area is generated as the difference image.
【００１１】[0011]
【作用】第１の回路パターン検査装置によると、まず差
分画像生成手段により、被検査画像が参照画像と比較さ
れ、両画像の差異部分を示す差分画像が生成される。一
方、エッジ抽出手段により、参照画像における回路パタ
ーンのエッジを示す参照エッジ画像が生成される。次
に、測長手段により、参照画像における回路パターンの
幅、及び、参照エッジ画像によって示される回路パター
ンのエッジから差分画像によって示される差異部分まで
の距離が計測される。ここで、差分画像によって示され
る差異部分は欠陥ではあるが、検査対象物の回路として
の機能に影響を与えないものもある。その差異部分が回
路としての機能に影響を与え致命的なものとなるか否か
という観点から考えると、その差異部分が回路パターン
のエッジに近い程、また、その差異部分周辺の回路パタ
ーンの幅が小さい程、その差異部分の欠陥としての重要
度は高い。そこで本回路パターン検査装置では、判定手
段により、測長手段によって計測された前記幅と前記距
離との積に基づいて欠陥の有無が判定される。すなわ
ち、この積が所定の値よりも小さい差異部分のみが欠陥
として検出される。According to the first circuit pattern inspection apparatus, first, the image to be inspected is compared with the reference image by the difference image generation means, and a difference image indicating a difference between the two images is generated. On the other hand, a reference edge image indicating the edge of the circuit pattern in the reference image is generated by the edge extracting means. Next, the length of the circuit pattern in the reference image and the distance from the edge of the circuit pattern indicated by the reference edge image to the difference portion indicated by the difference image are measured by the length measuring means. Here, the difference portion indicated by the difference image is a defect, but there is a case where the difference portion does not affect the function of the inspection object as a circuit. Considering whether or not the difference affects the function of the circuit and is fatal, the closer the difference is to the edge of the circuit pattern, the more the width of the circuit pattern around the difference Is smaller, the importance of the difference as a defect is higher. Therefore, in the present circuit pattern inspection apparatus, the presence / absence of a defect is determined by the determining unit based on the product of the width and the distance measured by the length measuring unit. That is, only a difference portion whose product is smaller than a predetermined value is detected as a defect.
【００１２】第２の回路パターン検査装置によると、第
１の回路パターン検査装置と同様にして差分画像が生成
され、接触判定手段により、その差分画像によって示さ
れる差異部分が参照画像における回路パターンのエッジ
と接しているか否かが判定される。ここで、差異部分が
エッジに接している場合には、第１の回路パターン検査
装置とは異なり、測長手段により、その差異部分の大き
さが計測され、判定手段により、測長手段によって計測
された前記差異部分の大きさと前記幅との比に基づいて
欠陥の有無が判定される。すなわち、この比（大きさ／
幅）が所定の値よりも大きい差異部分のみが欠陥として
検出される。According to the second circuit pattern inspection device, a difference image is generated in the same manner as in the first circuit pattern inspection device, and the difference portion indicated by the difference image is determined by the contact determination means as the circuit pattern of the reference image. It is determined whether or not it is in contact with the edge. Here, when the different portion is in contact with the edge, unlike the first circuit pattern inspection device, the size of the different portion is measured by the length measuring device, and the size is measured by the determining device by the length measuring device. The presence or absence of a defect is determined based on the ratio between the size of the difference portion and the width. That is, this ratio (size /
Only the difference portion whose width is larger than the predetermined value is detected as a defect.
【００１３】第３の回路パターン検査装置においても、
まず、第１の回路パターン検査装置と同様にして差分画
像が生成され、そして、測長手段によって回路パターン
のエッジから差分画像までの距離が計測される。前述の
ように、この差分画像によって示される差異部分は、通
常、回路パターンのエッジに近い程、欠陥としての重要
度が高い。しかし、この差異部分の周辺の回路パターン
の特徴、例えば回路パターンの種類、密度の高低等によ
って欠陥としての重要度が異なる場合がある。これに対
して、マクロ情報生成手段は、回路パターンの特徴を認
識し、回路パターンの各特徴領域を示すマクロ情報を生
成する。判定手段は、回路パターンのエッジから差分画
像までの距離と回路パターンに付与されたマクロ情報に
対応する基準値とを比較し、その結果に基づいて欠陥の
有無を判定する。すなわち、本装置においては、回路パ
ターンの各特徴毎に基準値を設定することで、それらに
応じた重要度で欠陥の有無が判定される。In the third circuit pattern inspection apparatus,
First, a difference image is generated in the same manner as in the first circuit pattern inspection apparatus, and the distance from the edge of the circuit pattern to the difference image is measured by the length measuring means. As described above, the difference portion indicated by the difference image usually has a higher importance as a defect as being closer to the edge of the circuit pattern. However, the degree of importance as a defect may vary depending on the characteristics of the circuit pattern around the different portion, for example, the type of the circuit pattern, the level of the density, and the like. On the other hand, the macro information generating means recognizes the characteristics of the circuit pattern and generates macro information indicating each characteristic region of the circuit pattern. The determining means compares the distance from the edge of the circuit pattern to the difference image with a reference value corresponding to the macro information assigned to the circuit pattern, and determines the presence or absence of a defect based on the result. That is, in the present apparatus, by setting a reference value for each feature of the circuit pattern, the presence or absence of a defect is determined based on the importance according to the reference value.
【００１４】第４の回路パターン検査装置によると、ま
ず差分画像生成手段により、被検査画像が参照画像と比
較され、両画像の差異部分を示す画像が生成される。こ
の画像に示された差異部分には、欠陥として無視できる
ものも含まれている。そこで、その画像から、所定パタ
ーンによって被覆可能な差異部分は無視できる欠陥とし
て消去され、この消去後の画像が差分画像として出力さ
れる。以降、この差分画像を用い、第１乃至第３のいず
れかの回路パターン検査回路と同様にして、欠陥の有無
が検出される。According to the fourth circuit pattern inspection apparatus, first, the image to be inspected is compared with the reference image by the difference image generating means, and an image showing the difference between the two images is generated. Some of the differences shown in this image include negligible defects. Therefore, from the image, a difference portion that can be covered by the predetermined pattern is erased as a negligible defect, and the image after the erasure is output as a difference image. Thereafter, using this difference image, the presence or absence of a defect is detected in the same manner as any of the first to third circuit pattern inspection circuits.
【００１５】第５の回路パターン検査装置によると、ま
ず差分画像生成手段により、被検査画像が参照画像と比
較され、両画像の差異部分を示す画像が生成される。こ
の画像から、所定パターンによって被覆可能であって、
かつ、所定面積よりも小さい差異部分が消去される。し
たがって、欠陥として無視できる差異部分が第４の回路
パターン検査装置よりも厳しく選別されて消去され、こ
の消去後の画像が差分画像として出力される。以降、こ
の差分画像を用い、第１乃至第３の回路パターン検査回
路と同様にして、欠陥の有無が検出される。According to the fifth circuit pattern inspection apparatus, first, the image to be inspected is compared with the reference image by the difference image generating means, and an image showing a difference between the two images is generated. From this image, it can be covered with a predetermined pattern,
In addition, a difference portion smaller than a predetermined area is deleted. Therefore, a difference portion that can be ignored as a defect is more strictly selected and erased than in the fourth circuit pattern inspection apparatus, and the image after this erasure is output as a difference image. Thereafter, using this difference image, the presence or absence of a defect is detected in the same manner as in the first to third circuit pattern inspection circuits.
【００１６】[0016]
［実施例１］図１は、本発明の一実施例（以下「実施例
１」という）である回路パターン検査装置の要部の構成
を示すブロック図である。図１に示すように、本実施例
の回路パターン検査装置は、位置ずれ検出部１０、位置
補正部１２、差分画像生成部１４、エッジ抽出部１６、
測長部１８、及び欠陥判定部２０を備えている。また、
この回路パターン検査装置は、画像入力部（図示せず）
を備え、これにより、回路パターンが形成されたプリン
ト基板等の検査対象物のパターンを読み取って２値画像
信号を生成する。この２値画像信号は、被検査画像信号
Ｓobjとして位置ずれ検出部１０に入力される。一方、
プリント基板等の設計データから欠陥のない検査対象物
のパターンを示す２値画像信号である参照画像信号Ｓre
fが生成され、この参照画像信号Ｓrefも位置ずれ検出部
１０に入力される。なお、参照画像信号Ｓrefについて
は、設計データから生成する代わりに、欠陥のないプリ
ント基板等の検査対象物のパターンを読み取って得られ
る画像データから生成してもよい。[Embodiment 1] FIG. 1 is a block diagram showing a configuration of a main part of a circuit pattern inspection apparatus according to an embodiment of the present invention (hereinafter, referred to as "embodiment 1"). As shown in FIG. 1, the circuit pattern inspection apparatus according to the present embodiment includes a position shift detecting unit 10, a position correcting unit 12, a difference image generating unit 14, an edge extracting unit 16,
It has a length measuring unit 18 and a defect judging unit 20. Also,
This circuit pattern inspection apparatus includes an image input unit (not shown)
This reads a pattern of an inspection target such as a printed circuit board on which a circuit pattern is formed, and generates a binary image signal. This binary image signal is input to the displacement detection unit 10 as an image signal Sobj to be inspected. on the other hand,
A reference image signal Sre which is a binary image signal indicating a pattern of a defect-free inspection object from design data of a printed circuit board or the like.
f is generated, and this reference image signal Sref is also input to the displacement detection unit 10. Note that the reference image signal Sref may be generated from image data obtained by reading a pattern of an inspection target such as a printed board having no defect, instead of generating it from design data.
【００１７】位置ずれ検出部１０は、参照画像信号Ｓre
fと被検査画像信号Ｓobjとを用いて、参照画像と被検査
画像との位置ずれを検出する。位置補正部１２は、検出
された位置ずれに基づいて両画像の位置を補正し、補正
後の両画像の信号を出力する。これにより、位置補正部
１２から出力される参照画像信号Ｓrefと被検査画像信
号Ｓobjとは、それぞれの画像信号によって表わされる
画像における同じ位置のパターンが互いに対応するとい
う関係となっている。The position shift detecting section 10 outputs the reference image signal Sre
Using f and the image signal Sobj to be inspected, the displacement between the reference image and the image to be inspected is detected. The position correction unit 12 corrects the positions of both images based on the detected positional deviation, and outputs the corrected signals of both images. Thus, the reference image signal Sref and the image signal Sobj output from the position correction unit 12 have a relationship that patterns at the same position in an image represented by each image signal correspond to each other.
【００１８】差分画像生成部１４は、位置補正部１２に
よって位置ずれが補正された参照画像と被検査画像との
差異部分を示す差分画像を生成し、これを差分信号ＳD
として出力すると共に、差分画像によって示される各差
異部分のパターン（以下「差分パターン」という）が残
銅系か欠損系かを識別するための差分判定信号ＳJを出
力する。ここで、残銅系差分パターンとは、本来銅箔
（一般的には導体。以下同様。）が存在しないはずの部
分に銅箔が存在するために生じた差分パターンをいい、
欠損系差分パターンとは、本来あるべき銅箔が存在しな
いために生じた差分パターンをいう。一方、エッジ抽出
部１６は、位置ずれが補正された参照画像における回路
パターンのエッジを抽出し、このエッジを示す画像をエ
ッジ信号ＳEとして出力する。The difference image generation unit 14 generates a difference image indicating a difference between the reference image whose position has been corrected by the position correction unit 12 and the image to be inspected, and outputs this difference signal SD.
And outputs a difference determination signal SJ for identifying whether the pattern of each difference portion indicated by the difference image (hereinafter, referred to as “difference pattern”) is a residual copper system or a defective system. Here, the residual copper-based differential pattern refers to a differential pattern generated due to the presence of copper foil in a portion where copper foil (generally, a conductor; the same applies hereinafter) should not exist.
The defect-based difference pattern refers to a difference pattern generated due to the absence of the original copper foil. On the other hand, the edge extracting unit 16 extracts the edge of the circuit pattern in the reference image in which the displacement has been corrected, and outputs an image indicating the edge as an edge signal SE.
【００１９】測長部１８は、差分画像生成部１４から出
力される差分判定信号ＳJ及び差分信号ＳDとエッジ抽出
部１６から出力されるエッジ信号ＳEとを用いて、参照
画像における回路パターンのエッジから差分パターンま
での距離DISを計測すると共に、その回路パターンの幅
Ｗ及びその差分パターンの大きさSIZを計測し、これら
の計測結果を信号Ｓdis、Ｓw、Ｓsizとして出力する。
また、測長部１８は、後述のモード信号Ｓmodも出力す
る。The length measurement unit 18 uses the difference determination signal SJ and the difference signal SD output from the difference image generation unit 14 and the edge signal SE output from the edge extraction unit 16 to determine the edge of the circuit pattern in the reference image. , The width DIS of the circuit pattern and the size SIZ of the differential pattern are measured, and the measurement results are output as signals Sdis, Sw, and Ssiz.
The length measuring unit 18 also outputs a mode signal Smod described later.
【００２０】欠陥判定部２０は、測長部１８から出力さ
れる上記の信号Ｓdis、Ｓw、Ｓsiz、及びＳmodを用いて
欠陥の有無を判定する。これにより、各差分パターンの
欠陥としての重要度に基づいて欠陥の有無が判定される
ことになる。The defect judging section 20 judges the presence or absence of a defect by using the signals Sdis, Sw, Ssiz, and Smod output from the length measuring section 18. As a result, the presence or absence of a defect is determined based on the importance of each differential pattern as a defect.
【００２１】以下、図２〜図８を参照しつつ、本実施例
における欠陥検出のための構成及び動作の詳細について
説明する。図２は、差分画像生成部１４の内部構成を示
すブロック図である。この図に示すように、差分画像生
成部１４は、差分画像発生部２２、二次元展開部２４、
エリア切出判定部２６、面積加算判定部２８、及び微小
差分消去部３０から構成され、位置補正部１２から出力
された被検査画像信号Ｓobj及び参照画像信号Ｓrefが差
分画像発生部２２に入力される。差分画像発生部２２
は、両画像信号Ｓobj、Ｓrefの排他的論理和をとること
により、被検査画像と参照画像の差異部分を示す差分画
像を生成し、これを原差分信号ＳD1として出力する。ま
た差分画像発生部２２は、上記の原差分信号ＳD1と参照
画像信号Ｓrefの反転信号との論理積をとることによ
り、残銅系差分パターンにおいて'１'となり、それ以外
の部分において'０'となる信号を生成する。この信号
は、各差分パターンが残銅系か欠損系かを識別するため
の信号であり、差分判定信号ＳJとして差分画像生成部
１４から出力される。Hereinafter, the configuration and operation for detecting a defect in this embodiment will be described in detail with reference to FIGS. FIG. 2 is a block diagram showing the internal configuration of the difference image generation unit 14. As shown in this figure, the difference image generation unit 14 includes a difference image generation unit 22, a two-dimensional development unit 24,
It is composed of an area cutout determination unit 26, an area addition determination unit 28, and a small difference elimination unit 30, and the inspection image signal Sobj and the reference image signal Sref output from the position correction unit 12 are input to the difference image generation unit 22. You. Difference image generation unit 22
Generates an exclusive OR of the two image signals Sobj and Sref to generate a difference image indicating a difference between the image to be inspected and the reference image, and outputs this as an original difference signal SD1. Further, the difference image generation unit 22 obtains the logical product of the original difference signal SD1 and the inverted signal of the reference image signal Sref to be “1” in the residual copper difference pattern and “0” in other portions. Generate a signal that becomes This signal is a signal for identifying whether each difference pattern is a residual copper system or a defective system, and is output from the difference image generation unit 14 as a difference determination signal SJ.
【００２２】上記のようにして差分画像発生部２２によ
り生成される差分画像には、欠陥としては無視できるよ
うな微小な差分パターンも含まれている。そこで微小差
分消去部３０は、原差分信号ＳD1によって表わされる差
分パターンのうち、予め決められたパターンによって被
覆可能であり、かつ予め決められた面積よりも小さい面
積の差分パターンを消去する。これにより、欠陥として
は無視できるような微小な差分パターンが消去された差
分画像が得られ、この差分画像は差分信号ＳDとして差
分画像生成部１４から出力される。本実施例では、この
ような消去すべき微小な差分パターンを選別するため
に、本件出願人が特願平４−３２８８５５号において紹
介したプリント基板のスルーホール選別装置と同様の構
成を採用している。以下、この選別のための構成及び動
作について説明する。The difference image generated by the difference image generator 22 as described above includes a minute difference pattern that can be ignored as a defect. Thus, the small difference erasing unit 30 erases a difference pattern that can be covered with a predetermined pattern and has an area smaller than the predetermined area, among the difference patterns represented by the original difference signal SD1. As a result, a difference image from which a minute difference pattern that can be ignored as a defect is deleted is obtained, and this difference image is output from the difference image generation unit 14 as a difference signal SD. In this embodiment, in order to select such a small difference pattern to be erased, the same configuration as that of the through-hole selecting device for a printed circuit board introduced by the present applicant in Japanese Patent Application No. 4-328855 is adopted. I have. Hereinafter, the configuration and operation for this selection will be described.
【００２３】差分画像発生部２２から出力された原差分
信号ＳD1は、まず、二次元展開部２４に入力される。二
次元展開部２４は、原差分信号ＳD1を二次元展開し、展
開された原差分信号ＳD1の各１ライン分ＯＰu〜ＯＰc〜
ＯＰdは、エリア切出判定部２６に入力される。The original difference signal SD1 output from the difference image generation unit 22 is first input to a two-dimensional development unit 24. The two-dimensional expansion unit 24 two-dimensionally expands the original difference signal SD1 and outputs OPu to OPc for one line for each line of the expanded original difference signal SD1.
OPd is input to the area cutout determination unit 26.
【００２４】エリア切出判定部２６は、差分パターンを
表わすこの画像信号ＯＰu〜ＯＰc〜ＯＰdを基に、二次
元展開された原差分信号ＳD1に所定の広がりを有するオ
ペレータを作用させる。そして、原差分信号ＳD1によっ
て表わされる差分パターンの画像がこのオペレータに包
含されるか否かに応じて、その差分パターンが消去すべ
き微小な差分パターンか否かを判定し、その判定結果を
第１微小差分判定信号SIGN1として出力する。またエリ
ア切出判定部２６は、画像信号ＯＰu〜ＯＰc〜ＯＰdか
ら選択された選択画像信号SOPu〜SOPdも出力する。この
選択は、選択画像信号SOPu〜SOPdによって表現され、走
査線に直交する線分状の画像領域の長さが、消去すべき
微小な差分パターンをそれ以外の差分パターンから選別
するための差分パターンの基準サイズ（差分パターンが
円形であればその直径の基準値）となるように設定され
る。さらにエリア切出判定部２６は、カウント信号COUN
THを出力する。このカウント信号COUNTHは、走査線に直
交する直線のうち差分パターンを通過する部分が、選択
画像信号SOPu〜SOPdに対応する走査線に直交する線分に
包含されるようになったとき、'０'から'１'に変化し、
その包含関係が維持されている限り、所定期間だけ'１'
を保持する信号である。The area cutout judging section 26 causes an operator having a predetermined spread to act on the two-dimensionally expanded original difference signal SD1 based on the image signals OPu to OPc to OPd representing the difference pattern. Then, depending on whether or not the image of the difference pattern represented by the original difference signal SD1 is included in this operator, it is determined whether or not the difference pattern is a minute difference pattern to be erased, and the determination result is referred to as the The signal is output as one minute difference determination signal SIGN1. Further, the area cutout determination section 26 also outputs selected image signals SOPu to SOPd selected from the image signals OPu to OPc to OPd. This selection is expressed by the selected image signals SOPu to SOPd, and the length of the line-shaped image area orthogonal to the scanning line is a difference pattern for selecting a small difference pattern to be erased from other difference patterns. (If the difference pattern is circular, the reference value of its diameter) is set. Further, the area cutout judging section 26 outputs the count signal COUN.
Outputs TH. The count signal COUNTH is set to '0' when a portion of the straight line orthogonal to the scanning line that passes through the difference pattern is included in a line segment orthogonal to the scanning line corresponding to the selected image signals SOPu to SOPd. Changes from '1' to '1'
As long as the inclusion relation is maintained, '1' for a predetermined period
Is a signal that holds.
【００２５】面積加算判定部２８は、まずカウント信号
COUNTHが値'１'の区間において、選択画像信号SOPu〜SO
Pdに基づいて、差分パターン画像の面積を算出する。次
に、第１微小差分判定信号SIGN1が'１'であるときに限
り、即ちその差分パターンが前記オペレータに包含され
るときに限り、その算出値を所定の基準値と比較する。
そして、基準値以下であれば真に消去すべき微小な差分
パターンと判定して、選別をより確実なものとする。こ
の判定結果は第２微小差分判定信号SIGN2として出力さ
れる。微小差分消去部３０は、この第２微小差分判定信
号SIGN2によって示される微小な差分パターンを、原差
分信号ＳD1によって表わされる差分パターンから消去
し、消去後の差分パターンの画像を差分信号ＳDとして
出力する。The area addition judging section 28 firstly outputs a count signal
In a section where COUNTH is a value “1”, the selected image signals SOPu to SO
The area of the difference pattern image is calculated based on Pd. Next, the calculated value is compared with a predetermined reference value only when the first minute difference determination signal SIGN1 is “1”, that is, only when the difference pattern is included in the operator.
If the difference is equal to or smaller than the reference value, it is determined that the pattern is a very small difference pattern to be truly erased, and the selection is made more reliable. This determination result is output as a second minute difference determination signal SIGN2. The minute difference erasing unit 30 erases the minute difference pattern indicated by the second minute difference determination signal SIGN2 from the difference pattern represented by the original difference signal SD1, and outputs an image of the erased difference pattern as the difference signal SD. I do.
【００２６】図３は、エッジ抽出部１６の動作を説明す
るための図である。エッジ抽出部１６は、回路パターン
のエッジを抽出するために３×３のエッジ検出オペレー
タＯＰEを参照画像に作用させる。このオペレータＯＰE
は、参照画像において回路パターン（導体パターン）を
構成する各画素を対象画素とし、その対象画素の８近傍
（又は４近傍）の画素の中にその対象画素と値の異なる
ものが存在するか否かを調べ、値の異なるものが存在す
れば、その対象画素すなわち３×３の中心の画素はエッ
ジを構成すると判断する。これにより、参照画像におけ
る回路パターンのエッジが抽出される。例えば、図３に
示す回路パターンＣＰに対してエッジ検出オペレータＯ
ＰEを作用させると、エッジＥが得られる。エッジ抽出
部１６は、このようにして得られた回路パターンのエッ
ジを示す画像信号を、エッジ信号ＳEとして出力する。
なお、上記のエッジ検出オペレータＯＰEは、例えば、
２個のラインメモリと３×３個のＤフリップフロップ等
を用い、後述の二次元展開部３２と同様の構成により
（図５参照）、実現することができる。FIG. 3 is a diagram for explaining the operation of the edge extracting unit 16. The edge extraction unit 16 causes a 3 × 3 edge detection operator OPEN to act on the reference image in order to extract the edge of the circuit pattern. This operator ope
Indicates whether each pixel constituting the circuit pattern (conductor pattern) in the reference image is a target pixel, and whether there is a pixel having a value different from that of the target pixel among the eight pixels (or four neighbors) near the target pixel If there is a pixel having a different value, it is determined that the target pixel, that is, the pixel at the center of 3 × 3, forms an edge. Thereby, the edge of the circuit pattern in the reference image is extracted. For example, for the circuit pattern CP shown in FIG.
When PE is applied, an edge E is obtained. The edge extraction unit 16 outputs an image signal indicating the edge of the circuit pattern obtained as described above as an edge signal SE.
Note that the edge detection operator OPEN is, for example,
This can be realized by using two line memories and 3 × 3 D flip-flops and the like (see FIG. 5) with the same configuration as a two-dimensional expansion unit 32 described later.
【００２７】図４は、測長部１８の内部構成を示すブロ
ック図である。この図に示すように、測長部１８は、二
次元展開部３２、処理モード判定部３４、及び計測部３
６から構成される。二次元展開部３２は、エッジ信号Ｓ
E、差分信号ＳD、及び差分判定信号ＳJの各画像信号
を、画素毎に対応させながら二次元展開するものであ
り、例えば、ｎ−１個のラインメモリとｎ×ｎ個のＤフ
リップフロップ（ただし、ｎは奇数）を図５に示すよう
に接続した回路を各画像信号に対して設けることによ
り、実現される。図５に示した回路は、前記各画像信
号、その画像信号を１ライン分遅延させた信号、２ライ
ン分遅延させた信号、…、ｎ−１ライン分遅延させた信
号が、それぞれ、Ｄフリップフロップによって構成され
る別個のｎ段シフトレジスタに入力される構成となって
おり、これにより、前記各画像信号がｎ×ｎに二次元展
開される。FIG. 4 is a block diagram showing the internal configuration of the length measuring unit 18. As shown in this figure, the length measuring unit 18 includes a two-dimensional developing unit 32, a processing mode determining unit 34, and a measuring unit 3
6 is comprised. The two-dimensional developing unit 32 outputs the edge signal S
E, the difference signal SD, and the difference determination signal SJ are two-dimensionally expanded while corresponding to each pixel. For example, n-1 line memories and n × n D flip-flops ( However, this is realized by providing a circuit in which n is an odd number) as shown in FIG. 5 for each image signal. In the circuit shown in FIG. 5, each of the image signals, a signal obtained by delaying the image signal by one line, a signal obtained by delaying two lines,. Each of the image signals is two-dimensionally expanded into n × n.
【００２８】処理モード判定部３４は、二次元展開され
たエッジ信号ＳEと差分信号ＳDとを用いて、二次元展開
の中心の画素（以下「注目画素」という）が参照画像に
おける回路パターンのエッジ上にあるときに、その注目
画素の８近傍のいずれかに差分パターンが存在するか否
かを調べ、差分パターンが存在する場合には'１'、存在
しない場合には'０'となるモード信号Ｓmodを出力す
る。The processing mode determining section 34 uses the two-dimensionally developed edge signal SE and the difference signal SD to determine the pixel at the center of the two-dimensionally developed image (hereinafter referred to as a "pixel of interest") as the edge of the circuit pattern in the reference image. When it is above, it is checked whether or not a difference pattern exists in any of the eight neighborhoods of the target pixel. If the difference pattern exists, it is set to “1”, otherwise it is set to “0”. The signal Smod is output.
【００２９】計測部３６は、注目画素がエッジ上にある
ときに、処理モード判定部３４から出力されるモード信
号Ｓmodによって示される処理モードに応じ、次のよう
な計測を行ない、欠陥判定部２０はその計測結果に基づ
いて欠陥の有無を判定する。When the target pixel is on the edge, the measuring section 36 performs the following measurement in accordance with the processing mode indicated by the mode signal Smod output from the processing mode determining section 34, and the defect determining section 20 Determines the presence or absence of a defect based on the measurement result.
【００３０】（１）モード信号Ｓmod＝'１'の場合 この場合、エッジに差分パターンが接している（以下、
判定対象の差分パターンを「注目差分パターン」とい
う）。計測部３６は、まず、二次元展開されたエッジ信
号ＳEと差分信号ＳDとを用いて、エッジ上の注目画素か
ら上、下、左、右、左上、左下、右上、右下の８方向に
延びる各画素列によって構成される測長オペレータによ
り、注目差分パターンの大きさSIZを計測する。ここで
は、測長オペレータを構成する画素列上で注目差分パタ
ーンの画素が直線状に連続する数（以下「差分パターン
の長さ」という）の最大値を、注目差分パターンの大き
さSIZとしている。例えば図６（ａ）に示す例では、注
目画素ｏから８方向ａ〜ｈに延びる各画素列における注
目差分パターンの長さは、方向ｂ、ｃ、ｄについてそれ
ぞれ１、４、１であり、それ以外の方向については０で
あるため、注目差分パターンの大きさSIZは４となる。(1) In the case where the mode signal Smod = '1' In this case, the edge is in contact with the differential pattern (hereinafter, referred to as “mode”).
The difference pattern to be determined is referred to as “difference pattern of interest”). The measuring unit 36 first uses the two-dimensionally expanded edge signal SE and the difference signal SD to move upward, downward, left, right, upper left, lower left, lower right, upper right, and lower right from the target pixel on the edge in eight directions. The length SIZ of the difference pattern of interest is measured by a length measuring operator constituted by each of the extending pixel rows. Here, the maximum value of the number of consecutive pixels of the difference pattern of interest (hereinafter referred to as the “length of the difference pattern”) on the pixel row constituting the length measurement operator is defined as the size SIZ of the difference pattern of interest. . For example, in the example shown in FIG. 6A, the lengths of the difference patterns of interest in each pixel column extending in eight directions a to h from the pixel of interest o are 1, 4, and 1 in directions b, c, and d, respectively. Since it is 0 in other directions, the size SIZ of the difference pattern of interest is 4.
【００３１】次に計測部３６は、二次元展開された差分
判定信号ＳJを用いて注目差分パターンが残銅系か欠損
系かを判断し、残銅系か欠損系かに応じて以下のような
計測を行なう。そして欠陥判定部２０は、計測部３６の
計測結果に基づき以下のように欠陥の有無を判定する。Next, the measuring unit 36 determines whether the difference pattern of interest is a residual copper type or a defective type using the two-dimensionally developed differential determination signal SJ, and determines whether the residual differential pattern is a residual type or a defective type as follows. Performing an important measurement. Then, the defect determination unit 20 determines the presence or absence of a defect based on the measurement result of the measurement unit 36 as described below.
【００３２】ｉ）残銅系差分パターンの場合 二次元展開されたエッジ信号ＳEを用いて、上記の測長
オペレータにより、注目画素が存在するエッジを有する
回路パターンの幅Ｗを計測する。ここでは、注目差分パ
ターンの大きさが計測された方向と反対方向に延びる画
素列上で別のエッジに達するまでの画素数を、計測すべ
き回路パターンの幅Ｗとしている。例えば図６（ａ）に
示した例では、方向ｃに延びる画素列上で注目差分パタ
ーンの大きさSIZが計測されるため、方向ｃの反対方向
である方向ｇに延びる画素列上で注目画素ｏのエッジＥ
１から別のエッジＥ２に達するまでの画素数Ｗ１が、計
測すべき回路パターンの幅Ｗとなる。欠陥判定部２０
は、まず、計測部３６によって計測された注目差分パタ
ーンの大きさSIZと回路パターンの幅Ｗとの比SIZ／Ｗを
算出する。そして、この比SIZ／Ｗが予め設定された第
１判定基準値Ｒ1よりも大きいか否か調べ、SIZ／Ｗ＞Ｒ
1であれば欠陥有り、SIZ／Ｗ≦Ｒ1であれば欠陥無しと
判定し、その判定結果を欠陥信号Ｓdとして出力する。I) In the case of residual copper-based differential pattern Using the two-dimensionally developed edge signal SE, the length measuring operator measures the width W of the circuit pattern having the edge where the pixel of interest exists. Here, the number of pixels until reaching another edge on a pixel row extending in the direction opposite to the direction in which the size of the difference pattern of interest is measured is defined as the width W of the circuit pattern to be measured. For example, in the example shown in FIG. 6A, the size of the difference pattern of interest SIZ is measured on the pixel column extending in the direction c, and therefore the pixel of interest on the pixel column extending in the direction g opposite to the direction c. o's edge E
The number of pixels W1 from 1 to another edge E2 is the width W of the circuit pattern to be measured. Defect determination unit 20
First, the ratio SIZ / W of the size SIZ of the difference pattern of interest measured by the measuring unit 36 and the width W of the circuit pattern is calculated. Then, it is determined whether or not this ratio SIZ / W is larger than a first determination reference value R1 set in advance, and SIZ / W> R
If it is 1, it is determined that there is a defect, and if SIZ / W ≦ R1, it is determined that there is no defect, and the result of the determination is output as a defect signal Sd.
【００３３】ii）欠損系差分パターンの場合 この場合も、計測部３６は、二次元展開されたエッジ信
号ＳEを用いて、上記の測長オペレータにより、注目画
素が存在するエッジを有する回路パターンの幅Ｗを計測
する。ただし、上記の残銅系差分パターンの場合とは異
なり、注目差分パターンの大きさが計測された方向と同
じ方向に延びる画素列上で別のエッジに達するまでの画
素数が、計測すべき回路パターンの幅Ｗとなる。例えば
図６（ｂ）に示した例では、方向ｃに延びる画素列上で
注目差分パターンの大きさSIZが計測されるため、同じ
方向ｃに延びる画素列上で注目画素ｏのエッジＥ３から
別のエッジＥ４に達するまでの画素数Ｗ２が、計測すべ
き回路パターンの幅Ｗである。欠陥判定部２０は、上記
の残銅系差分パターンの場合と同様、まず、注目差分パ
ターンの大きさSIZと回路パターンの幅Ｗとの比SIZ／Ｗ
を算出する。そして、この比SIZ／Ｗが予め設定された
第１判定基準値Ｒ1よりも大きいか否か調べ、SIZ／Ｗ＞
Ｒ1であれば欠陥有り、SIZ／Ｗ≦Ｒ1であれば欠陥無し
と判定し、その判定結果を欠陥信号Ｓdとして出力す
る。Ii) In the case of a missing differential pattern In this case as well, the measuring section 36 uses the two-dimensionally developed edge signal SE to perform the above-described length measurement by the above-described length measurement operator to obtain a circuit pattern having an edge where the pixel of interest exists. The width W is measured. However, unlike the residual copper-based difference pattern described above, the number of pixels until reaching another edge on a pixel row extending in the same direction as the direction in which the size of the difference pattern of interest is measured is a circuit to be measured. It becomes the width W of the pattern. For example, in the example shown in FIG. 6B, the size SIZ of the difference pattern of interest is measured on the pixel column extending in the direction c, so that the size SIZ is different from the edge E3 of the pixel of interest o on the pixel column extending in the same direction c. Is the width W of the circuit pattern to be measured. As in the case of the residual copper-based differential pattern, the defect determination unit 20 first determines the ratio SIZ / W between the size SIZ of the target differential pattern and the width W of the circuit pattern.
Is calculated. Then, it is determined whether or not this ratio SIZ / W is greater than a preset first determination reference value R1.
If R1, it is determined that there is a defect, and if SIZ / W ≦ R1, it is determined that there is no defect, and the result of the determination is output as a defect signal Sd.
【００３４】なお、残銅系の場合と欠損系の場合とで
は、第１判定基準値Ｒ1を別々の値にしてもよい。It should be noted that the first determination reference value R1 may be different between the case of the residual copper system and the case of the defective system.
【００３５】（２）モード信号Ｓmod＝'０'の場合 この場合、注目画素の位置においてエッジに接する差分
パターンは存在しない。計測部３６は、まず、二次元展
開された差分信号ＳDとエッジ信号ＳEとを用いて、上記
と同様の測長オペレータにより、エッジ上の注目画素か
ら差分パターンまでの距離を計測する。ここでは、注目
画素から８方向に延びる各画素列が差分パターンに到達
するまでの画素数のうちの最小値を、差分パターンまで
の距離DISとしている（以下、注目画素からの画素数が
最小となる差分パターンを「注目差分パターン」とい
う）。例えば図７（ａ）に示す例では、注目画素ｏから
８方向ａ〜ｈに延びる各画素列のうち、方向ｃに延びる
画素列が差分パターンＤに到達するまでの画素数は２で
あり、それ以外の方向に延びる画素列は差分パターンに
到達しないため、差分パターンまでの距離はDIS＝２と
なる。(2) In the case of mode signal Smod = '0' In this case, there is no difference pattern in contact with the edge at the position of the target pixel. The measuring unit 36 first measures the distance from the pixel of interest on the edge to the difference pattern by the same length measuring operator as described above using the two-dimensionally developed difference signal SD and the edge signal SE. Here, the minimum value of the number of pixels until each pixel row extending in eight directions from the target pixel reaches the difference pattern is defined as the distance DIS to the difference pattern (hereinafter, the number of pixels from the target pixel is the minimum). Is referred to as a “difference pattern of interest”). For example, in the example illustrated in FIG. 7A, the number of pixels until the pixel column extending in the direction c reaches the difference pattern D among the pixel columns extending in the eight directions a to h from the target pixel o is 2; Since the pixel rows extending in other directions do not reach the difference pattern, the distance to the difference pattern is DIS = 2.
【００３６】次に計測部３６は、二次元展開された差分
判定信号ＳJを用いて、注目差分パターンを構成する画
素に対応する差分判定信号ＳJの値を調べることによ
り、注目差分パターンが残銅系か欠損系かを判断し、残
銅系か欠損系かに応じて以下のような計測を行なう。そ
して欠陥判定部２０は、計測部３６の計測結果に基づき
以下のように欠陥の有無を判定する。Next, the measuring unit 36 checks the value of the difference determination signal SJ corresponding to the pixels constituting the target difference pattern using the two-dimensionally developed difference determination signal SJ. It is determined whether the system is a copper system or a defective system, and the following measurement is performed depending on whether the system is a residual copper system or a defective system. Then, the defect determination unit 20 determines the presence or absence of a defect based on the measurement result of the measurement unit 36 as described below.
【００３７】ｉ）残銅系差分パターンの場合 上記の測長オペレータにより、モード信号Ｓmod＝'１'
の場合と同様に（図６（ａ）参照）、二次元展開された
エッジ信号ＳEを用いて、注目画素が存在するエッジを
有する回路パターンの幅Ｗを計測する。例えば図７
（ａ）に示した例では、方向ｃに延びる画素列上で距離
DISが計測されるため、方向ｃの反対方向である方向ｇ
に延びる画素列上で注目画素ｏのエッジＥ５から別のエ
ッジＥ６に達するまでの画素数Ｗ３が、計測すべき回路
パターンの幅Ｗとなる。欠陥判定部２０は、まず、計測
部３６によって計測された注目差分パターンまでの距離
DISと回路パターンの幅Ｗとの積DIS・Ｗを算出する。そ
して、この積DIS・Ｗが予め設定された第２判定基準値
Ｒ2よりも小さいか否か調べ、DIS・Ｗ＜Ｒ2であれば欠
陥有り、DIS・Ｗ≧Ｒ2であれば欠陥無しと判定し、その
判定結果を欠陥信号Ｓdとして出力する。I) In the case of a residual copper-based differential pattern: The mode signal Smod = '1' by the length measuring operator described above.
As in the case of (see FIG. 6A), the width W of the circuit pattern having the edge where the target pixel exists is measured using the two-dimensionally developed edge signal SE. For example, FIG.
In the example shown in (a), the distance on the pixel column extending in the direction c is
Direction g, which is opposite to direction c, because DIS is measured
The number of pixels W3 from the edge E5 of the pixel of interest o to another edge E6 on the pixel row extending to the width W of the circuit pattern to be measured. The defect determination unit 20 first determines the distance to the target difference pattern measured by the measurement unit 36.
The product DIS · W of DIS and the width W of the circuit pattern is calculated. Then, it is determined whether or not the product DIS · W is smaller than a preset second determination reference value R2. If DIS · W <R2, it is determined that there is a defect, and if DIS · W ≧ R2, it is determined that there is no defect. Is output as a defect signal Sd.
【００３８】ii）欠損系差分パターンの場合 この場合も、上記の残銅系差分パターンの場合と同様に
して、計測部３６は、注目画素が存在するエッジを有す
る回路パターンの幅Ｗを計測する。ただし、残銅系差分
パターンの場合とは異なり、注目差分パターンまでの距
離が計測された方向と同じ方向に延びる画素列上で別の
エッジに達するまでの画素数が、計測すべき回路パター
ンの幅Ｗとなる。例えば図７（ｂ）に示した例では、方
向ｃに延びる画素列上で距離DISが計測されるため、同
じ方向ｃに延びる画素列上で注目画素ｏのエッジＥ７か
ら別のエッジＥ８に達するまでの画素数Ｗ４が、計測す
べき回路パターンの幅Ｗである。欠陥判定部２０は、上
記の残銅系差分パターンの場合と同様、まず、注目差分
パターンまでの距離DISと回路パターンの幅Ｗとの積DIS
・Ｗを算出する。そして、この積DIS・Ｗが予め設定さ
れた第２判定基準値Ｒ2よりも小さいか否か調べ、DIS・
Ｗ＜Ｒ2であれば欠陥有り、DIS・Ｗ≧Ｒ2であれば欠陥
無しと判定し、その判定結果を欠陥信号Ｓdとして出力
する。Ii) In the case of a missing differential pattern In this case as well, in the same manner as in the case of the residual copper differential pattern, the measuring unit 36 measures the width W of the circuit pattern having the edge where the pixel of interest exists. . However, unlike the case of the residual copper-based difference pattern, the number of pixels until reaching another edge on a pixel row extending in the same direction as the direction in which the distance to the target difference pattern is measured is the number of pixels of the circuit pattern to be measured. The width W is obtained. For example, in the example shown in FIG. 7B, since the distance DIS is measured on the pixel row extending in the direction c, it reaches another edge E8 from the edge E7 of the target pixel o on the pixel row extending in the same direction c. Is the width W of the circuit pattern to be measured. As in the case of the residual copper-based differential pattern, the defect determination unit 20 first determines the product DIS of the distance DIS to the target differential pattern and the width W of the circuit pattern.
-Calculate W. Then, it is determined whether or not the product DIS · W is smaller than a preset second determination reference value R2.
If W <R2, it is determined that there is a defect, and if DIS · W ≧ R2, it is determined that there is no defect, and the result of the determination is output as a defect signal Sd.
【００３９】なお、残銅系の場合と欠損系の場合とで
は、第２判定基準値Ｒ2を別々の値にしてもよい。It should be noted that the second determination reference value R2 may be different between the case of the residual copper system and the case of the defective system.
【００４０】上記実施例の計測部３６において、回路パ
ターンの幅Ｗ、差分パターンの大きさSIZ、及び差分パ
ターンまでの距離DISを求めるには、ＲＯＭテーブルを
用いることができる。すなわち、二次元展開部３２によ
ってエッジ信号ＳE、差分信号ＳD、及び差分判定信号Ｓ
Jの各画像信号が例えば図８（ａ）に示すように１１×
１１に展開された場合には（ｎ＝１１）、１１×１１の
画素の中心画素（注目画素）ｏから８方向に延びる画素
列の画素ａ1〜ａ5、ｂ1〜ｂ5、ｃ1〜ｃ5、ｄ1〜ｄ5、ｅ
1〜ｅ5、ｆ1〜ｆ5、ｇ1〜ｇ5、ｈ1〜ｈ5のうち、所定の
画素の値をアドレス信号として入力したとき、所望の測
長値を出力するように内部にデータが設定されたＲＯＭ
を用いればよい。例えば、注目画素から注目差分パター
ンまでの距離DISを計測する場合において、方向ｃに延
びる画素列が差分パターンに到達するまでの画素数を求
めるときには（図７（ａ）参照）、図８（ｂ）に示すよ
うに、二次元展開されたエッジ信号ＳEにおける中心画
素ｏ、及び二次元展開された差分信号ＳDにおいて方向
ｃに延びる画素列の画素ｃ1〜ｃ5をアドレス信号として
入力したとき、方向ｃに延びる画素列が差分パターンに
到達するまでの画素数Ｌcを出力するように内部にデー
タが設定されたＲＯＭ１０２を用いればよい。図８
（ｂ）に示した例は、図７（ａ）において、中心画素ｏ
がエッジＥ５の左側、エッジＥ５の上、エッジＥ５の右
側にそれぞれ位置する場合の入出力関係を表わしてい
る。ここでは、中心画素ｏがエッジＥ５上に位置する場
合にのみ、差分パターンに到達するまでの画素数Ｌｃ
（２）が出力される。In the measuring section 36 of the above embodiment, a ROM table can be used to determine the width W of the circuit pattern, the size SIZ of the difference pattern, and the distance DIS to the difference pattern. That is, the edge signal SE, the difference signal SD, and the difference determination signal S
Each image signal of J is, for example, 11 × as shown in FIG.
11 (n = 11), the pixels a1 to a5, b1 to b5, c1 to c5, d1 to in the pixel column extending in eight directions from the center pixel (pixel of interest) o of 11 × 11 pixels. d5, e
ROM in which data is internally set so as to output a desired measurement value when a predetermined pixel value is input as an address signal among 1 to e5, f1 to f5, g1 to g5, and h1 to h5.
May be used. For example, when measuring the distance DIS from the target pixel to the target difference pattern, when calculating the number of pixels until the pixel row extending in the direction c reaches the difference pattern (see FIG. 7A), FIG. ), When the center pixel o in the two-dimensionally developed edge signal SE and the pixels c1 to c5 of the pixel column extending in the direction c in the two-dimensionally developed difference signal SD are input as address signals, the direction c The ROM 102 in which data is set so as to output the number Lc of pixels until the pixel row extending to the pixel pattern reaches the difference pattern may be used. FIG.
In the example shown in FIG. 7B, the center pixel o in FIG.
Represents the input / output relationship when the data is located on the left side of the edge E5, above the edge E5, and on the right side of the edge E5. Here, only when the center pixel o is located on the edge E5, the number of pixels Lc until the difference pattern is reached
(2) is output.
【００４１】以上のように本実施例によれば、差分パタ
ーンが回路パターンのエッジに接している場合には差分
パターンの大きさSIZと回路パターンの幅Ｗとの比SIZ／
Ｗに基づき、差分パターンが回路パターンのエッジから
離れている場合には差分パターンまでの距離DISと回路
パターンの幅Ｗとの積DIS・Ｗとに基づき、欠陥の有無
が判定されるため、差分パターンの欠陥としての重要度
のより詳しい評価に基づいて欠陥が検出されることにな
る。As described above, according to this embodiment, when the difference pattern is in contact with the edge of the circuit pattern, the ratio SIZ / the ratio of the size SIZ of the difference pattern to the width W of the circuit pattern is obtained.
If the difference pattern is far from the edge of the circuit pattern based on W, the presence or absence of a defect is determined based on the product DIS · W of the distance DIS to the difference pattern and the width W of the circuit pattern. A defect is detected based on a more detailed evaluation of the importance of the pattern as a defect.
【００４２】［実施例２］図９は、本発明の他の実施例
（以下「実施例２」という）である回路パターン検査装
置の要部の構成を示すブロック図である。図９に示すよ
うに、本実施例の回路パターン検査装置は、位置ずれ検
出部５０、位置補正部５２、差分画像生成部５４、測長
部５８、及び欠陥判定部６０を備えており、実施例１
（図１参照）と同様、位置ずれ検出部５０には被検査画
像信号Ｓobj及び参照画像信号Ｓrefが入力される。しか
し、本実施例の回路パターン検査装置は、実施例１と異
なり、エッジ抽出部１６の代わりにマクロ情報作成部５
６を有し、これにより、パッド又はランド（本実施例で
は、パッドとランドとを区別せずに両者を併せて単に
「パッド」という）を示す情報、ラインを示す情報、及
び回路パターンの高密度領域を示す情報等（以下、これ
らの情報を総称して「マクロ情報」という）が作成され
る。測長部５８は差分パターンと回路パターンとの距離
を計測し、欠陥判定部６０はこの計測結果及びマクロ情
報に基づいて欠陥の有無を判定する。本実施例の他の点
については、実施例１と同様であるため説明を省略す
る。[Embodiment 2] FIG. 9 is a block diagram showing a configuration of a main part of a circuit pattern inspection apparatus according to another embodiment (hereinafter, referred to as "embodiment 2") of the present invention. As shown in FIG. 9, the circuit pattern inspection apparatus according to the present embodiment includes a position shift detection unit 50, a position correction unit 52, a difference image generation unit 54, a length measurement unit 58, and a defect determination unit 60. Example 1
As in the case of (see FIG. 1), the inspection image signal Sobj and the reference image signal Sref are input to the displacement detection unit 50. However, unlike the first embodiment, the circuit pattern inspection apparatus of the present embodiment differs from the first embodiment in that
6, which indicates information indicating a pad or a land (in this embodiment, the pad and the land are simply referred to as a “pad” together without discriminating between the pad and the land), the information indicating a line, and the height of a circuit pattern. Information indicating the density region and the like (hereinafter, these information are collectively referred to as “macro information”) are created. The length measurement unit 58 measures the distance between the difference pattern and the circuit pattern, and the defect determination unit 60 determines the presence or absence of a defect based on the measurement result and the macro information. The other points of the present embodiment are the same as those of the first embodiment, and the description is omitted.
【００４３】以下、図１０〜図１５を参照しつつ、本実
施例における欠陥検出のための構成及び動作の詳細につ
いて説明する。図１０は、上記の測長部５８の内部構成
をマクロ情報作成部５６及び欠陥判定部６０と共に示す
ブロック図である。マクロ情報作成部５６は、参照画像
信号Ｓrefを用いて、パッドの認識、ラインの認識、回
路パターンの高密度領域の認識を行ない、パッドを示す
情報、ラインを示す情報、及び回路パターンの高密度領
域を示す情報を作成する。Hereinafter, the configuration and operation for detecting a defect in this embodiment will be described in detail with reference to FIGS. FIG. 10 is a block diagram showing the internal configuration of the length measurement unit 58 together with the macro information creation unit 56 and the defect determination unit 60. The macro information creation unit 56 uses the reference image signal Sref to perform pad recognition, line recognition, and circuit pattern high-density area recognition, and indicates pad information, line information, and circuit pattern high density. Create information indicating the area.
【００４４】マクロ情報作成部５６におけるパッドの認
識には、図１１に示すように、ライン幅よりも大きいサ
イズのｎ×ｎのパッド認識オペレータＯＰpが用いられ
る。このようなパッド認識オペレータＯＰpによると、
そのオペレータ内の全ての画素がラインを構成すること
は有り得ないが、パッド内の所定領域ではそのオペレー
タ内の全ての画素がパッドを構成する。そこでパッド認
識オペレータＯＰpは、そのオペレータ内の全ての画素
が回路パターンを構成するとき、その中心画素はパッド
領域を構成すると認識する。図１１に示した例では、ラ
インＬの幅よりも大きい３×３のパッド認識オペレータ
ＯＰpにより、斜線が付された領域がパッド領域として
認識され、その領域に対してパッド信号Ｓpadが生成さ
れる。このようなパッド認識オペレータＯＰpは、実施
例１のエッジ検出オペレータＯＰE等と同様、ラインメ
モリとＤフリップフロップ等を用いて実現することがで
きる。なお、より正確にパッド領域を認識するために
は、ライン幅よりも大きい範囲で出来るだけ小さいサイ
ズのオペレータを用いるのが好ましい。As shown in FIG. 11, an n × n pad recognition operator OPp having a size larger than the line width is used for the pad recognition in the macro information creation section 56. According to such a pad recognition operator OPp,
All pixels in the operator cannot form a line, but in a predetermined area in the pad, all pixels in the operator form a pad. Therefore, the pad recognition operator OPp recognizes that when all the pixels in the operator form a circuit pattern, the center pixel forms a pad area. In the example shown in FIG. 11, the shaded area is recognized as the pad area by the 3 × 3 pad recognition operator OPp larger than the width of the line L, and the pad signal Spad is generated for the area. . Such a pad recognition operator OPp can be realized using a line memory, a D flip-flop, and the like, like the edge detection operator OP and the like in the first embodiment. In order to more accurately recognize the pad area, it is preferable to use an operator whose size is as small as possible in a range larger than the line width.
【００４５】ラインの認識には、図１２に示すように、
放射状に延びる８方向の腕を持つオペレータであって、
各腕の長さがラインＬの幅よりも長い所定サイズのオペ
レータＯＰLが用いられる。このようなライン認識オペ
レータＯＰLによると、特定画素数以上の部分が回路パ
ターン上にある腕の数は、オペレータの中心がライン上
にあるときには１又は２、パッド上にあるときには３以
上、ベース上（回路パターンの間隙部分）にあるときに
は０となる。そこでライン認識オペレータＯＰLは、特
定画素数以上の部分が回路パターン上にある腕の数が１
又は２であるとき、そのオペレータの中心の画素はライ
ンを構成すると認識する。図１２に示した例では、ライ
ンＬの幅よりも長い腕を持つライン認識オペレータＯＰ
Lにより、斜線が付された領域がライン領域として認識
され、その領域に対してライン信号Ｓlinが生成され
る。また、このようなオペレータＯＰLの代わりに、パ
ッドよりもサイズが小さく、放射状に延びる腕を持つオ
ペレータを、ライン認識オペレータとして用いてもよ
い。ただし、このライン認識オペレータの腕の長さはラ
インの幅よりも長いものとする。この場合、ライン認識
オペレータは、互いに反対方向に延びる二つの腕の全て
の部分が回路パターン上に存在し、その二つの腕と直交
するいずれの腕についても少なくとも一部が回路パター
ン上に存在しないとき、そのオペレータの中心はライン
上に存在すると認識する。上記のいずれのライン認識オ
ペレータも、実施例１のエッジ検出オペレータＯＰEや
前記のパッド認識オペレータ等と同様、ラインメモリと
Ｄフリップフロップ等を用いて実現することができる。
また、放射状のオペレータのみで、パッド及びラインを
認識することもできる。For line recognition, as shown in FIG.
An operator with eight arms extending radially,
An operator OPL of a predetermined size in which the length of each arm is longer than the width of the line L is used. According to such a line recognition operator OPL, the number of arms having a portion equal to or more than a specific number of pixels on the circuit pattern is 1 or 2 when the center of the operator is on the line, 3 or more when the center of the operator is on the pad, and on the base. It is 0 when it is in (the gap portion of the circuit pattern). Therefore, the line recognition operator OPL determines that the number of arms whose portion equal to or greater than the specific number of pixels is on the circuit pattern is one.
Or, when it is 2, it is recognized that the pixel at the center of the operator forms a line. In the example shown in FIG. 12, the line recognition operator OP having an arm longer than the width of the line L
With L, a shaded area is recognized as a line area, and a line signal Slin is generated for that area. Further, instead of such an operator OPL, an operator having a smaller size than the pad and having a radially extending arm may be used as the line recognition operator. However, the length of the arm of the line recognition operator is longer than the width of the line. In this case, the line recognition operator determines that all portions of the two arms extending in opposite directions exist on the circuit pattern, and at least a part of any arm orthogonal to the two arms does not exist on the circuit pattern. At this time, it is recognized that the center of the operator exists on the line. Any of the above line recognition operators can be realized by using a line memory, a D flip-flop, and the like, like the edge detection operator OPEN and the pad recognition operator in the first embodiment.
Also, pads and lines can be recognized only by a radial operator.
【００４６】回路パターンの高密度領域の認識に際して
は、図１３に示すように、参照画像が、複数画素からな
る連続領域であるブロックを単位とする複数の領域に分
割され、各ブロック毎に、回路パターンを構成する画素
の数が数えられる（以下、この画素の数を「パターン密
度」という）。図１３に示した例では、回路パターンＣ
Ｐの存在により、斜線が付された各ブロックからなる領
域のパターン密度が所定の基準値よりも高くなり、その
高密度領域に対して密度信号Ｓdenが生成される。な
お、一般的に、高密度領域に差分パターンが存在すると
回路としての機能に影響を与える可能性が高い。また、
このようなブロック毎の回路パターンの高密度領域の認
識は、前記の各オペレータと同様、ラインメモリとＤフ
リップフロップ等を用いて実現することができる。In recognizing a high-density region of a circuit pattern, as shown in FIG. 13, the reference image is divided into a plurality of regions each of which is a continuous region composed of a plurality of pixels. The number of pixels constituting the circuit pattern is counted (hereinafter, the number of pixels is referred to as “pattern density”). In the example shown in FIG.
Due to the presence of P, the pattern density of the area composed of each hatched block becomes higher than a predetermined reference value, and the density signal Sden is generated for the high density area. In general, if a difference pattern exists in a high-density region, there is a high possibility that the function as a circuit will be affected. Also,
Such recognition of the high-density area of the circuit pattern for each block can be realized using a line memory, a D flip-flop, and the like, as in the case of each operator described above.
【００４７】マクロ情報作成部５６は、以上のようにし
て作成したパッド認識領域を示す情報、ライン認識領域
を示す情報、及び回路パターンの高密度領域を示す情報
を、それぞれ、パッド信号Ｓpad、ライン信号Ｓlin、及
び密度信号Ｓdenとして出力する。The macro information creation unit 56 converts the information indicating the pad recognition area, the information indicating the line recognition area, and the information indicating the high-density area of the circuit pattern created as described above into a pad signal Spad and a line signal, respectively. The signal is output as the signal Slin and the density signal Sden.
【００４８】測長部５８は、上記の各マクロ情報に対応
した二次元展開部７３ａ〜７３ｃを備え、二次元展開部
７３ａ〜７３ｃは、それぞれ、上記の信号Ｓpad、Ｓli
n、Ｓdenを二次元展開する。また測長部５８は、二次元
展開部７２を備え、これにより、差分信号ＳDを二次元
展開する。これらの二次元展開部７２、７３ａ〜７３ｃ
は、実施例１の二次元展開部と同様の構成により実現す
ることができる（図５参照）。The length measuring section 58 includes two-dimensional developing sections 73a to 73c corresponding to the respective macro information, and the two-dimensional developing sections 73a to 73c respectively correspond to the signals Spad and Sli.
Two-dimensional expansion of n and Sden. In addition, the length measuring unit 58 includes a two-dimensional developing unit 72, and thereby two-dimensionally develops the difference signal SD. These two-dimensional development units 72, 73a to 73c
Can be realized by the same configuration as the two-dimensional developing unit of the first embodiment (see FIG. 5).
【００４９】測長部５８は、さらに、上記の各マクロ情
報に対応する計測部７４ａ〜７４ｃを備え、計測部７４
ａ〜７４ｃは、二次元展開部７２、７３ａ〜７３ｃによ
って展開された上記各信号ＳD、Ｓpad、Ｓlin、Ｓdenを
用いて、以下の測長を行なう。The length measuring section 58 further includes measuring sections 74a to 74c corresponding to the respective macro information.
a to 74c perform the following length measurement using the signals SD, Spad, Slin, and Sden developed by the two-dimensional developing units 72 and 73a to 73c.
【００５０】計測部７４ａは、二次元展開された差分信
号ＳD及びパッド信号Ｓpadを用いて、各差分パターンか
らパッドまでの距離を計測する。すなわち、二次元展開
の中心の画素（注目画素）が差分パターン上にあるとき
に、その注目画素から８方向に延びる各画素列がパッド
に到達するまでの画素数を数え、その画素数のうちの最
小値を差分パターンからパッドまでの距離とする。例え
ば図１４に示す例では、対パッド最小値ＰSが差分パタ
ーンＤからＳＭＤパッドＰまでの距離となる。このよう
な計測部７４ａは、実施例１における計測部３６と同様
の構成により実現することができる（図８参照）。The measuring section 74a measures the distance from each differential pattern to the pad using the two-dimensionally developed differential signal SD and pad signal Spad. That is, when the pixel at the center of the two-dimensional development (pixel of interest) is on the difference pattern, the number of pixels until each pixel row extending in eight directions from the pixel of interest reaches the pad is counted. Is the distance from the difference pattern to the pad. For example, in the example shown in FIG. 14, the minimum value PS for the pad is the distance from the difference pattern D to the SMD pad P. Such a measuring unit 74a can be realized by the same configuration as the measuring unit 36 in the first embodiment (see FIG. 8).
【００５１】計測部７４ｂは、二次元展開された差分信
号ＳD及びライン信号Ｓlinを用い、上記計測部７４ａと
同様にして、各差分パターンからラインまでの距離を計
測する。例えば図１４及び図１５に示す例では、対ライ
ン最小値ＬSが差分パターンＤからラインＬまでの距離
となる。この計測部７４ｂは、実施例１における計測部
３６と同様の構成により実現することができる（図８参
照）。The measuring section 74b measures the distance from each differential pattern to the line in the same manner as the measuring section 74a, using the two-dimensionally developed difference signal SD and line signal Slin. For example, in the examples shown in FIGS. 14 and 15, the minimum value LS for the line is the distance from the difference pattern D to the line L. This measuring unit 74b can be realized by the same configuration as the measuring unit 36 in the first embodiment (see FIG. 8).
【００５２】計測部７４ｃは二次元展開された差分信号
ＳD及び密度信号Ｓdenを用い、上記計測部７４ａと同様
にして、各差分パターンから高密度領域における回路パ
ターン（以下「高密度パターン」という）までの距離を
計測する。例えば図１５に示す例では、対高密度領域最
小値ＰＷSが差分パターンＤから高密パターン（電源ラ
インＬPW）までの距離となる。この計測部７４ｃは、実
施例１における計測部３６と同様の構成により実現する
ことができる（図８参照）。The measuring section 74c uses the two-dimensionally developed difference signal SD and density signal Sden, and, in the same manner as the above-described measuring section 74a, calculates a circuit pattern in a high-density region (hereinafter referred to as a "high-density pattern") from each difference pattern. Measure the distance to For example, in the example shown in FIG. 15, the minimum value PWS for the high-density area is the distance from the difference pattern D to the high-density pattern (power supply line LPW). This measuring unit 74c can be realized by the same configuration as the measuring unit 36 in the first embodiment (see FIG. 8).
【００５３】欠陥判定部６０は、計測部７４ａ〜７４ｃ
によって得られた上記の各計測値、すなわち、差分パタ
ーンからパッドまでの距離ＰS、差分パターンからライ
ンまでの距離ＬS、及び差分パターンから高密度パター
ンまでの距離ＰＷSを用いて、欠陥の有無を判定する。
この判定に際して各差分パターンの欠陥としての重要度
を考慮するために、これらの計測値のそれぞれに対して
マクロ情報に対応する判定基準値が設定されている。こ
れは以下の理由による。The defect determining section 60 includes measuring sections 74a to 74c.
The presence or absence of a defect is determined using the above measured values obtained by the above, that is, the distance PS from the difference pattern to the pad, the distance LS from the difference pattern to the line, and the distance PWS from the difference pattern to the high-density pattern. I do.
In order to consider the importance of each difference pattern as a defect in this determination, a determination reference value corresponding to the macro information is set for each of these measurement values. This is for the following reason.
【００５４】すなわち、ＳＭＤの場合には、パッド周辺
に欠陥が存在すると、部分実装工程においてパッド間の
ショートを招き易いため、ＳＭＤのパッド周辺に存在す
る欠陥は、ラインの周辺に存在する欠陥よりも重要度が
高いからである。また、図１５に示すように電源ライン
Ｌpwと信号ラインＬsgとが混在する場合には、電源ライ
ンＬpw近傍の空隙部分Ｂにピンが配置されることがあ
り、差分パターンＤから回路パターンまでの距離ＬS及
び回路パターンの幅により一律に重要度を判断すること
はできないからである。この場合、差分パターンＤの欠
陥としての重要度の判断に際し、その差分パターンＤか
ら高密度パターン、すなわち電源ラインＬPWまでの距離
ＰＷSを重視する必要がある。That is, in the case of the SMD, if a defect exists around the pad, a short circuit between the pads is likely to occur in the partial mounting process. Therefore, the defect existing around the pad of the SMD is larger than the defect existing around the line. Is also important. When the power line Lpw and the signal line Lsg are mixed as shown in FIG. 15, pins may be arranged in the gap B near the power line Lpw, and the distance from the difference pattern D to the circuit pattern may be increased. This is because the importance cannot be determined uniformly based on LS and the width of the circuit pattern. In this case, when judging the importance of the difference pattern D as a defect, it is necessary to attach importance to the distance PWS from the difference pattern D to the high-density pattern, that is, the power supply line LPW.
【００５５】そこで欠陥判定部６０は、まず、通常のラ
インに対しては、差分パターンＤからラインまでの距離
ＬSとライン判定基準値ＲＬとを比較し、ＲＬ＞ＬSであ
れば欠陥有りと判定する。一方、欠陥判定部６０は、パ
ッドまでの距離を重要視し、パッドに対しては、差分パ
ターンＤからパッドまでの距離ＰSとパッド判定基準値
ＲＰ（＞ＲＬ）とを比較し、ＲＰ＞ＰSであれば欠陥有
りと判定する。さらに、欠陥判定部６０は、高密度パタ
ーンまでの距離を重要視し、高密度領域に対しては、差
分パターンＤから高密度パターンまでの距離ＰＷSと密
度判定基準値ＲＤ（＞ＲＬ）とを比較し、ＲＤ＞ＰSで
あれば欠陥有りと判定する。これにより、検査対象物の
特徴に応じて、より正確にかつより詳しく差分パターン
の欠陥としての重要度が評価され、その評価に基づいて
欠陥の有無が判定される。The defect determining section 60 first compares the distance LS from the difference pattern D to the line with the line determination reference value RL for a normal line, and determines that there is a defect if RL> LS. I do. On the other hand, the defect determination unit 60 places importance on the distance to the pad, compares the distance PS from the difference pattern D to the pad with the pad determination reference value RP (> RL), and calculates RP> PS If so, it is determined that there is a defect. Further, the defect determination unit 60 regards the distance to the high-density pattern as important, and for the high-density region, calculates the distance PWS from the difference pattern D to the high-density pattern and the density determination reference value RD (> RL). If RD> PS, it is determined that there is a defect. Thereby, the importance of the difference pattern as a defect is evaluated more accurately and in detail according to the characteristics of the inspection object, and the presence or absence of the defect is determined based on the evaluation.
【００５６】なお、上記実施例ではマクロ情報としてパ
ッドを示す情報、ラインを示す情報、及び回路パターン
の高密度領域を示す情報を作成しているが、これら以外
のマクロ情報、例えばスルーホールを示す情報等を作成
して、スルーホール等との位置関係を計測し、その計測
結果をも考慮して欠陥の有無を判定するようにしてもよ
い。In the above embodiment, information indicating a pad, information indicating a line, and information indicating a high-density region of a circuit pattern are created as macro information. However, other macro information, such as a through hole, is created. Information or the like may be created, the positional relationship with the through hole or the like may be measured, and the presence or absence of a defect may be determined in consideration of the measurement result.
【００５７】[0057]
【発明の効果】第１の回路パターン検査装置によれば、
回路パターンのエッジから差異部分までの距離とその回
路パターンの幅との積に基づき欠陥の有無が判定される
ため、回路パターン周辺の差異部分の欠陥としての重要
度のより詳しい評価に基づいて欠陥が検出される。これ
により、真に回路としての機能に影響を与える欠陥のみ
を検出することができるため、検査対象物であるプリン
ト基板等の製造のスループットが向上する。According to the first circuit pattern inspection apparatus,
Since the presence or absence of a defect is determined based on the product of the distance from the edge of the circuit pattern to the difference portion and the width of the circuit pattern, the defect is determined based on a more detailed evaluation of the importance of the difference portion around the circuit pattern as a defect. Is detected. As a result, only a defect that truly affects the function as a circuit can be detected, so that the throughput of manufacturing a printed circuit board or the like to be inspected is improved.
【００５８】第２の回路パターン検査装置によれば、差
異部分が回路パターンのエッジと接している場合には、
差異部分の大きさと回路パターンの幅との比に基づき欠
陥の有無が判定される。したがって、差異部分が回路パ
ターンのエッジと接している場合にも、差異部分の欠陥
としての重要度のより詳しい評価に基づいて欠陥が検出
され、これにより、真に回路としての機能に影響を与え
る欠陥のみを検出することができる。According to the second circuit pattern inspection apparatus, when the difference portion is in contact with the edge of the circuit pattern,
The presence or absence of a defect is determined based on the ratio between the size of the difference portion and the width of the circuit pattern. Therefore, even when the difference portion is in contact with the edge of the circuit pattern, a defect is detected based on a more detailed evaluation of the importance of the difference portion as a defect, thereby truly affecting the function as a circuit. Only defects can be detected.
【００５９】第３の回路パターン検査装置によれば、回
路パターンのエッジから差異部分までの距離と基準値と
の比較に基づいて欠陥の有無を判定する際、マクロ情報
に対応する基準値が採用されるので、欠陥としての重要
度のより正確で詳しい評価に基づいて欠陥が検出され
る。これにより、真に回路としての機能に影響を与える
欠陥のみを検出することができる。According to the third circuit pattern inspection apparatus, when judging the presence or absence of a defect based on the comparison between the distance from the edge of the circuit pattern to the difference portion and the reference value, the reference value corresponding to the macro information is employed. Therefore, the defect is detected based on a more accurate and detailed evaluation of the importance of the defect. As a result, it is possible to detect only a defect that truly affects the function as a circuit.
【００６０】第４の回路パターン検査装置では所定パタ
ーンによって被覆可能な差異部分を消去した後の画像
を、第５の回路パターン検査装置では所定パターンによ
って被覆可能であって所定面積よりも小さい面積の差異
部分を消去した後の画像を、それぞれ差分画像としてい
るため、これらの回路パターン検査装置によって生成さ
れる差分画像には、欠陥として無視できる微小な差異部
分は含まれない。このため、真に回路としての機能に影
響を与える欠陥のみを検出することができ、検査対象物
であるプリント基板等の製造のスループットが更に向上
する。なお、第５の回路パターン検査装置では、欠陥と
して無視できる微小な差異部分が第４の回路パターン検
査装置よりも厳しく選別されるため、欠陥の見落としが
少ない。In the fourth circuit pattern inspection apparatus, the image after erasing the difference portion which can be covered by the predetermined pattern is used. In the fifth circuit pattern inspection apparatus, the image which can be covered by the predetermined pattern and has an area smaller than the predetermined area is obtained. Since the images after erasing the difference portions are used as difference images, the difference images generated by these circuit pattern inspection apparatuses do not include minute difference portions that can be ignored as defects. For this reason, it is possible to detect only a defect that truly affects the function as a circuit, and the throughput of manufacturing a printed circuit board or the like to be inspected is further improved. In the fifth circuit pattern inspection apparatus, minute differences that can be ignored as defects are more strictly selected than in the fourth circuit pattern inspection apparatus.
【図１】 本発明の一実施例（実施例１）である回路パ
ターン検査装置の要部の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of a main part of a circuit pattern inspection apparatus according to an embodiment (Embodiment 1) of the present invention.
【図２】 実施例１における差分画像生成部の内部構成
を示すブロック図。FIG. 2 is a block diagram illustrating an internal configuration of a difference image generation unit according to the first embodiment.
【図３】 実施例１におけるエッジ抽出部の動作を説明
するための図。FIG. 3 is a diagram for explaining the operation of an edge extraction unit according to the first embodiment.
【図４】 実施例１における測長部の内部構成を示すブ
ロック図。FIG. 4 is a block diagram illustrating an internal configuration of a length measuring unit according to the first embodiment.
【図５】 測長部における二次元展開部の構成例を示す
回路図。FIG. 5 is a circuit diagram showing a configuration example of a two-dimensional developing unit in the length measuring unit.
【図６】 差分パターンが回路パターンのエッジに接し
ている場合の、実施例１における計測部の動作を説明す
るための図。FIG. 6 is a diagram for explaining the operation of the measuring unit according to the first embodiment when the difference pattern is in contact with the edge of the circuit pattern.
【図７】 差分パターンが回路パターンのエッジから離
れている場合の、実施例１における計測部の動作を説明
するための図。FIG. 7 is a diagram for explaining the operation of the measurement unit according to the first embodiment when the difference pattern is separated from the edge of the circuit pattern.
【図８】 計測部の実現方法を説明するための図。FIG. 8 is a diagram for explaining a method of realizing a measurement unit.
【図９】 本発明の他の実施例（実施例２）である回路
パターン検査装置の要部の構成を示すブロック図。FIG. 9 is a block diagram showing a configuration of a main part of a circuit pattern inspection apparatus according to another embodiment (Embodiment 2) of the present invention.
【図１０】 実施例２における測長部の内部構成をマク
ロ情報作成部及び欠陥判定部と共に示すブロック図。FIG. 10 is a block diagram illustrating an internal configuration of a length measurement unit according to a second embodiment, together with a macro information creation unit and a defect determination unit.
【図１１】 パッド領域の認識方法を説明するための
図。FIG. 11 is a view for explaining a pad area recognition method.
【図１２】 ライン領域の認識方法を説明するための
図。FIG. 12 is a diagram for explaining a line area recognition method.
【図１３】 回路パターンの高密度領域の認識方法を説
明するための図。FIG. 13 is a diagram for explaining a method for recognizing a high-density region of a circuit pattern.
【図１４】 実施例２における計測部の動作を説明する
ための図。FIG. 14 is a diagram for explaining the operation of the measurement unit according to the second embodiment.
【図１５】 電源ラインと信号ラインとが混在する回路
パターンにおける欠陥の検出を説明するための図。FIG. 15 is a diagram for explaining detection of a defect in a circuit pattern in which a power supply line and a signal line are mixed.
１４ …差分画像生成部 １６ …エッジ抽出部 １８、５８…測長部 ２０、６０…欠陥判定部 ３０ …微小差分消去部 ３４ …処理モード判定部 ３６ …計測部 ５６ …マクロ情報作成部 Ｓobj …被検査画像信号 Ｓref …参照画像信号 ＳD …差分信号 ＳE …エッジ信号 Ｓpad …パッド信号（パッド認識領域を示す信号） Ｓlin …ライン信号（ライン認識領域を示す信号） Ｓden …密度信号（回路パターンの高密度領域を示
す信号）Reference Signs List 14 ... Difference image generation unit 16 ... Edge extraction unit 18, 58 ... Length measurement unit 20, 60 ... Defect determination unit 30 ... Small difference elimination unit 34 ... Processing mode determination unit 36 ... Measurement unit 56 ... Macro information creation unit Sobj ... Inspection image signal Sref: Reference image signal SD: Difference signal SE: Edge signal Spad: Pad signal (signal indicating pad recognition area) Slin: Line signal (signal indicating line recognition area) Sden: Density signal (high density of circuit pattern) Signal indicating area)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０６Ｆ 15/70 ４５５Ａ ４５５Ｂ (58)調査した分野(Int.Cl.7，ＤＢ名) G01N 21/88 G01N 21/956 G06T 7/00 H01L 21/66 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 identification code FI G06F 15/70 455A 455B (58) Investigated field (Int. Cl. 7 , DB name) G01N 21/88 G01N 21/956 G06T 7 / 00 H01L 21/66
Claims (5)
パターンを読み取って得られる画像データに基づき、前
記回路パターンにおける欠陥を検出する回路パターン検
査装置において、 ａ）前記画像データによって表わされる被検査画像を、
欠陥のない前記検査対象物のパターンを示す参照画像と
比較し、両画像の差異部分を示す差分画像を生成する差
分画像生成手段と、 ｂ）前記参照画像における回路パターンのエッジを示す
参照エッジ画像を生成するエッジ抽出手段と、 ｃ）前記参照画像における回路パターンの幅、及び、前
記参照エッジ画像によって示される回路パターンのエッ
ジから前記差分画像によって示される差異部分までの距
離を計測する測長手段と、 ｄ）測長手段によって計測された前記幅と前記距離との
積に基づいて欠陥の有無を判定する判定手段と、を備え
ることを特徴とする回路パターン検査装置。1. A circuit pattern inspection apparatus for detecting a defect in a circuit pattern based on image data obtained by reading a pattern of an inspection object on which a circuit pattern is formed, comprising: a) an inspection object represented by the image data the image,
A difference image generating means for comparing with a reference image indicating a pattern of the inspection object having no defect and generating a difference image indicating a difference between the two images; b) a reference edge image indicating an edge of a circuit pattern in the reference image C) a width of the circuit pattern in the reference image, and a length measuring means for measuring a distance from an edge of the circuit pattern indicated by the reference edge image to a difference portion indicated by the difference image. And d) determining means for determining the presence or absence of a defect based on the product of the width and the distance measured by the length measuring means.
において、 前記差分画像によって示される差異部分が前記参照エッ
ジ画像によって示される回路パターンのエッジと接して
いるか否かを判定する接触判定手段を更に備え、 前記測長手段は、接触判定手段によって前記差異部分が
前記エッジに接していると判定された場合には、前記差
異部分の大きさを計測し、 前記判定手段は、接触判定手段によって前記差異部分が
前記エッジに接していると判定された場合には、前記距
離と前記幅との積ではなく、前記測長手段によって計測
された前記大きさと前記幅との比に基づいて欠陥の有無
を判定する、回路パターン検査装置。2. The circuit pattern inspection apparatus according to claim 1, further comprising: a contact determination unit configured to determine whether a difference portion indicated by the difference image is in contact with an edge of a circuit pattern indicated by the reference edge image. Further, when the length measuring means determines that the difference portion is in contact with the edge by the contact determination means, measures the size of the difference portion, the determination means, the contact determination means If it is determined that the difference portion is in contact with the edge, not the product of the distance and the width, but a defect based on the ratio of the size and the width measured by the length measuring means. A circuit pattern inspection device that determines the presence or absence.
パターンを読み取って得られる画像データに基づき、前
記回路パターンにおける欠陥を検出する回路パターン検
査装置において、 ａ）前記画像データによって表わされる被検査画像を、
欠陥のない前記検査対象物のパターンを示す参照画像と
比較し、両画像の差異部分を示す差分画像を生成する差
分画像生成手段と、 ｂ）前記参照画像における回路パターンの特徴を認識
し、回路パターンの各特徴領域を示すマクロ情報を生成
するマクロ情報生成手段と、 ｃ）前記参照画像における回路パターンのエッジと前記
差分画像によって示される差異部分との距離を計測する
測長手段と、 ｄ）測長手段によって計測された前記距離と回路パター
ンに付与されたマクロ情報に対応する基準値との比較に
基づき、欠陥の有無を判定する判定手段と、を備えるこ
とを特徴とする回路パターン検査装置。3. A circuit pattern inspection apparatus for detecting a defect in the circuit pattern based on image data obtained by reading a pattern of an inspection object on which a circuit pattern is formed, wherein: a) an inspection object represented by the image data the image,
A difference image generating means for comparing with a reference image indicating a pattern of the inspection object having no defect and generating a difference image indicating a difference between the two images; b) recognizing a feature of a circuit pattern in the reference image; Macro information generating means for generating macro information indicating each characteristic region of the pattern; c) length measuring means for measuring a distance between an edge of the circuit pattern in the reference image and a difference portion indicated by the difference image; d) A circuit pattern inspection apparatus comprising: a determination unit configured to determine the presence or absence of a defect based on a comparison between the distance measured by the length measurement unit and a reference value corresponding to macro information given to the circuit pattern. .
パターン検査装置において、 前記差分画像生成手段は、前記両画像の差異部分を示す
画像から所定パターンによって被覆可能な差異部分を消
去した後の画像を前記差分画像として生成する、回路パ
ターン検査装置。4. The circuit pattern inspection device according to claim 1, wherein the difference image generation unit deletes a difference portion that can be covered by a predetermined pattern from an image indicating a difference portion between the two images. A circuit pattern inspection device that generates a subsequent image as the difference image.
パターン検査装置において、 前記差分画像生成手段は、前記両画像の差異部分を示す
画像から所定パターンによって被覆可能であって所定面
積よりも小さい面積の差異部分を消去した後の画像を前
記差分画像として生成する、回路パターン検査装置。5. The circuit pattern inspection device according to claim 1, wherein the difference image generation unit is capable of covering a difference pattern between the two images with a predetermined pattern and having a predetermined area. A circuit pattern inspection apparatus that generates an image after erasing a difference portion having a small area as the difference image.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6254269A JP3029774B2 (en) | 1994-09-22 | 1994-09-22 | Circuit pattern inspection equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6254269A JP3029774B2 (en) | 1994-09-22 | 1994-09-22 | Circuit pattern inspection equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0894537A JPH0894537A (en) | 1996-04-12 |
| JP3029774B2 true JP3029774B2 (en) | 2000-04-04 |
Family
ID=17262631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6254269A Expired - Fee Related JP3029774B2 (en) | 1994-09-22 | 1994-09-22 | Circuit pattern inspection equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029774B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9002497B2 (en) | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| JP5048477B2 (en) | 2004-03-05 | 2012-10-17 | ウオーターズ・テクノロジーズ・コーポレイシヨン | Apparatus for holding a column or cartridge in the vicinity of a detector and method of using the apparatus |
| JP4565334B2 (en) * | 2005-06-13 | 2010-10-20 | 住友金属鉱山株式会社 | Inspection method using exclusion filter |
| JP2011007648A (en) * | 2009-06-26 | 2011-01-13 | Hitachi High-Technologies Corp | Substrate inspection device and method of the same |
| JP7072844B2 (en) * | 2018-03-30 | 2022-05-23 | 東レエンジニアリング先端半導体Ｍｉテクノロジー株式会社 | A method and device for generating a correction line showing the relationship between the amount of deviation between the edge of the wafer pattern and the edge of the reference pattern and the space width of the reference pattern, and a computer-readable recording medium. |
-
1994
- 1994-09-22 JP JP6254269A patent/JP3029774B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0894537A (en) | 1996-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733206B2 (en) | Method and apparatus for correcting distortion in an automatic optical inspection device for printed circuit boards | |
| US7280945B1 (en) | Apparatus and methods for detection of systematic defects | |
| JP3566470B2 (en) | Pattern inspection method and apparatus | |
| JP3668215B2 (en) | Pattern inspection device | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| KR20120068128A (en) | Method of detecting defect in pattern and apparatus for performing the method | |
| JP2006170809A (en) | Device and method for detecting defect | |
| KR102599657B1 (en) | Method and system for inspecing semicondutor wafer, and method of forming semiconductor device using the same | |
| US7397556B2 (en) | Method, apparatus, and computer program product for optimizing inspection recipes using programmed defects | |
| US7113629B2 (en) | Pattern inspecting apparatus and method | |
| JPH11231507A (en) | Method and device for inspecting mask | |
| JP3029774B2 (en) | Circuit pattern inspection equipment | |
| US20160110859A1 (en) | Inspection method for contact by die to database | |
| JP4044297B2 (en) | Pattern defect inspection system | |
| JP5175577B2 (en) | Integrated circuit pattern defect inspection method and apparatus | |
| US12062166B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| TW202338745A (en) | Inspection system, training data generation apparatus, training data generation method, and program | |
| JP5078151B2 (en) | Defect detection level adjustment method and defect inspection system | |
| JP2017133868A (en) | Pattern inspection device and pattern inspection method | |
| JP3919505B2 (en) | Pattern inspection apparatus and method | |
| JPH0877357A (en) | Pattern aligning device | |
| US8014587B2 (en) | Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus | |
| JP2000294139A (en) | Method and device for detecting defect of periodic pattern | |
| JPH0720060A (en) | Device for inspecting defective pattern and foreign matter | |
| JP2024112094A (en) | Visual inspection method and visual inspection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |