JP2951555B2 - 回線長検出機能を有する広帯域等化器 - Google Patents
回線長検出機能を有する広帯域等化器Info
- Publication number
- JP2951555B2 JP2951555B2 JP6296081A JP29608194A JP2951555B2 JP 2951555 B2 JP2951555 B2 JP 2951555B2 JP 6296081 A JP6296081 A JP 6296081A JP 29608194 A JP29608194 A JP 29608194A JP 2951555 B2 JP2951555 B2 JP 2951555B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- equalizer
- signal
- output signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title description 6
- 230000004044 response Effects 0.000 claims description 10
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 4
- 230000001747 exhibiting effect Effects 0.000 claims 2
- 238000012544 monitoring process Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
- H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
Description
用いられる中継器に関し、これをさらに詳細に述べる
と、T1またはE1中継器に用いる自動回線長等化器に
関する。
ディジタル伝送標準である。T1は、米国で用いられて
いる標準であり、欧州で用いられているこれとよく似た
標準がE1である。ディジタル伝送システムの重要な構
成要素として、中継器が挙げられる。中継器は、信号を
再生するために伝送路に沿って一定の間隔をおきながら
設置されている。ディジタルベースバンドライン等化器
は、T1またはE1システムで用いられているものと同
様に、中継器のフロントエンドに例外なく用いられてい
る。等化器は、ケーブルの長さにわたって送信される間
にひずみが生じた信号を濾波し増幅する働きをする。
ts/s、E1標準では2.04Mbits/sの速度
で送信される3元のディジタル信号である。3元とは、
信号が、「低」、「ゼロ」、「高」の3つの論理レベル
を有することを意味している。データは、論理0がゼロ
として送信され、かつ論理1が高電圧または低電圧とし
て送信される交互マーク反転符号(AMI)方式を用い
て符号化される。
化器が、回線長別にその特性を自動的に調整することで
ある。例えば、T1中継器の場合、線路損失が、上記ビ
ットレートの2分の1の速度で0から35dbまで変動
する(補足的データ信号が用いられることから、有効な
データ転送速度が、送信されたビットレートの半分にな
る)。従来のライン等化器の場合、回線状態の変化に対
応するためには等化器の利得および周波数応答の変更に
用いられる可変RCネットワークを必要とするが、この
従来の方式では、限られた範囲のみの対応しかできな
い。したがって、広範囲にわたる種々の回線状態に対応
できる等化器が必要とされている。
ジタルベースバンドを対象とするライン等化器である。
前記等化器を大まかな等化設定間で切換えを行うため、
回線状態/回線長検出器が用いられる。これによって等
化器は、特定の回線状態への自動的な調整を行う。回線
状態/回線長検出器と等化器は、同一の集積回路上に構
成される。また、回線状態/長検出器は、第1電気素子
(たとえばMOSFET)、第2電気素子(たとえばM
OSFET)、および増幅器を具備している。第1電気
素子は、固定インピーダンス(またはコンダクタンス)
を表示し、第2電気素子は、ライン等化器の利得制御電
圧の関数として変化する可変インピーダンス(またはコ
ンダクタンス)を表示する。増幅器は、第1電気素子の
インピーダンス(またはコンダクタンス)と第2電気素
子のインピーダンス(またはコンダクタンス)との比の
関数として出力電圧を発生するよう構成されている。
電圧によって制御される。この同じ制御電圧が、等化器
の等化(利得および周波数応答特性)制御に用いられる
等化器の可変インピーダンスを制御する。したがって、
制御電圧の値は、その適合性により、回線状態/回線長
の関数となる等化器の等化状態を示すものである。さら
に、回線長検出器は、増幅器の出力電圧を一つまたはそ
れ以上の基準電圧と比較して、複数の回線状態/回線長
指示信号を発生する比較器バンクも具備している。
長の表示に敏感に反応する。回線状態/回線長表示は、
広範囲にわたる多様な回線長に対応できるように、等化
器の切換えや粗調整に用いられる。等化器の微調整は、
可変インピーダンスRCネットワークを調節し、等化器
の等化応答を変更することによって、周知の方法で行わ
れる。
第1の範囲の長さを有する入力回線用に適した動作特性
を有する第1等化器と、第2の範囲の長さを有する入力
回線用に適した動作特性を有する第2等化器と、第1等
化器または第2等化器のいずれか一つを回線状態/回線
長検出器からの回線状態/回線長表示の関数として入力
回路に選択的に接続するためのスイッチを有している。
化器が1器用いられているが、この等化器は、等化器の
周波数応答特性を回線状態/回線長表示の関数として変
更するためのスイッチを有している。たとえば、これ
は、コンデンサを等化器の増幅ステージの一つに切り換
え、周波数応答で極/ゼロの組を発生させることによっ
て実行可能である。本発明の前記ならびに他の特徴およ
び利益は、添付図面に示す本発明の実施例に関する次の
詳細な説明を読むと、明らかになるであろう。
同一要素を示す図面を例にとって説明する。さらに、各
参照番号の左端の数字は、その番号が最初に現れた図の
番号を表している。特定の部品番号ならびに構成が説明
されているが、これは、あくまでも説明のためのもので
ある。本発明の精神および範囲から逸脱しない限り、他
の部品および構成の利用が可能なことは、当業者によっ
て理解されるであろう。
れるような代表的なディジタルベースバンドライン等化
器を示すブロック図である。等化器102は、入力信号
101を受信して、3元の出力信号103を発生する。
入力信号101は、長い電話ケーブルを介した伝送によ
って、例のごとくひずみを伴う。等化器102は、出力
信号103を発信するにあたって信号のひずみを等化す
る。「等化」は、増幅および補償することを意味してい
る。
要である。たとえば、回線長が長ければ、それだけディ
ジタル信号に対する低域フィルタの影響が大きくなる。
したがって、信号が回線長の長い回線から受信される
と、等化器は、高周波数で大幅な増幅を実行しなければ
ならない。回線長が短ければ、高周波減衰度が減少する
ため、等化器による高周波の強化がそれだけ少なくな
る。以下に述べるように、本発明による等化器は、利得
および周波数応答(すなわち、各ゼロおよび/または極
の配置)を一様でない回線状態に適したものにする。
化器102の等化を制御する。AGC回路104は、出
力信号103の振幅を監視し、かつ出力信号103の振
幅の関数として制御電圧VAGC を発生する。発生した制
御電圧VAGC は、等化器102の制御入力105に用い
られる。
有しており、一つまたはそれ以上の増幅器ステージに関
する等化(利得特性対周波数特性)を変更する際に制御
電圧VAGC が用いられる。これは、当業者にとって明ら
かな若干の方法によって実施可能である。解説を行うた
め、次に単一の増幅ステージについて説明する。たとえ
ば、図1Bに示しているのは、反転増幅回路150の例
である。増幅回路150は、演算増幅器154、インピ
ーダンス素子R1 、インピーダンス素子R2 、およびコ
ンデンサCを具備している。インピーダンス素子R1
は、入力151と増幅器154の反転入力上に形成され
た加算接続点152の間に接続されており、コンデンサ
Cは、インピーダンス素子R1 と並列に接続されてい
る。また、インピーダンス素子R2 は、加算接続点15
2と増幅回路150の出力153との間の帰還構成内に
接続されている。
ス/コンダクタンスが制御入力105の制御電圧VAGC
によって制御される可変素子である。実施例では、イン
ピーダンス素子R1 がMOSFETを用いて具体的に示
されている。MOSFETのコンダクタンスを変更する
ことにより、DC利得およびゼロ周波数の位置(1/R
1 C)がともに変更される。
の動作については、ここに引用する、「Automat
ic Gain Control Circuit f
ora Digital Baseband Line
Equalizer)」(AT&T事件整理番号So
nntag 5、弁理士事件整理番号1470.012
0000)の名称により出願日が同一の共同所有による
米国特許同時係属出願第(指定予定)号において、さら
に詳細に説明されている。同様に、VAGC が等化器10
2の等化制御に用いられる方法に関しても、ここに引用
する「Multiple Control Volta
ge Generation forMOSFET R
esistors」の名称により1992年9月30日
出願の共同所有による米国特許同時係属出願第07/9
54,839号に記載されている。
どのインピーダンス素子の値を変更することにより、限
定された範囲のみの等化に対応することができる。した
がって、等化器は、通常、限定された範囲における回線
状態の最適なパフォーマンスが得られるように設計され
ている。しかし、回線状態表示(すなわち、必要とされ
る等化量)が正確に確認できれば、この情報を用いて、
等化器を種々の領域のパフォーマンス仕様に切り換えた
り粗調整を行うことも可能である。一度新たなパフォー
マンス領域に切り換えてしまえば、図1Bを参照して説
明が行われている方法により、等化器は自動的に正確な
回線状態に調整もしくは微調整することができる。
線長である。このため、回線状態からは、回線長と類似
した結果が得られる。回線状態を判断する一方法とし
て、入力回線101上の信号の振幅を監視するものがあ
る。しかし、残念ながら、入力信号に雑音があると、回
線状態と信号振幅の間の相関関係を形成するのが困難に
なる。このことは、特に、低い信号レベルにあるときに
言える。もう一つの方法は、等化器102の等化を調整
する制御電圧VAGC を監視するものである。しかし、V
AGC が、集積回路製造上の変化により特定の等化器特性
の関数として、また、温度変化により構成部品の値の変
化の関数としても変動することから、制御電圧VAGC
は、回線状態を不正確に表す表示にもなり得る。
での変化や温度変化によって回線状態の表示としての信
頼性が損なわれるが、本発明では、制御電圧VAGC から
正確な回線状態の表示を探り当てる手段を発見してい
る。本発明の回線状態検出器が、図2に示されている。
回線状態検出器200は、増幅器204、可変素子20
2、固定素子206、および比較器バンク208を具備
している。増幅器204および素子202と206は、
図1Bの増幅回路150のものとほぼ似たような反転増
幅器回路構成によって配列されている。基準電圧VREF
は、可変素子202を介して増幅器204の反転入力端
子に接続され、増幅器204の非反転入力端子は、アー
スに接続されている。固定素子206は、増幅器204
の出力から反転入力への帰還を行うために接続されてい
る。増幅器204の出力は、比較器バンク208への入
力となり、一つまたはそれ以上の回線状態基準電圧21
2は、比較器バンク208への入力になる。
等化器102およびAGC回路104として同一のIC
チップ上に具体的に示されている。当業者に明らかなよ
うに、標準集積回路構成技術を用いて、可変素子20
2、固定素子206、増幅器204、および比較器バン
ク208の具体例が示されている。たとえば、MOSF
ETを用いて、可変素子202および固定素子206が
具体化されている。比較器バンク208は、各回線長基
準電圧212を増幅器204の出力と比較するための独
立した比較器によって示されている。
以下に説明する。可変素子202のインピーダンスZ
VAR は、AGC制御回路104(図1Aを参照)からの
制御電圧VAGC によって制御される。固定素子206の
インピーダンスZFIX は、ほぼ一定である。増幅器20
4の出力電圧VOUT は、次の式によって定義される。
のため、VOUT は、可変素子202のインピーダンスZ
VAR の関数として変化し、可変素子202は、制御電圧
VAG C の関数として変化する。したがって、可変素子2
02は、等化器102(図1B参照)の増幅回路150
内でR1 などの制御インピーダンス素子を制御する同じ
制御電圧によって制御される。インピーダンス素子R1
は、等化器の等化を制御する。以上のことから、制御電
圧VAGC の値は、その適合性により、回線状態の関数で
ある等化器の等化状態を示すものである。比較器バンク
208は、VOUT と一つ以上の回線状態基準電圧212
を比較して、対応する回線状態表示210を一つ以上提
示する。
化器を具体的に示すために、回線状態検出回路200か
らの回線状態表示が使用されている。まず初めに図3に
ついて説明すると、本発明の広帯域等化器の第1の実施
態様300が示されている。広帯域等化器300は、第
1等化器302、第2等化器304、およびスイッチ3
06A〜306Dを具備している。等化器302および
304は、図1の等化器102とほぼ同一である。等化
器302と304の両等化器に対して、ただ一つのAG
C回路104が使用されている。本実施例によれば、A
GC回路104は、出力回線103に接続されており、
制御電圧VAGC を両等化器の制御入力105に送る働き
をする。
ことから、等化器302は、第1範囲内の長さを有する
入力回線用に適したパフォーマンス特性または等化特性
を具備する構成になっている。また、等化器304は、
第2範囲内の長さを有する入力回線用に適したパフォー
マンス特性を具備する構成となっている。スイッチ30
6A〜306Dは、回線状態検出回路200からの回線
状態表示の関数として、入力回線101および出力回線
103間にある適正な等化器302および304を接続
する働きをする。たとえば、スイッチ306Bおよび3
06Dを開にしながらスイッチ306Aおよび306C
を閉にすると、入力回線101と出力回線103の間の
等化器302が接続される。同様に、スイッチ306A
および306Cを開にしながらスイッチ306Bおよび
306Dを閉にすると、入力回線101と出力回線10
3の間にある等化器304が接続される。
の実施態様400を示している。等化回路400は、等
化器402、補償回路404、およびスイッチ406を
具備している。スイッチ406は、回線状態検出回路2
00によって制御される。回線状態検出器200からの
回線状態表示に対する応答としてスイッチ406が開に
なると、補償回路404が等化器402に直列に接続さ
れる。補償回路404は、たとえば、極/ゼロの組を付
加することにより、等化器402の等化範囲を変える働
きをする。スイッチ406を閉にすると、等化回路から
極/ゼロの組は取り除かれる。
示している。等化器400には複数の増幅ステージがあ
るが、第1の増幅ステージは502に示されており、他
の増幅ステージは504に示されている。また、増幅ス
テージ502には、増幅器U1、抵抗器R1 、R2 、R
3 、および補償コンデンサC2 が含まれている。補償回
路404は、単一のコンデンサC1 によって具体的に示
されている。コンデンサC1 は、長い入力回線に対して
スイッチ・オンになり、短い入力回線に対してスイッチ
・オフになる。コンデンサC1 のスイッチがオフ状態の
とき、増幅ステージ502には、次のような伝達関数が
成り立つ。
択することによって、関係のある周波数帯において伝達
関数をほぼ均一にすることができる。C1 を回路に接続
すると、伝達関数は、次のように修正される。
の応答が含まれている点に注意されたい。C1 に適切な
値を選択することによって、増幅器の通過域にゼロを設
定し、周波数応答にブーストを生じさせることが可能で
ある。これによって、長い入力回線による高周波数減衰
の補償がしやすくなる。同時に、第2番目の分母の項に
より、(関係のある周波数帯からの)高周波数の急激な
ロールオフがあることが確実になる。このことは、高周
波数ノイズを回避するうえで役に立つ。
しながら詳細に例示され説明が行われてきたが、添付し
たクレームによって定義される本発明の精神および範囲
から逸脱しない限り、形状および細部について様々な変
形例が可能であることは、当業者にとって明らかであろ
う。
すブロック図である。Bは等化器の可変増幅器ステージ
の実例を示すブロック図である。
図である。
ブロック図である。
ブロック図である。
る。
Claims (9)
- 【請求項1】 通信システムに用いられるディジタルベ
ースバンドライン等化器に接続された入力回線の長さを
検出する装置であって、ライン等化器が単一のICチッ
プ上に構成されている入力回線検出装置において; 固定インピーダンスを示す第1の電気素子と; 可変インピーダンスを示す第2の電気素子であって、前
記可変インピーダンスがライン等化器の利得制御電圧の
関数として変化する前記第2の電気素子と; 前記第1電気素子の前記固定インピーダンスと前記第2
電気素子の前記可変インピーダンスとの比率の関数とし
て、入力回線の長さを示す出力電圧を発生するよう構成
された増幅回路とを備え; 前記第1電気素子と第2電気素子ならびに前記増幅回路
がライン等化器と同一のICチップ上に構成されている
ことを特徴とする装置。 - 【請求項2】 前記増幅回路からの前記出力電圧を少な
くとも一つの基準電圧と比較し、当該比較結果に基づき
回線長表示信号を発生する比較手段を有する請求項1に
記載の装置。 - 【請求項3】 通信システムにおいて選択された入力回
線上に入力された入力信号を等化するとともに、等化さ
れた出力信号を生成する装置において; 入力信号を等化するための手段であって、第1の範囲の
長さを有する入力回線用に使用するために構成された第
1の等化手段と; 入力信号を等化するための手段であって、第2の範囲の
長さを有する入力回線用に使用するために構成された第
2の等化手段と; 前記選択された入力回線の回線長を検出し、かつ、示す
手段であって、固定インピーダンスを有する第1の電気
素子と可変インピーダンスを有する第2の電気素子とを
備えた検出手段と; 前記検出手段からの前記指示に基づき、前記第1の等化
手段および前記第2の等化手段のうちのいずれかを前記
選択された入力回線に選択的に接続するスイッチ手段と
を有する装置。 - 【請求項4】 前記等化された出力信号を監視し、利得
制御信号を発生させる自動利得制御手段をさらに備え、
当該利得制御信号が前記第1の等化手段および前記第2
の等化手段のそれぞれの前記等化特性を制御する請求項
3に記載の装置。 - 【請求項5】 前記検出手段が、前記第1の電気素子の
前記固定インピーダンスと前記第2の電気素子の前記可
変インピーダンスとの比率の関数として出力信号を生成
するよう構成された増幅回路をさらに備え、 当該出力信号は前記回線の状態を示し、前記可変インピ
ーダンスは前記利得制御信号の関数として変化する請求
項4に記載の装置。 - 【請求項6】 通信システムにおける入力信号を等化す
る装置であって; 入力回線に接続されるとともに、前記入力信号を増幅し
て等化された出力信号を生成する増幅手段を備えた等化
器と; 前記入力回線の回線状態を示す出力信号を供給するとと
もに、固定インピーダンスを有する第1の電気素子およ
び可変インピーダンスを有する第2の電気素子を備える
検出手段と; 等化器の等化範囲を変更する補償手段と; 前記検出手段からの前記出力信号に応答して、当該出力
信号に基づき前記補償手段を選択的に動作可能にすると
ともに、前記補償手段を動作可能にすることによって前
記等化範囲を変更するスイッチ手段とを有する装置。 - 【請求項7】 前記等化された出力信号を監視し、利得
制御信号を発生させる自動利得制御手段を更に備え、当
該利得制御信号が増幅手段の等化特性を制御する請求項
6に記載の装置。 - 【請求項8】 前記検出手段が、前記第1の電気素子の
前記固定インピーダンスと前記第2の電気素子の前記可
変インピーダンスとの比率の関数として出力信号を生成
するよう構成された増幅回路をさらに備え、 当該出力信号は前記回線状態を示し、前記可変インピー
ダンスは前記利得制御信号の関数として変化する請求項
7に記載の装置。 - 【請求項9】 前記検出手段が、前記増幅回路からの前
記出力信号と少なくとも一つの基準電圧とを比較し、当
該比較の結果に基づき回線長表示信号を生成する比較手
段をさらに備え、当該回線長表示信号は前記スイッチ手
段を制御する請求項8に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US159151 | 1988-02-23 | ||
US15915193A | 1993-11-30 | 1993-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07202949A JPH07202949A (ja) | 1995-08-04 |
JP2951555B2 true JP2951555B2 (ja) | 1999-09-20 |
Family
ID=22571300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6296081A Expired - Fee Related JP2951555B2 (ja) | 1993-11-30 | 1994-11-30 | 回線長検出機能を有する広帯域等化器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5708703A (ja) |
EP (1) | EP0656694A3 (ja) |
JP (1) | JP2951555B2 (ja) |
KR (1) | KR100191738B1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3437356B2 (ja) * | 1995-11-30 | 2003-08-18 | キヤノン株式会社 | データ通信装置 |
US5841810A (en) * | 1997-01-30 | 1998-11-24 | National Semiconductor Corporation | Multiple stage adaptive equalizer |
US5940442A (en) * | 1997-01-30 | 1999-08-17 | National Semioonductor Corporation | High speed data receiver |
US5818378A (en) * | 1997-06-10 | 1998-10-06 | Advanced Micro Devices, Inc. | Cable length estimation circuit using data signal edge rate detection and analog to digital conversion |
DE19735752A1 (de) | 1997-08-18 | 1999-02-25 | Siemens Ag | Verfahren zur Störunterdrückung eines bipolaren Datenstroms und Schaltungsanordnung zur Durchführung des Verfahrens |
US6445733B1 (en) * | 1997-10-03 | 2002-09-03 | Conexant Systems, Inc. | Method of and apparatus for performing line characterization in a non-idle mode in a subscriber line communication system |
US6169764B1 (en) * | 1998-03-19 | 2001-01-02 | Plato Labs, Inc. | Analog adaptive line equalizer |
DE69836205T2 (de) * | 1998-06-26 | 2007-08-30 | Alcatel Lucent | Filtervorrichtung |
KR100264866B1 (ko) | 1998-07-13 | 2000-09-01 | 윤종용 | 다수의 트렁크 기능을 지원하는 디지털 트렁크회로 |
DE29815598U1 (de) * | 1998-09-01 | 1998-11-19 | Spaun Electronic Gmbh | Elektronischer Breitbandverstärker |
US6522707B1 (en) * | 1999-04-30 | 2003-02-18 | Siemens Aktiengesellschaft | Method and device for disturbance suppression in a signal |
US6940539B1 (en) | 1999-04-30 | 2005-09-06 | General Electric Company | Variable cable length compensator for video imaging systems |
FR2799074A1 (fr) * | 1999-09-28 | 2001-03-30 | Koninkl Philips Electronics Nv | Dispositif de recuperation du rythme d'horloge utilisant un egaliseur fixe |
US20040151237A1 (en) * | 2000-05-31 | 2004-08-05 | Bitrage, Inc. | Satellite communications system |
US7149242B1 (en) | 2000-05-31 | 2006-12-12 | Bitrage, Inc. | Communications system for improving transmission rates and transmission distances of data signals across communications links |
US6823001B1 (en) | 2000-05-31 | 2004-11-23 | Bitrage, Inc. | Dual stage communication processor |
EP1237294B1 (en) * | 2001-03-02 | 2008-10-15 | Cybex Computer Products Corporation | Method and apparatus for equalizing channel characteristics in a computer extension system |
JP3438138B2 (ja) * | 2001-06-20 | 2003-08-18 | 富士通株式会社 | 伝送路特性の周期的変動に対する等化処理方法及び装置 |
US7239665B2 (en) * | 2003-11-24 | 2007-07-03 | Intel Corporation | Selection of pre-computed equalizer based on channel characteristic |
WO2006032149A1 (en) * | 2004-09-24 | 2006-03-30 | Socovar S.E.C. | Multi-equalization method and apparatus |
US7570690B2 (en) * | 2004-11-05 | 2009-08-04 | Interdigital Technology Corporation | Adaptive equalizer with a dual-mode active taps mask generator and a pilot reference signal amplitude control unit |
EP1962431A4 (en) * | 2005-12-14 | 2012-09-26 | Nec Corp | DIGITAL COMMUNICATION SYSTEM, INDOOR DEVICE AND EXTERNAL DEVICE |
US8004997B2 (en) * | 2006-03-06 | 2011-08-23 | Emulex Design & Manufacturing Corporation | Data path differentiator for pre-emphasis requirement determination or slot identification |
DE102006038411A1 (de) * | 2006-08-17 | 2008-05-15 | Infineon Technologies Ag | Empfänger und Verfahren zum Empfangen eines ein Kanalprofil aufweisenden Datensignals |
US20090135935A1 (en) * | 2007-11-28 | 2009-05-28 | Legend Silicon Corp | Digital tv receiver having built-in diversity structure |
JP4674647B2 (ja) * | 2008-11-21 | 2011-04-20 | ソニー株式会社 | 通信装置、および信号処理方法 |
US9484878B2 (en) | 2014-02-18 | 2016-11-01 | Viasat, Inc. | Equalization of frequency-dependent gain |
JP7195243B2 (ja) * | 2019-10-11 | 2022-12-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3578914A (en) * | 1969-04-09 | 1971-05-18 | Lynch Communication Systems | Equalizer with automatic line build-out |
JPS5532058B2 (ja) * | 1973-02-09 | 1980-08-22 | ||
US4378535A (en) * | 1977-10-04 | 1983-03-29 | Racal-Milgo, Inc. | Adaptive equalizer for short distance metallic circuits |
JPS6162241A (ja) * | 1984-09-04 | 1986-03-31 | Nec Corp | スイツチトキヤパシタ自動線路等化器 |
JPH0683113B2 (ja) * | 1986-03-12 | 1994-10-19 | 沖電気工業株式会社 | 回線等化回路 |
US4887278A (en) * | 1986-07-29 | 1989-12-12 | Integrated Network Corporation | Equalizer for digital transmission systems |
US4797898A (en) * | 1986-11-21 | 1989-01-10 | Racal Data Communications Inc. | Method and apparatus for equalization of data transmission system |
US4785265A (en) * | 1987-10-01 | 1988-11-15 | The Babcock & Wilcox Company | Enhanced automatic line build out |
JPH029233A (ja) * | 1988-06-28 | 1990-01-12 | Nec Corp | スイッチトキャパシタ形線路等化器 |
US5048055A (en) * | 1990-02-26 | 1991-09-10 | International Business Machines Corporation | Multi-data rate selectable equalizer |
JP2797153B2 (ja) * | 1991-05-10 | 1998-09-17 | 松下電器産業株式会社 | データ受信装置 |
US5412263A (en) * | 1992-09-30 | 1995-05-02 | At&T Corp. | Multiple control voltage generation for MOSFET resistors |
-
1994
- 1994-11-23 EP EP94308657A patent/EP0656694A3/en not_active Withdrawn
- 1994-11-29 KR KR1019940031646A patent/KR100191738B1/ko not_active IP Right Cessation
- 1994-11-30 JP JP6296081A patent/JP2951555B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-30 US US08/453,944 patent/US5708703A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07202949A (ja) | 1995-08-04 |
EP0656694A3 (en) | 1999-12-01 |
KR100191738B1 (ko) | 1999-06-15 |
US5708703A (en) | 1998-01-13 |
EP0656694A2 (en) | 1995-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2951555B2 (ja) | 回線長検出機能を有する広帯域等化器 | |
US20230082649A1 (en) | High-speed signaling systems and methods with adaptable, continuous-time equalization | |
JP4956154B2 (ja) | 信号調節受信器回路網 | |
KR100734535B1 (ko) | 데이터망에서 사용하기 위한 프로그램가능 이득 증폭기 | |
US6531931B1 (en) | Circuit and method for equalization of signals received over a communication system transmission line | |
JP3548203B2 (ja) | 適応性等化方法 | |
US5717716A (en) | Quasi-adaptive analog equalization method and apparatus | |
US4633200A (en) | Voltage controlled equalizer | |
US5987065A (en) | Adaptive equalizer | |
US5191300A (en) | Local area network amplifier for twisted pair lines | |
JPH07235849A (ja) | ディジタルベースバンドライン等化器用自動利得制御回路 | |
US4378535A (en) | Adaptive equalizer for short distance metallic circuits | |
US2256057A (en) | Tone control circuit | |
US20050031089A1 (en) | System and method for hitless monitoring access of a communications circuit | |
US20050220183A1 (en) | Apparatus and method for improving quality of received signal | |
US7138835B1 (en) | Method and apparatus for an equalizing buffer | |
WO2003050967A1 (en) | Equalization filter for digital subscriber wide bandwidth reception | |
JPS59161132A (ja) | 可変等化器 | |
JPH08186524A (ja) | 等化器 | |
KR20020095747A (ko) | 자동이득제어 전압과 지연 인식을 통한 적응 신호 보상 기법 | |
JPH08195633A (ja) | 等化器 | |
JPH0613937A (ja) | インタフェースケーブルの伝送特性補償回路 | |
JPH0326009A (ja) | 自動利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990609 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |