JP2951220B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2951220B2
JP2951220B2 JP29533694A JP29533694A JP2951220B2 JP 2951220 B2 JP2951220 B2 JP 2951220B2 JP 29533694 A JP29533694 A JP 29533694A JP 29533694 A JP29533694 A JP 29533694A JP 2951220 B2 JP2951220 B2 JP 2951220B2
Authority
JP
Japan
Prior art keywords
resin
printing
semiconductor device
pin
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29533694A
Other languages
English (en)
Other versions
JPH08153815A (ja
Inventor
敏明 安曇
雅彦 梅津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP29533694A priority Critical patent/JP2951220B2/ja
Publication of JPH08153815A publication Critical patent/JPH08153815A/ja
Application granted granted Critical
Publication of JP2951220B2 publication Critical patent/JP2951220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に小型化した半導体
装置のピンマークに関する。
【0002】
【従来の技術】半導体装置に対する軽薄短小化の要求は
とどまることを知らず、本願出願人は2.9×1.6m
mの外形寸法で6ピンの樹脂モールド型の装置を実用化
するに至っている。図2はかかる半導体装置を示す
(A)平面図、(B)正面図、(C)側面図である。樹
脂(1)の長辺から片面3本、合計6本の外部接続リー
ド(2)が導出され、外部接続リード(2)は表面実装
用にリードフォーミングされている。
【0003】どんな半導体装置であれ、装置には内蔵す
る半導体チップの品番を表す品番マーク(3)を印刷す
る必要がある。樹脂(1)の外形寸法が上述のように小
さくなると、当然樹脂(1)表面の印字エリア(4)も
小さくなり、通常の印刷手法では工程が厳しくなるの
で、樹脂(1)表面を鏡面仕上げとし、レーザ印刷によ
り品番マーク(3)を印字していた。尚、(5)は製造
月を管理するための管理番号が印字される印刷エリアで
ある。
【0004】ディスクリートトランジスタ以外の半導体
装置では、これらの印字の他に、複数の外部接続リード
(2)の極性を表すピンマーク(6)を形成する必要が
ある。樹脂外形寸法が比較的大きな通常のパッケージで
は、これを樹脂(1)の窪みか(例えば特開平06ー2
32194号公報)又は印刷により形成する。しかし、
樹脂外形をこれだけ小型化したということは、樹脂の肉
厚もかなり薄くしたということであり、前記窪みによる
マーキングは肉厚を部分的に更に薄くするから、装置の
信頼性を損なうという心配がある。一方の印刷は、樹脂
外形の端部から一定の余裕を見た印刷エリア(4)
(5)内にしか印刷できないことから、ただでさえ狭い
印刷エリア(4)(5)の面積を浪費することになる。
【0005】そこで従来は、樹脂(1)の表面に小さな
突起を設け、該突起をピンマーク(6)としていた。
【0006】
【発明が解決しようとする課題】しかしながら、突起は
印刷工程を阻害しない位置と高さに形成すること、リー
ドフォーミング時に押さえ金型との支障が生じないこ
と、製品の搬送時にチャッキングに支障が生じないこ
と、等の多数の制約があるためあまり大きくすることが
できず、その大きさは直径が0.1〜0.15mmで高
さが0.05mm程度のものでしかなかった。そのため
肉眼では殆ど確認することができず、装置の実装工程に
おいて、リード(2)の極性を間違える、取り扱いが不
便である等の欠点があった。
【0007】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、樹脂(1)の表面を梨地仕上し
てピンマーク(6)を形成することにより、ピンの極性
の確認が容易な半導体装置を提供するものである。
【0008】
【作用】本発明によれば、モールド金型の加工によって
樹脂(1)の外形にピンマーク(6)を形成することが
できる。従って印刷のように外形との位置合わせ精度を
意識することなく形成できる。また、窪みや突起のよう
に印刷工程を阻害することがないので、樹脂(1)の表
面に大きな面積で形成することができる。
【0009】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図1は本発明の半導体装置を示す
(A)平面図、(B)正面図、および(C)側面図であ
る。樹脂(1)の長辺から片面3本、合計6本の外部接
続リード(2)が導出され、外部接続リード(2)は表
面実装用にリードフォーミングされている。樹脂(1)
の外形寸法は2.9×1.6mmであり、幅0.4mm
の外部接続リード(2)が0.95mmのピンピッチで
導出されている。
【0010】樹脂(1)の表面はレーザマーキング用に
鏡面仕上げになっており、上面のほぼ中央には封止した
半導体チップの品番を表す品番マーク(3)が約1.5
×0.7mmの大きさの印刷エリア(5)内に3桁の英
数字でレーザマーキングされている。品番マーク(3)
の隣には装置の製造月を管理するための管理番号が同じ
くレーザマーキングにより印刷エリア(5)内に印刷さ
れる。
【0011】なお、レーザマーキングは樹脂(1)の表
面にレーザを照射して表面を溶かし、溶かした部分の光
の反射率を異ならしめることにより印字するものであ
る。これらのレーザマーキング装置は、装置にもよるが
樹脂(1)外形の端部から一定の距離を位置合わせ用に
要求する。つまり樹脂(1)の側端部から0.1〜0.
3mmの範囲には印字できない。この結果が印刷エリア
(4)(5)の狭さとなって現れる。
【0012】そして、外部接続リード(2)の1番ピン
に近い樹脂(1)の上面に、リード(2)の極性を表す
つまり1番ピンの位置を示すピンマーク(6)を、表面
を梨地仕上げすることにより形成する。梨地仕上げは、
表面荒さが鏡面仕上げより粗く仕上げたもので、光の反
射率が異なるので、肉眼でその位置を確認することがで
きるマーク手法として利用できる。また、モールド金型
の表面を部分的に梨地に対応するように粗い表面に加工
することで形成できるので、樹脂の外形に対する位置合
わせが精度が不要である。つまり樹脂(1)の側端部か
ら余裕を持たせる必要がない。さらに梨地加工によるピ
ンマーク(6)は、高さがないのでレーザマーキングに
よる印刷工程を阻害することがない。従って、ピンマー
ク(6)を、樹脂(1)の側端部から印刷エリア(4)
(5)のぎりぎりまで、約0.3×0.6mmの大面積
に形成できる。形状は特に問わない。
【0013】このように、本発明は梨地加工によってピ
ンマーク(6)を形成したので、印刷によるマーキング
に比べて位置合わせ精度の余裕をとる必要がなく、故に
印刷エリア(4)(5)の面積を浪費することなくピン
マーク(6)を形成できるものである。さらに樹脂
(1)の形状を加工するマーキングに比べて、窪みのよ
うに肉厚を薄くすることがなく、突起のように印刷工程
又はその他の後工程を阻害するものでもない。従って印
字エリア(4)(5)として利用できない領域の殆どを
利用してピンマーク(6)を形成できるので、肉眼でも
容易に確認することができる様な大面積で形成すること
ができるものである。
【0014】
【発明の効果】以上に説明した通り、本発明によれば、
印字エリア(4)(5)として利用できない領域の殆ど
を利用してピンマーク(6)を形成できるので、肉眼で
も容易に確認することができる様な大面積で形成するこ
とができるものである。従って半導体装置の実装工程に
おいて、極性の誤りや取り扱いの不便さを解消できるも
のである。
【図面の簡単な説明】
【図1】本発明を説明するための(A)平面図、(B)
正面図、(C)側面図である。
【図2】従来例を説明するための(A)平面図、(B)
正面図、(C)側面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−158648(JP,A) 特開 昭62−79652(JP,A) 実開 昭61−158953(JP,U) 実開 昭61−51742(JP,U) 実開 昭58−16676(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/00 - 23/10

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップを封止する樹脂と、該樹脂
    から導出された複数の外部接続リードと、前記樹脂の
    表面に印字された品番マークと、前記品番マークが印字
    された樹脂の一表面に前記外部接続リードの極性を表す
    ピンマークとを形成した半導体装置において、前記品番マークを印字する樹脂表面がレーザ印刷用に鏡
    面加工されており、その一部が梨地仕上げされてピンマ
    ークとしたこと を特徴とする半導体装置。
JP29533694A 1994-11-29 1994-11-29 半導体装置 Expired - Fee Related JP2951220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29533694A JP2951220B2 (ja) 1994-11-29 1994-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29533694A JP2951220B2 (ja) 1994-11-29 1994-11-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH08153815A JPH08153815A (ja) 1996-06-11
JP2951220B2 true JP2951220B2 (ja) 1999-09-20

Family

ID=17819301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29533694A Expired - Fee Related JP2951220B2 (ja) 1994-11-29 1994-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2951220B2 (ja)

Also Published As

Publication number Publication date
JPH08153815A (ja) 1996-06-11

Similar Documents

Publication Publication Date Title
JP3070908B2 (ja) 位置合わせマークを有するフィルム原版及び基板
US5514240A (en) Method for incorporating a carrier element
JP2951220B2 (ja) 半導体装置
EP0503072A1 (en) Semiconductor device and its manufacturing process
JPH03296254A (ja) リードフレーム
US20040089958A1 (en) Conductor wafer and substrate
JPH0722555A (ja) 半導体装置用リードフレーム構造及びその切断方法
JPH04116955A (ja) 半導体装置
JPS59175751A (ja) 樹脂封止形半導体装置
JPH08191038A (ja) 半導体基板へのマーキング方法
JP4264620B2 (ja) 固体撮像装置及び固体撮像装置を基板上に実装する実装方法
CN217727510U (zh) 一种晶圆刻号打印辅助治具
JP2006156674A (ja) 半導体装置及びその製造方法
JP2755251B2 (ja) 電子部品のマ−キング装置及び捺印方法
JPS61269338A (ja) 樹脂封止半導体装置およびその製造に用いるモ−ルド型
JP3217459B2 (ja) 半導体チップ
JPH0479358A (ja) 半導体装置用リードフレーム
JPH0124074B2 (ja)
KR100243370B1 (ko) 반도체 리드 프레임의 제조 방법
JP2006319006A (ja) プリント配線基板およびその製造方法
JP2833936B2 (ja) 半導体ウェーハのレーザー印字方法
US20020182370A1 (en) Semiconductor packaging part and method producing the same
JPH05326752A (ja) 半導体パッケージ
KR940001857Y1 (ko) 리드프레임의 구조
JP2543251B2 (ja) ソルダクリ―ム印刷版

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees